阵列栅极驱动单元、电路及其驱动方法、显示装置与流程

1.本技术一般涉及显示技术领域，具体涉及一种阵列栅极驱动单元、电路及其驱动方法、显示装置。


背景技术：

2.液晶显示面板由垂直和水平阵列式像素矩阵组成，在显示过程中通过栅极驱动电路输出栅极扫描信号，逐行扫描访问各像素；栅极驱动电路配置为产生像素的栅极扫描电压，goa(gate on array)是一种将栅极驱动电路集成于tft基板上的技术，每个goa单元作为一个移位寄存器将扫描信号依次传递给下一goa单元，逐行开启tft开关，完成像素单元的数据信号输入；goa双向扫描电路是一种特殊的栅极驱动电路，可在不改变goa物理单元结构的条件下，仅改变输入信号时序来控制栅极扫描信号的正向或逆向扫描。
3.随着平板显示技术的快速发展，对tft-lcd面板画面品质的需求越来越高。近几年来朝着大尺寸、高分辨率的方向发展。目前goa驱动电路都基于移位寄存器原理，通常包括上拉模块、上拉驱动模块、输出模块、下拉模块、上拉驱动模块及复位模块。其中，输出模块配置为在上拉节点的控制下，正向时钟信号端clk对输出信号端进行放电，实现对本级信号的输出。
4.goa在正常工作中，在一帧时间内，输出模块的晶体管m3大部分时间处于关断状态(下拉节点为vss低电平信号)，在此期间，m3的栅极(gate极)为低电平信号，漏极(d极)连接正向时钟信号clk，源极(s极)连接本级输出信号，而由于clk信号为高电平和低电平交替信号，这就使m3的g/d极之间、d/s极之间都存在压差，长时间使用会导致m3特性漂移，降低m3输出能力，从而造成低温启动等特性相关性不良。


技术实现要素：

5.鉴于现有技术中的上述缺陷或不足，期望提供一种阵列栅极驱动单元、电路及其驱动方法、显示装置，可以有效改善goa特性漂移。
6.第一方面，本技术提供了一种阵列栅极驱动单元，包括电容器、上拉模块、上拉驱动模块、输出模块、下拉模块、下拉驱动模块、复位模块、稳定模块，其中，
7.所述上拉模块，连接信号输入端和上拉节点，配置为在信号输入端的控制下，将所述信号输入端的电压写入至上拉节点，所述上拉节点连接所述电容器的第一端；
8.所述上拉驱动模块，连接所述上拉节点、电源电压端、下拉节点和下拉控制节点，配置为在所述上拉节点的控制下，将所述电源电压端的电压写入至下拉节点和下拉控制节点；
9.所述下拉模块，连接反向时钟信号端、下拉节点和下拉控制节点，配置为在所述反向时钟信号端的控制下，将所述反向时钟信号端的电压写入至所述下拉控制节点；以及配置为在所述下拉控制节点的控制下，将所述反向时钟信号端的电压写入至所述下拉节点；
10.所述下拉驱动模块，连接所述上拉节点、下拉节点、电源电压端和信号输出端，配
置为在所述下拉节点的控制下，将所述电源电压端的电压写入至所述上拉节点和所述信号输出端；所述信号输出端连接所述电容器的第二端；
11.所述输出模块，连接所述上拉节点、稳定控制节点和信号输出端，配置为在所述上拉节点的控制下，将所述稳定控制节点的电压写入至所述信号输出端；
12.所述复位模块，连接所述上拉节点、所述电源电压端、所述信号输出端、复位信号端，配置为在所述复位信号端的控制下，将所述电源电压端的电压写入至所述上拉节点和所述信号输出端；
13.所述稳定模块，连接所述信号输入端、正向时钟信号端、所述电源电压端、所述正向时钟信号端、所述下拉控制节点、所述稳定控制节点，配置为在所述输入信号端的控制下，将所述正向时钟信号端的电压写入至所述稳定控制节点；以及配置为在所述下拉控制节点的控制下，将所述电源电压端的电压写入至所述稳定控制节点。
14.可选地，所述上拉模块包括第一晶体管，所述第一晶体管的第一端和控制端连接所述信号输入端，第二端连接所述上拉节点和所述电容器的第一端。
15.可选地，所述复位模块包括第二晶体管和第四晶体管，所述第二晶体管的第一端和所述第四晶体管的第一端连接所述电源电压端，所述第二晶体管的控制端和所述第四晶体管的控制端连接所述复位信号端，所述第二晶体管的第二端连接所述上拉节点；所述第四晶体管的第二端连接所述信号输出端。
16.可选地，所述输出模块包括第三晶体管，所述第三晶体管的第一端连接所述稳定控制节点，控制端连接所述上拉节点，第二端连接所述信号输出端。
17.可选地，所述上拉驱动模块包括第六晶体管和第八晶体管，所述第六晶体管的第一端和所述第八晶体管的第一端连接所述电源电压端，所述第六晶体管的控制端和所述第八晶体管的控制端连接所述上拉节点，所述第六晶体管的第二端连接所述下拉控制节点，所述第八晶体管的第二端连接所述下拉节点。
18.可选地，所述下拉模块包括第五晶体管、第九晶体管，所述第五晶体管的第一端连接所述反向时钟信号端，所述第五晶体管的控制端连接所述下拉控制节点，所述第五晶体管的第二端连接所述下拉节点；所述第九晶体管的第一端和控制端连接所述反向时钟信号端，所述第九晶体管的第二端连接所述下拉控制节点。
19.可选地，所述下拉驱动模块包括第十晶体管和第十一晶体管，所述第十晶体管的第一端和所述第十一晶体管的第一端连接所述电源电压端，所述第十晶体管的控制端和所述第十一晶体管的控制端连接所述下拉节点，所述第十晶体管的第二端连接所述上拉节点，所述第十一晶体管的第二端连接所述电容器的第二端和所述信号输出端。
20.可选地，所述稳定模块包括第十四晶体管、第十五晶体管，所述第十四晶体管的第一端和控制端连接所述正向时钟信号端，所述第十四晶体管的第二端连接稳定控制节点；所述第十五晶体管的第一端连接所述电源电压端，所述第十五晶体管的控制端连接所述下拉控制节点，所述第十五晶体管的第二端连接所述稳定控制节点。
21.可选地，还包括降噪电路，所述降噪电路包括第十二晶体管和第十三晶体管，所述第十二晶体管的第一端连接所述信号输出端，所述第十二晶体管的控制端连接所述反向时钟信号端，所述第十二晶体管的第二端连接所述电源电压端；所述第十三晶体管的第一端连接所述信号输入端，所述第十三晶体管的控制端连接所述反向时钟信号端，所述第十三
晶体管的第二端连接所述上拉节点。
22.第二方面，本技术提供了一种阵列栅极驱动方法，采用如以上任一所述的栅极驱动单元，所述方法包括第一阶段、第二阶段、第三阶段：
23.在所述第一阶段，所述信号输入端为高电平，所述正向时钟信号端为低电平，所述反向时钟信号端为高电平，所述上拉模块在所述信号输入端的控制下，将所述信号输入端的高电平写入至上拉节点，使得所述上拉节点的电位拉高；所述上拉驱动模块在所述上拉节点的控制下，将所述电源电压端的低电平写入至下拉节点和下拉控制节点；所述稳定模块在所述下拉控制节点的控制下，将所述电源电压端的电压写入至所述稳定控制节点；
24.在所述第二阶段，所述信号输入端为低电平，所述正向时钟信号端为高电平，所述反向时钟信号端为低电平，所述稳定模块在所述正向时钟信号端的控制下，将所述正向时钟信号端的高电平写入至所述稳定控制节点；所述输出模块在所述上拉节点的控制下，将所述稳定控制节点的高电平写入至所述信号输出端和所述电容器的第二端，使得所述上拉节点的电位进一步拉高；所述上拉驱动模块在所述上拉节点的控制下，将所述电源电压端的低电平写入至下拉节点和下拉控制节点；
25.在所述第三阶段，所述信号输入端为低电平，所述正向时钟信号端为低电平，所述反向时钟信号端为高电平，所述下拉模块在所述反向时钟信号端的控制下，将所述反向时钟信号端的高电压写入至所述下拉控制节点以及在所述下拉控制节点的控制下，将所述反向时钟信号端的高电平写入至所述下拉节点；所述稳定模块在所述下拉控制节点的控制下，将所述电源电压端的低电平写入至所述稳定控制节点；所述下拉驱动模块在所述下拉节点的控制下，将所述电源电压端的低电平写入至所述上拉节点和所述信号输出端。
26.第三方面，本技术提供了一种栅极驱动电路，包括至少两个级联的栅极驱动单元，每个所述栅极驱动单元为如以上任一所述的栅极驱动单元。
27.第四方面，本技术提供了一种显示装置，包括如以上任一所述的栅极驱动单元。
28.本技术的实施例提供的技术方案可以包括以下有益效果：
29.本技术实施例提供的阵列栅极驱动单元，当本行goa输出结束后，直到下一帧再次输出前，即goa正常工作的大部分时间内(第三阶段)，输出模块的晶体管m3的g极/s极/d极，三极的电压值相等，大大降低了m3的g/d极之间、d/s极之间的电压差，从而明显减小m3特性漂移，大幅改善m3特性漂移引起的不良，提高晶体管的输出能力，避免低温启动不良，提高显示品质以及显示装置的寿命。
附图说明
30.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
31.图1为本技术的实施例提供的一种阵列栅极驱动单元的结构示意图；
32.图2为本技术的实施例提供的一种现有阵列栅极驱动单元的结构示意图；
33.图3为本技术的实施例提供的一种第三晶体管三级电压状态的示意图；
34.图4为本技术的实施例提供的一种阵列栅极驱动单元的驱动时序图；
35.图5为本技术的实施例提供的一种阵列栅极驱动电路的结构示意图。
具体实施方式
36.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅配置为解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
37.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
38.请详见图1，本技术提供了一种阵列栅极驱动单元，包括电容器c1、上拉模块100、上拉驱动模块200、输出模块300、下拉模块400、下拉驱动模块500、复位模块600、降噪模块700，其中，
39.所述上拉模块100，连接信号输入端input和上拉节点pu，配置为在信号输入端input的控制下，将所述信号输入端input的电压写入至上拉节点pu，所述上拉节点pu连接所述电容器c1的第一端；
40.所述上拉驱动模块200，连接所述上拉节点pu、电源电压端vss、下拉节点pd和下拉控制节点pd_cn，配置为在所述上拉节点pu的控制下，将所述电源电压端vss的电压写入至下拉节点pd和下拉控制节点pd_cn；
41.所述下拉模块400，连接反向时钟信号端clkb、下拉节点pd和下拉控制节点pd_cn，配置为在所述反向时钟信号端clkb的控制下，将所述反向时钟信号端clkb的电压写入至所述下拉控制节点pd_cn；以及配置为在所述下拉控制节点pd_cn的控制下，将所述反向时钟信号端clkb的电压写入至所述下拉节点pd；
42.所述下拉驱动模块500，连接所述上拉节点pu、下拉节点pd、电源电压端vss和信号输出端output，配置为在所述下拉节点pd的控制下，将所述电源电压端vss的电压写入至所述上拉节点pu和所述信号输出端output；所述信号输出端output连接所述电容器c1的第二端；
43.所述输出模块300，连接所述上拉节点pu、稳定控制节点pe和信号输出端output，配置为在所述上拉节点pu的控制下，将所述稳定控制节点pe的电压写入至所述信号输出端output；
44.所述复位模块600，连接所述上拉节点pu、所述电源电压端vss、所述信号输出端output、复位信号端reset，配置为在所述复位信号端reset的控制下，将所述电源电压端vss的电压写入至所述上拉节点pu和所述信号输出端output；
45.所述稳定模块，连接所述信号输入端input、正向时钟信号端clka、所述电源电压端vss、所述正向时钟信号端clka、所述下拉控制节点pd_cn、所述稳定控制节点pe，配置为在所述输入信号端的控制下，将所述正向时钟信号端clka的电压写入至所述稳定控制节点pe；以及配置为在所述下拉控制节点pd_cn的控制下，将所述电源电压端vss的电压写入至所述稳定控制节点pe。
46.需要说明的是，本发明实施例中电源电压端vssvss提供的电压为低电平，本发明实施例中的薄膜晶体管tft可以均为n型tft，也可以均为p型tft，或者实施例中的薄膜晶体管tft为n型tft和p型tft。具体地，本发明实施例中以薄膜晶体管tft均为n型tft为例进行详细描述，且所有tft的栅极电压为高电平时tft导通，低电平时tft断开。
47.本发明实施例中正向时钟信号端clka和反向时钟信号端clkb正向时钟信号端
clka具有相同的时钟周期和振幅，但是相位相反。clk和clkb正向时钟信号端clka的占空比可以选择为50％或其它数值。
48.本发明实施例中上拉节点pu、下拉节点pd、下拉控制节点pd_cn以及稳定节点pe并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
49.本发明实施例中每个模块中的控制端连接薄膜晶体管的栅极，输入端连接薄膜晶体管的源极，输出端连接薄膜晶体管的漏极。当然，也可以每个模块的控制端连接薄膜晶体管的栅极，输入端连接薄膜晶体管的漏极，输出端连接薄膜晶体管的源极，本发明实施例不做限定。
50.本发明实施例中采用的薄膜晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，将薄膜晶体管的栅极描述为控制端，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一端，另一极为第二端。
51.需要说明的是，栅极驱动单元中还可以包括其他结构，在本技术实施例中以14t1c(包括14个tft(thin film transistor，薄膜晶体管)和1个电容构成的驱动电路)为例进行示例性说明。
52.在实际应用中，显示面板应用显示装置，显示装置还包括显示和触控驱动装置，显示和触控驱动装置可以采用触控与显示驱动集成(tddi，touch and display driver integration)芯片。其中，显示和触控驱动装置能够提供用于显示、触控、指纹识别的驱动时序，例如，显示和触控驱动装置能够向与栅极驱动电路连接的多条工作信号引线提供工作信号，以控制栅极驱动电路进入显示阶段、触控阶段。
53.可选地，所述上拉模块100包括第一晶体管m1，所述第一晶体管m1的第一端和控制端连接所述信号输入端input，第二端连接所述上拉节点pu和所述电容器c1的第一端。
54.可选地，所述复位模块600包括第二晶体管m2和第四晶体管m4，所述第二晶体管m2的第一端和所述第四晶体管m4的第一端连接所述电源电压端vss，所述第二晶体管m2的控制端和所述第四晶体管m4的控制端连接所述复位信号端reset，所述第二晶体管m2的第二端连接所述上拉节点pu；所述第四晶体管m4的第二端连接所述信号输出端output。
55.可选地，所述输出模块300包括第三晶体管m3，所述第三晶体管m3的第一端连接所述稳定控制节点pe，控制端连接所述上拉节点pu，第二端连接所述信号输出端output。
56.可选地，所述上拉驱动模块200包括第六晶体管m6和第八晶体管m8，所述第六晶体管m6的第一端和所述第八晶体管m8的第一端连接所述电源电压端vss，所述第六晶体管m6的控制端和所述第八晶体管m8的控制端连接所述上拉节点pu，所述第六晶体管m6的第二端连接所述下拉控制节点pd_cn，所述第八晶体管m8的第二端连接所述下拉节点pd。
57.可选地，所述下拉模块400包括第五晶体管m5、第九晶体管m9，所述第五晶体管m5的第一端连接所述反向时钟信号端clkb，所述第五晶体管m5的控制端连接所述下拉控制节点pd_cn，所述第五晶体管m5的第二端连接所述下拉节点pd；所述第九晶体管m9的第一端和控制端连接所述反向时钟信号端clkb，所述第九晶体管m9的第二端连接所述下拉控制节点pd_cn。
58.可选地，所述下拉驱动模块500包括第十晶体管m10和第十一晶体管m11，所述第十晶体管m10的第一端和所述第十一晶体管m11的第一端连接所述电源电压端vss，所述第十
晶体管m10的控制端和所述第十一晶体管m11的控制端连接所述下拉节点pd，所述第十晶体管m10的第二端连接所述上拉节点pu，所述第十一晶体管m11的第二端连接所述电容器c1的第二端和所述信号输出端output。
59.可选地，所述稳定模块包括第十四晶体管m14、第十五晶体管m15，所述第十四晶体管m14的第一端和控制端连接所述正向时钟信号端clka，所述第十四晶体管m14的第二端连接稳定控制节点pe；所述第十五晶体管m15的第一端连接所述电源电压端vss，所述第十五晶体管m15的控制端连接所述下拉控制节点pd_cn，所述第十五晶体管m15的第二端连接所述稳定控制节点pe。
60.可选地，还包括降噪电路，所述降噪电路包括第十二晶体管m12和第十三晶体管m13，所述第十二晶体管m12的第一端连接所述信号输出端output，所述第十二晶体管m12的控制端连接所述反向时钟信号端clkb，所述第十二晶体管m12的第二端连接所述电源电压端vss；所述第十三晶体管m13的第一端连接所述信号输入端input，所述第十三晶体管m13的控制端连接所述反向时钟信号端clkb，所述第十三晶体管m13的第二端连接所述上拉节点pu。
61.若不存在本技术提供的稳定模块，则阵列栅极驱动单元的结构如图2所示，第三晶体管m3的漏极连接正向时钟信号线。在驱动时，当本行(n行)goa输出完成后直到下一帧再次输出前(第三阶段)，m3一直处于关断状态。在此过程中，m3单元的g极/s极/d极的状态分别为：g极和s极电压一直保持在低电平大小，d极电压与clk电压信号保持一致，即vgh(高电平)和vgl(低电平)相互交替，占空比50％，如图3中(a)示意图所示。
62.因此，在现有goa结构在工作时，在接近一半的时间内，m3的g极和d极之间，以及s极和d极之间，存在偏置电压，大小为vgh与vgl大小之和。此偏置电压的存在会让goa单元m3的特性产生较大的漂移。
63.通过本技术的技术方案，增加了稳定模块中m14和m15。其中m14的第一端和控制端连接clk信号线，第二端连接m3的d极；m15的控制端连接clkb信号，第一端和第二端分别连接m3的d极和vss信号线。
64.当本行goa输出结束后，直到下一帧再次输出前，即goa正常工作的大部分时间内(第三阶段)，稳定模块中m15导通将vss信号线的低电平写入m3的d极；对于输出模块的m3，控制端(g极)连接pu为低电平，第一端(d极)连接pe为低电平，第二端(s极)连接信号输出端为低电平。
65.输出模块的晶体管m3的g极/s极/d极，三极的电压值相等，不存在电偏置电压，更有利于goa m3特性的稳定，如图3中(b)示意图所示。通过本技术的技术方案大大降低了m3的g/d极之间、d/s极之间的电压差，从而明显减小m3特性漂移，大幅改善m3特性漂移引起的不良。
66.本技术提供了一种阵列栅极驱动方法，采用如以上任一所述的栅极驱动单元，所述方法包括第一阶段t1、第二阶段t2、第三阶段t3。需要说明的是，在本发明实施例中，第一阶段t1、第二阶段t2、第三阶段t3为逐次发生的阶段，对应的输入时序如图4所示。
67.在所述第一阶段t1，所述信号输入端input为高电平，所述正向时钟信号端clka为低电平，所述反向时钟信号端clkb为高电平，所述复位信号端reset为低电平。所述上拉模块100在所述信号输入端input的控制下，将所述信号输入端input的高电平写入至上拉节
点pu，使得所述上拉节点pu的电位拉高，所述上拉节点pu为高电平；所述上拉驱动模块200在所述上拉节点pu的控制下，将所述电源电压端vss的低电平写入至下拉节点pd和下拉控制节点pd_cn，所述下拉节点pd和下拉控制节点pd_cn为低电平；所述稳定模块在所述下拉控制节点pd_cn的控制下，将所述电源电压端vss的低电平写入至所述稳定控制节点pe，所述稳定控制节点pe为低电平。
68.因为所述信号输入端input为高电平，所述pu为高电平，第一晶体管m1、第三晶体管m3、第六晶体管m6、第八晶体管m8和第十三晶体管m13导通；所述反向时钟信号为高电平，第十五晶体管m15导通，所述电源电压端vss的低电平写入至所述稳定控制节点pe。所述正向时钟信号端clka为低电平，所述复位信号端reset为低电平，所述下拉节点pd为低电平，所述第二晶体管m2、第四晶体管m4、第十晶体管m10、第十一晶体管m11、第十四晶体管m14断开。
69.因为所述反向时钟信号为高电平，所述第九晶体管m9、第十三晶体管m13导通，此时所述第八晶体管m8导通，所述第八晶体管m8和所述第九晶体管m9之间形成电流通路，所述下拉控制节点pd_cn为低电平；此时第五晶体管m5断开，第十二晶体管m12导通，所述电源电压端vss的低电平写入至所述信号输出端output。
70.在所述第二阶段t2，所述信号输入端input为低电平，所述正向时钟信号端clka为高电平，所述反向时钟信号端clkb为低电平，所述稳定模块在所述正向时钟信号端clka的控制下，将所述正向时钟信号端clka的高电平写入至所述稳定控制节点pe，所述稳定控制节点pe为高电平；所述输出模块300在所述上拉节点pu的控制下，将所述稳定控制节点pe的高电平写入至所述信号输出端output和所述电容器c1的第二端，使得所述上拉节点pu的电位进一步拉高以及所述信号输出端output向外输出信号；所述上拉驱动模块200在所述上拉节点pu的控制下，将所述电源电压端vss的低电平写入至下拉节点pd和下拉控制节点pd_cn。
71.在此阶段，所述信号输入端inputinput为低电平，所述反向时钟信号端clkb为低电平，所述复位信号端reset端为低电平，所述第一晶体管m1、第二晶体管m2、第四晶体管m4、第九晶体管m9、第十二晶体管m12、第十三晶体管m13断开。
72.所述正向时钟信号为高电平，所述第十四晶体管m14导通，所述稳定控制节点pe为高电平，所述pu为高电平，所述第三晶体管m3导通，所述正向时钟信号端clka的高电平输至电容器c1的第二端，由于电容器c1的自举作用，所述上拉节点pu的电位进一步拉高。
73.所述上拉节点pu为高电平，第六晶体管m6、第八晶体管m8导通；所述下拉节点pd和下拉控制节点pd_cn为低电平，所述第五晶体管m5、第十晶体管m10、第十一晶体管m11断开。
74.在所述第三阶段t3，所述信号输入端input为低电平，所述正向时钟信号端clka为低电平，所述反向时钟信号端clkb为高电平，所述下拉模块400在所述反向时钟信号端clkb的控制下，将所述反向时钟信号端clkb的高电压写入至所述下拉控制节点pd_cn，所述下拉控制节点pd_cn为高电平；所述下拉模块400在所述下拉控制节点pd_cn的控制下，将所述反向时钟信号端clkb的高电平写入至所述下拉节点pd，所述下拉节点pd为高电平；所述稳定模块在所述下拉控制节点pd_cn的控制下，将所述电源电压端vss的低电平写入至所述稳定控制节点pe，所述稳定控制节点pe为低电平；所述下拉驱动模块500在所述下拉节点pd的控制下，将所述电源电压端vss的低电平写入至所述上拉节点pu和所述信号输出端output，所
述上拉节点pu和所述信号输出端output为低电平。
75.在此阶段，所述复位信号端reset为高电平，所述第二晶体管m2和第四晶体管m4导通，所述复位模块600在所述复位信号端reset的控制下，将所述电源电压端vss的低电平写入至所述上拉节点pu和所述信号输出端output。
76.所述上拉节点pu为低电平，所述第三晶体管m3、第六晶体管m6、第八晶体管m8断开。
77.所述下拉节点pd和下拉控制节点pd_cn为高电平，所述第五晶体管m5、第十晶体管m10、第十一晶体管m11导通。所述反向时钟信号为高电平，所述第九晶体管m9、第十二晶体管m12、第十三晶体管m13和第十五晶体管m15导通。
78.对于所述第三晶体管m3，控制端连接pu为低电平，第一端(漏极)连接pe为低电平，第二端(源极)连接信号输出端为低电平。在此阶段中m3的g极/s极/d极中，vg＝vs＝vd＝0v，即任意两极之间电压差＝0v，通过消除m3电偏压影响，可以大大m3特性漂移，m3三极电压示意图如图3(b)所示。
79.如图5所示，本技术提供了一种栅极驱动电路，包括至少两个级联的栅极驱动单元，每个所述栅极驱动单元为如以上任一所述的栅极驱动单元。该栅极驱动电路工作的具体原理与上述实施例中栅极驱动单元的工作原理基本相同，其具体的实施可以参见上述栅极驱动单元的实施例，重复之处不再赘述。
80.在本技术实施例中，栅极驱动单元的信号输出端output为级联设置的栅极驱动电路给上一级或者下一级输出的反馈信号，在一些实施例中，反馈信号可以作为上一级单元的复位信号端reset或者作为下一级单元的输入信号input，本技术对此并不限制。
81.本技术提供了一种显示装置，包括如以上任一所述的栅极驱动单元。该显示装置可以为：液晶面板、电子纸、有机发光二极管(英文：organic light-emitting diode，简称：oled)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
82.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
83.此外，术语“第一”、“第二”仅配置为描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
84.除非另有定义，本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的，不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件，也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应配置为另一个实施方式，除非该特征在该另一个实施方式中不适用或是另有说明。
85.本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是
配置为举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。