在金属填充工艺期减少线弯曲的制作方法

在金属填充工艺期减少线弯曲
通过引用并入
1.pct申请表作为本技术的一部分与本说明书同时提交。如在同时提交的pct申请表中所标识的本技术要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。


背景技术：

2.导体材料的沉积是许多半导体制造处理的必不可少的部分。这些材料可用于水平互连件、相邻金属层之间的通孔、金属层和硅衬底上的器件之间的触点、以及高深宽比特征。在半导体衬底上的沉积处理的示例中，在真室中将衬底加热至处理温度，并且沉积很薄的部分的膜，该膜用作晶种或成核层。此后，通过将衬底同时暴露于两种反应物，将其余部分的膜(主体层)沉积在成核层上。主体层通常比成核层更快地沉积。然而，随着器件收缩和更复杂的图案化方案在工业中使用，薄膜填充特征的沉积成为一个挑战。
3.这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。


技术实现要素：

4.描述了在特征填充期间减轻线弯曲的方法。该方法可用于在填充相邻特征期间减轻线弯曲。在一些实施方案中，所述方法包括沉积非晶金属基层。在一些实施方案中，该方法包括沉积包含杂质的金属基层。根据多种实施方案，金属基层可减轻可导致线弯曲的应力和/或中断可导致线弯曲的金属-金属键合。在一些实施方案中，所述方法包括用抑制化学物质对层进行表面处理。根据多种实施方案，表面处理可以使表面粗糙并减少线弯曲。
5.本公开的一方面涉及一种方法，其包括：(a)提供具有多个间隔开的特征的衬底，每个特征具有特征开口宽度，其中所述特征的宽度从所述特征的顶部到所述特征的底部变窄；(b)通过将表面暴露于含金属前体和抑制化学物质来保形处理所述表面；以及(c)在处理所述表面后，在所述特征中沉积主体金属层。
6.在一些实施方案中，每个特征的所述底部的所述宽度介于0nm和所述特征的顶部的宽度的90％之间。在一些实施方案中，所述金属选自由钨、钌、钼和钴组成的群组。在一些实施方案中，重复操作(b)和(c)一次或多次以填充所述特征。在一些实施方案中，在(c)中沉积的主体金属层完全填充所述特征。在一些实施方案中，操作(b)在没有在所述特征中沉积连续膜的情况下进行。在一些实施方案中，操作(b)包括所述金属前体和抑制化合物的非均匀吸附。在一些实施方案中，操作(b)包括不连续膜的沉积。在一些实施方案中，所述方法还包括在所述特征中沉积成核层，使得(b)包括处理所述成核层表面。在一些实施方案中，操作(b)增加所述主体金属层的表面粗糙度。在一些实施方案中，操作(b)是非等离子热处理。在一些实施方案中，操作(b)是基于等离子体的处理。在一些实施方案中，所述抑制化学物质包括含氮化合物。在一些实施方案中，所述抑制化学物质是氨。
7.本公开的另一方面涉及一种方法，其包括：(a)提供具有多个间隔开的特征的衬底，每个特征具有特征开口宽度，其中所述特征中的至少一些的宽度从所述特征的顶部到所述特征的底部变窄；(b)在所述特征中沉积保形非晶金属基层；以及(c)在沉积所述保形非晶金属基层之后，在所述特征中沉积主体金属层。在一些实施方案中，每个特征的所述底部的所述宽度介于0nm和所述特征的顶部的宽度的90％之间。在一些实施方案中，所述金属选自由钨、钌、钼和钴组成的群组。在一些实施方案中，重复操作(b)和(c)一次或多次以填充所述特征。在一些实施方案中，所述方法还包括对所述保形非晶金属基层进行退火。
8.在一些实施方案中，所述特征在相邻特征之间以介于约10nm和60nm之间的间距间隔开。在一些实施方案中，所述方法还包括在所述特征中沉积金属成核层。在一些实施方案中，所述金属基层包含至少50原子％的金属。在一些实施方案中，所述金属基层还包括硼(b)、氮(n)、碳(c)、硅(si)和锗(ge)中的一种或多种。
9.本公开的另一方面涉及一种方法，其包括：(a)提供具有多个间隔开的特征的衬底，每个特征具有特征开口宽度，其中所述特征的宽度从所述特征的顶部到所述特征的底部变窄；(b)在所述特征中沉积主体金属层；以及(c)在所述特征中沉积所述主体金属层之后，在所述特征中沉积非晶金属基层。
10.在一些实施方案中，每个特征的所述底部的所述宽度介于0nm和每个特征的顶部的宽度的90％之间。在一些实施方案中，所述金属选自由钨、钌、钼和钴组成的群组。在一些实施方案中，所述方法还包括重复(b)一次或多次以填充所述特征。在一些实施方案中，所述方法还包括重复(c)一次或多次以填充所述特征。在一些实施方案中，所述方法还包括对所述保形非晶金属基层进行退火。在一些实施方案中，所述特征在相邻特征之间以介于约10nm和60nm之间的间距间隔开。在一些实施方案中，所述方法还包括在所述特征中沉积金属成核层。在一些实施方案中，所述金属基层包含至少50％的金属。在一些实施方案中，所述金属基层还包括硼(b)、氮(n)、碳(c)、硅(si)和锗(ge)中的一种或多种。
11.本公开的另一方面涉及一种方法，其包括：提供具有多个间隔开的特征的衬底，每个特征具有特征开口宽度，其中所述特征中的至少一些的宽度从所述特征的顶部到所述特征的底部变窄；以及在所述特征中沉积保形金属基层，其中所述金属基层包括选自钨(w)、钌(ru)、钼(mo)、钛(ti)、钽(ta)和钴(co)的金属，并且其中所述金属基层有至少5％(原子)的杂质，该杂质选自硼(b)、氮(n)、碳(c)、硅(si)、锗(ge)及其组合。在一些实施方案中，所述多个特征填充有选自氮化钛和氮化钽的膜。
12.本公开的这些和其它方面在下文参照附图进行进一步描述。
附图说明
13.图1是衬底上的示例性膜的示意图。
14.图2a描绘了包括硅衬底中的掩埋字线(bwl)的动态随机存取存储器(dram)架构的示例的示意图。
15.图2b描绘了线弯曲的示意图。
16.图2c示出了拉链现象的示意图。
17.图2d是示出与钨-钨键半径成函数关系的原子间力的曲线图。
18.图3a-3i是根据某些公开的实施方案可以沉积诸如钨之类的金属的各种结构的示
意性示例。
19.图4a-4c是描绘根据某些公开的实施方案执行的方法的操作的处理流程图。
20.图5a-5c是根据某些实施方案在特征填充期间的多种操作的示意图
21.图6-10是示出根据某些公开的实施方案的各种方法中的示例性循环的时序图。
22.图11是用于执行所公开的实施方案的示例性处理工具的示意图。
23.图12是用于执行所公开的实施方案的示例性站的示意图。
具体实施方式
24.在以下的描述中，阐述了许多具体细节以提供对所呈现的实施方案的充分理解。所公开的实施方案可以在没有这些具体细节中的一些或全部的情况下实施。在其他示例中，未详细描述公知的处理操作，以避免不必要地模糊所公开的实施方案。虽然将结合具体实施方案描述所公开的实施方案，但应当理解的是其并不旨在限制所公开的实施方案。
25.特征的金属填充(例如钨(w)填充)通常用于半导体器件制造中以形成电触点。钨填充存在各种挑战，因为器件缩小到较小的技术节点并且使用更复杂的图案结构。一个挑战是降低沉积的钨膜中的氟浓度或含量。与较大的特征相比，钨膜中的氟浓度与较大特征的钨膜中的氟浓度相同的较小特征更显著地影响了器件的性能。例如，特征越小，沉积的薄膜越薄。结果，沉积的钨膜中的氟更可能通过较薄的膜扩散，从而可能导致器件失效。
26.防止氟扩散的一种方法包括在沉积钨之前沉积一个或多个阻挡层以防止氟从钨扩散到衬底的诸如氧化物层之类的其它层。例如，图1示出沉积在衬底190上的层的示例性堆叠件。衬底190包括硅层192、氧化物层194(例如氧化钛(tiox)、原硅酸四乙酯(teos)氧化物等)、阻挡层196(例如氮化钛(tin))、钨成核层198和主体钨层199。阻挡层196被沉积以防止氟从主体钨层199和钨成核层198扩散到氧化物层194。然而，随着器件收缩，阻挡层变薄，氟可能仍然从沉积的钨层扩散。尽管在较高温度下进行的主体钨的化学气相沉积(cvd)导致较低的氟含量，但是这种膜具有差的台阶覆盖率。
27.另一个挑战是降低沉积的钨膜的电阻。较薄的膜往往比较厚的膜具有较高的电阻。随着特征变小，由于在较薄的钨膜中的散射效应，钨触点或线电阻增加。低电阻率钨膜最小化集成电路设计中的功率损耗和过热。钨成核层通常比覆盖的主体层具有较高的电阻率。沉积在触点、通孔和其它特征中的阻挡层也可以具有高电阻率。此外，薄的阻挡和钨成核膜占据较小特征的较大百分比，从而增大了特征中的总体电阻。钨膜的电阻率取决于所沉积的膜的厚度，使得由于边界效应，电阻率随着厚度减小而增大。
28.另一个挑战是降低沉积膜的应力。较薄的钨膜倾向于具有增大的拉伸应力。通过化学气相沉积沉积主体钨膜的常规技术对于200埃的膜具有大于2.5gpa的拉伸应力。高热拉伸应力导致衬底卷曲，这使得后续处理变得困难。例如，后续处理可能包括化学机械平面化、材料沉积和/或将衬底夹持到衬底保持器以在室中执行处理。然而，这些处理通常依赖于衬底是平坦的，并且卷曲的衬底导致不均匀的处理或不能处理衬底。尽管存在用于减少其它材料的膜中的应力的现有方法，例如退火，但是由于钨的高熔点，钨不具有使得晶粒在钨沉积后能移动或改变的表面流动性。
29.另一个挑战是减少线弯曲，一种例如在具有窄间距的多个特征的衬底中或在具有多个彼此相邻的高深宽比特征的衬底中发现的现象。在钨填充期间，动态随机存取存储器
(dram)掩埋字线结构(bwl)中的线弯曲被认为是由晶界合并引起的(其可以称为“拉链机构(zipping mechanism)”)。当形成晶界时，相邻钨表面(例如特征侧壁上生长的钨膜)之间的金属-金属键合引起导致分离bwl的硅片(线)的弯曲的应变。原子层沉积(ald)和cvd钨填充技术会导致bwl结构的严重弯曲。该线弯曲将导致下游处理中的钨凹陷不均匀性和触点着陆(contact landing)问题，从而导致dram产量损失。
30.ald可以用于形成显示低应力、低氟和低电阻率的钨膜，但仅在允许这种生长的表面上。随着器件收缩和特征变窄，可能存在拉链机构，其可引起拉伸应力、氟的高掺入和对电阻率的影响，从而导致粗糙的形貌。
31.特定的实施方案涉及用于形成在存储器件中的钨字线的方法和相关装置。图2a描绘了包括硅衬底9中的掩埋字线(bwl)11的dram架构的示意性示例。bwl11形成在蚀刻在硅衬底9中的沟槽中。bwl11是沉积在硅衬底9中的钨并且被sin钝化物5覆盖。作为沟槽衬里的是保形阻挡层12和设置在保形阻挡层12和硅衬底9之间的绝缘层13。在图2a的示例中，绝缘层13可以是栅氧化层，其由诸如氧化硅之类的材料形成。保形阻挡层的示例包括tin阻挡层和含钨阻挡层。含钨保形阻挡层可以包括二元化合物，例如wb
x
、wsi
x
、wge
x
、wc
x
、wn
x
，和三元化合物，例如wb
x
ny、wsi
x
ny、wge
x
ny、wsi
xcy
、wb
xcy
、wge
xcy
,wc
x
ny，和四元化合物，例如wb
x
geynz、wge
xcy
nz等等，其中x、y和z是大于零的数字。
32.dram bwl沟槽的填充处理会使沟槽变形，使得最终的沟槽宽度和电阻rs明显不均匀。图2b显示了未填充(201)和填充(205)的窄的非对称沟槽结构dram bwl，其在填充后表现出线弯曲。如图所示，在衬底上描绘了多个特征。这些特征是间隔开的，并且在一些实施方案中，相邻特征的间距为介于约5nm和约60nm之间、或约20nm和约60nm之间、或约10nm和30nm之间、或约10nm和40nm之间、或在约20nm和40nm之间。间距被定义为一个特征的中轴与相邻特征的中轴之间的距离。未填充的特征通常可以为v形，如特征203所示，其具有倾斜的侧壁，其中，特征的宽度从特征的顶部到特征的底部变窄。特征从特征的底部213b到特征的顶部213a变宽。在钨填充之后，在衬底205中观察到严重的线弯曲。不受特定理论的约束，据信沟槽的相对表面之间的内聚力将沟槽侧面拉到一起，如箭头207所示。这种现象在图2c示出，并且可以被表征为“拉上”(“zipping up”)特征。当特征203被填充时，从特征203的中心轴线299施加更多的力，从而引起线弯曲。特征203的侧壁上沉积的钨243a和243b由此紧邻地相互作用，其中钨-钨键合半径r较小，从而在钨的平滑生长表面之间引起原子间的内聚力并将侧壁拉在一起，从而引起线弯曲。图2d示出了作为钨-钨键半径r的函数的原子间力。可以看出，在某些r值存在内聚力。即使是通过ald处理沉积的低应力钨膜也会在填充过程中导致严重的线弯曲。尽管在此描述了v形特征，但是这些方法可以有利地应用于在特征填充期间经受线弯曲的任何轮廓的特征。
33.这里描述了用金属填充特征的方法以及相关系统和装置，其用于减少线弯曲。虽然本文中关于钨描述了多种示例和实施方案，但是应当理解，所公开的实施方案适用于沉积各种金属，包括但不限于钌、钼、钴等。应用的示例包括逻辑和存储器触点填充、dram掩埋字线填充、竖直集成存储器栅极/字线填充以及利用通硅通孔(tsv)的3-d集成。本文描述的方法可用于填充竖直特征，例如钨通孔，以及水平特征，例如3d-nand字线。这些方法可用于保形和自下而上或自内向外的填充。
34.本文描述的方法在可以容纳在室中的衬底上进行。衬底可以是硅晶片，例如200mm
晶片、300mm晶片、或450mm晶片，包括上面沉积有一层或多层材料(例如介电、导电、或半导电材料)的晶片。衬底具有诸如通孔或接触孔之类的特征，其可以由v形侧壁，窄和/或内凹的开口、特征内的收缩部和高深宽比中的一或多种表征。特征可形成在上述层中的一个或多个中。例如，此特征可至少部分地形成在介电层中。在某些实施方案中，特征可具有至少约2：1、至少约4：1、至少约6：1、至少约10：1或更高的深宽比。特征的一个示例是在半导体衬底或该衬底上的层中的孔或通孔。特征可以在衬底上间隔开，相邻特征之间的间距为约20nm至约40nm。
35.图3a-3g是根据所公开的实施方案的内部可以沉积钨的各种结构的示意性示例。图3a示出了要填充钨的竖直特征301的横截面图的示例。特征301可以包括衬底303内的特征孔305。孔305或其他特征可以具有靠近开口的一定尺寸，例如约10nm至500nm之间，例如在约25nm和约300nm之间的开口直径或线宽。特征孔305可以被称为未填充特征或仅仅称为特征。特征301和任何特征可以部分地由轴线318表征，轴线318延伸特征的长度，穿过孔305的中心，其中，竖直取向的特征具有竖直轴线，而水平取向的特征具有水平轴线。
36.在一些实施方案中，特征是3d nand结构中的沟槽。例如，衬底可以包括字线结构，其具有至少60行，具有18至48层或数百层，沟槽至少有200埃深或深达许多微米。另一个示例是衬底或层中的沟槽。特征可以是任何深度。在多种实施方案中，该特征可以具有下层，例如阻挡层或粘附层。下层的非限制性示例包括介电层和导电层，例如氧化硅、氮化硅、碳化硅、金属氧化物、金属氮化物、金属碳化物和金属层。
37.图3b示出了具有内凹轮廓的特征301的示例。内凹轮廓为从特征的底部、封闭端、或内部往特征开口变窄的轮廓。根据各种实施方案，该轮廓可逐渐变窄和/或在特征开口处包括突出部。图3b示出了后者的示例，下层313加衬里于特征301的特征孔305的侧壁或内部表面。下层313可以是例如扩散阻挡层、粘合层、成核层、其组合、或任何其他可用材料。下层的非限制性示例可包括介电层与导电层，例如硅氧化物、硅氮化物、硅碳化物、金属氧化物、金属氮化物、金属碳化物、以及金属层。在特定实施方案中，下层可为ti、tin、wn、tial、以及w中的一个或多个。下层313形成突出部315，以使下层313在特征301的开口处附近比在特征301内部更厚。
38.在一些实施方案中，可填充在特征内具有一个或多个收缩部的特征。图3c示出了具有收缩部的各种已填充特征的视图的示例。图3c中的每一个示例(a)、(b)以及(c)在此特征内的中点处都包括收缩部309。收缩部309的宽度可以例如在约15nm至20nm之间。在使用常规技术在特征中沉积钨的期间，收缩部可能会引起夹断(pinch-off)，在特征的部分被填充之前，所沉积的钨会妨碍通过收缩部的进一步的沉积，从而在特征中造成空隙。示例(b)还包括在特征开口处的衬垫/阻挡突出部315。这种突出部也可能是潜在的夹断点。示例(c)包括收缩部312，其比示例(b)中的突出部315更远离场区域。
39.也可以填充例如3-d存储器结构之类的水平特征。图3d示出了包括收缩部351的水平特征350的示例。例如，水平特征350可以是3dnand结构中的字线。
40.在一些实施方案中，可能会因为在3d nand或其他结构中存在有支柱而引起收缩部。例如，图3e示出了3d nand或竖直集成存储器(vim)结构348中的支柱325的平面图，而图3f则示出了支柱325的横截面简化示意图。图3e中的箭头代表沉积材料；当支柱325配置在区域327与气体入口或其他沉积源之间时，邻接的支柱可能会造成收缩部351，这些收缩部
会对区域327的无空隙填充提出挑战。
41.例如，可以通过在衬底300上沉积交替的层间介电层329与牺牲层(未图示)的堆叠件并且选择性蚀刻牺牲层而形成结构348。例如，这些层间介电层可以是氧化硅和/或氮化硅层，并且这些牺牲层可以是用蚀刻剂选择性蚀刻的材料。在此之后，可进行蚀刻与沉积处理以形成支柱325，其可包括已完成的存储器器件的沟道区域。
42.衬底300的主表面可以在x与y方向上延伸，而支柱325朝z方向。在图3e与3f的示例中，支柱325以偏移方式进行排列，以使在x方向上紧邻的支柱325在y方向上互相偏移，反之亦然。根据各种实施方案，可以用许多方式来排列这些支柱(以及因邻接支柱所形成的对应收缩部)。此外，支柱325可以是包括圆形、方形等的任何形状。支柱325可包括环状半导电材料，或圆形(或方形)半导电材料。栅极电介质可包围此半导电材料。可以用钨来填充每个层间介电层329之间的区域；因此，结构348具有多个待填充的堆叠的水平取向的特征，这些水平取向的特征在x和/或y方向上延伸。
43.图3g提供例如包括支柱收缩部351的3d nand或其他结构的水平特征的视图的另一示例。图3g的示例为开放式，待沉积的材料能够如箭头所示水平地从两侧进入。(应注意到图3g的示例可被视为这种结构的3-d特征的2-d绘图，且图3g为待填充区域的横截面图，并且该图中所示的支柱收缩部表示可在平面图而非横截面图观看到的收缩部。)在某些实施方案中，3-d结构可利用沿二个或三个维度(例如在图3f的示例中在x与y或x、y与z方向上)延伸的待填充区域来表征，并且可能会提出比填充沿一个或二个维度延伸的孔或沟槽更多的填充挑战。例如，当沉积气体可从多个维度进入特征时，控制3-d结构的填充会具有挑战性。
44.图3h提供了v形特征的横截面视图的示例。图3h包括待用钨填充的特征301，其包括衬底303中的特征孔305。孔具有靠近开口的尺寸(例如，开口直径或线宽w，其可以在约10nm和约20nm之间，或约15nm)。宽度按特征的侧壁之间的距离来测量。宽度可以从特征开口的特征顶部(开口直径或线宽w)到特征底部变化。特征孔305部分地由轴线318表征。v形特征301包括可以在约80nm至约120nm之间或约100nm的深度350。在多种实施方案中，侧壁在特征的底部(或者在一些实施方案中，在特征高原(plateaus)的底部)处的点395处相交到平坦的底部表面，其可具有从一个侧壁到另一个之间的距离，该距离介于约0.1w和约0.9w之间，或占开口处的线宽度w的百分比在宽度w的约10％至宽度w的约90％之间。特征可以具有2:1至约10:1之间的深宽比，或者约6:1至约8:1之间、或约6:1、或约8:1的深宽比。线的间距可以在约20nm和约40nm之间。特征的底部(其以特征的深度的50％至70％处的底部内的区域表征)可以具有介于0nm至约20nm之间的在侧壁之间的宽度。
45.图3i提供了v形特征的横截面视图的另一示例。如本文所述的v形特征是指具有从衬底的顶部场水平到特征的底部逐渐变窄的宽度的特征。图3i包括待用诸如钨之类的金属填充的特征301，其包括衬底303中的特征孔305。孔具有靠近开口的尺寸(例如，开口直径或线宽w，其可以在约10nm和约20nm之间，或约15nm)。特征396的底部的宽度窄于宽度w。例如，特征396的底部可以具有宽度w的1％至90％之间的宽度，或宽度w的1％至50％之间或10％至20％之间的宽度。
46.在多种公开的实施方案中，多个v形特征存在于衬底上，如图2b所示。衬底上的多个特征被定义为彼此之间的距离不大于20nm和40nm之间的相邻特征。在多种实施方案中，
这样的多个特征包括所有v形特征，其可以具有如图3h或3i所示的形状。
47.以下说明水平取向和竖直取向特征的特征填充的示例。应注意，这些示例可应用在水平取向或竖直取向特征两者。此外，还应注意到在以下说明中，术语“横向”可用于指代基本上与特征轴正交的方向，而术语“竖直”则指代基本上沿着特征轴的方向。
48.尽管以下描述集中在钨特征填充，但是本公开的多个方面也可以在使用其他材料填充特征中实施。例如，使用本文描述的一种或多种技术的特征填充可以用于使用其他材料填充特征，其他材料包括mo、co和ru。此外，其还可用于用在气相沉积处理中经历晶粒生长的任何材料填充特征。
49.一些实施方案涉及在填充相邻沟槽期间沉积非晶层。在某些实施方案中，非晶层可以沉积到1nm厚。根据多种实施方案，非晶层保形地沉积在特征中。非晶层中断了上述的拉链机构并减轻了应力向特征中的电介质传播。
50.非晶膜包括金属(例如，w、mo、co、ru等)和一定量的杂质。这种杂质的示例包括硼(b)、氮(n)、碳(c)、硅(si)和锗(ge)。杂质的存在使金属膜是非晶的，并防止拉链机构和/或防止应力从主体层传播到电介质。示例性的杂质水平包括介于5原子％至50原子％之间，而膜的其余部分是金属。在一些实施方案中，非晶层是至少50原子％的金属、至少60原子％、至少70原子％、至少80原子％或至少90原子％的金属。
51.非晶膜可以包括金属和金属化合物的混合物，例如，非晶层可以具有钨(w)和氮化钨(wn)的混合物，非晶层中w的总量为至少50原子％，并且非晶层中n的总量介于5原子％和50原子％之间。在另一示例中，非晶膜是w和b和/或n的混合物，其中b和/或n在膜中的总量介于5原子％和50原子％之间。
52.根据不同的实施方案，可以在填充处理的各个阶段沉积非晶层。图4a提供了填充相邻沟槽的处理流程的示例。该处理开始于在相邻沟槽中沉积保形成核层(402)。然后将保形非晶金属基膜沉积在沟槽中(404)。在该示例中，非晶层可以相对薄，例如，或接下来，在非晶层上沉积主体金属层(406)。在一些实施方案中，可以沉积主体金属层以填充沟槽。在其他实施方案中，操作404和406可以重复一次或多次以填充沟槽(408)。如果在执行保形主体沉积时会出现拉链机构，则可以有利地重复操作404和406。主体层可以是高纯度层，例如，具有至少97％或99％原子纯度的元素金属。
53.在图4a的示例中，可以执行一个或多个退火操作以降低非晶层的电阻率。根据多种实施方案，可以仅在填充特征之后(例如，在操作408之后，如果执行的话)，可选地在非晶层的沉积之后(例如，在操作404和406之间)，或者可选地在沉积主体层的一些或全部之后(例如，在操作406期间或之后)执行热退火。
54.可以根据各种实施方案修改关于图4a描述的处理。在一些实施方案中，不执行操作406。例如，在一些实施方案中，非晶层用于填充整个特征，使得仅执行操作404。在一些实施方案中，沉积成核层，随后沉积非晶层以填充特征，使得仅执行操作402和404。更进一步，在一些实施方案中，不沉积成核层，仅执行操作404和406(以及可选地408)。
55.图4b提供了用于填充相邻沟槽的处理流程的另一示例。该处理开始于在相邻的沟槽中沉积保形成核层(402)，如图4a的示例中所示。然而，在该示例中，主体金属层沉积在下伏层(例如，成核层)上(414)。随后是非晶层的沉积(416)。操作414和416可以重复一次或多
次以填充沟槽(418)。主体层可以是高纯度层，例如，具有至少97％或99％原子纯度的元素金属。在一些实施方案中，在操作416的初始实例之后，停止非晶层的沉积，并且重复操作414以完成沟槽的填充。
56.在图4b的示例中，可以执行一个或多个退火操作以降低非晶层的电阻率。根据多种实施方案，可以仅在填充特征之后(例如，在操作418之后，如果执行的话)，可选地在非晶层的沉积之后(例如，在操作416之后)执行热退火。
57.可以根据多种实施方案修改关于图4b描述的处理。在一些实施方案中，不沉积成核层，仅执行操作414和416。在其中主体金属的沉积发生在非晶层的沉积之后的一些实施方案中，可以在主体沉积之前执行去除或减少抑制作用的处理。这种处理可以包括一种或多种还原剂(例如乙硼烷和/或硅烷和/或氢气)和金属前体的浸泡步骤。在一些实施方案中，可以在成核层沉积之前在非晶层上沉积主体层。例如，一种顺序可以涉及金属成核/金属主体/非晶层/金属成核/主体金属。
58.图5a和5b分别示出了通过根据图4a和4b的方法填充的相邻沟槽的示意性示例。在图5a中，沟槽内衬有阻挡层501，例如tin，并且包括保形成核层505(例如，2nm厚的成核层)、保形非晶层503(例如，约10nm)，并且填充有主体层507。
59.在图5b中，沟槽内衬有阻挡层501，例如，tin，并且包括保形成核层503(例如，2nm厚的成核层)、保形主体层507，并填充有非晶层505。图4b的方法减轻了接缝闭合期间的拉链效应，而图4a的方法可以被理解为通过在主体层和电介质之间插入非晶层来防止应力从主体层迁移到成核层再到阻挡层和电介质。在执行操作408和418的实施方案中可以有利地观察到这两种效果。
60.虽然非晶膜的存在减轻了线弯曲，但它是比主体金属膜更高的电阻率膜。通过控制每个膜的厚度以及非晶膜中的杂质含量，可以适当地调整线弯曲减轻和电阻率。在图4b的方法中，可以将非晶层沉积在本来会发生上拉机制的点处以防止其发生。这可以通过实验、建模或理论上确定。在图4a的方法中，可以控制中间非晶膜的厚度以减轻电阻率增加。
61.从两种处理观察到因使用包括非晶膜的填充处理而导致线弯曲减少，其用于填充相邻沟槽以形成线。处理a是参考(无非晶膜)处理。处理a：成核 w-cvd(wf6/h
2 cvd)处理b：成核 由wf6和nh3沉积的非晶膜。温度为约300℃，室压为约10托。膜线弯曲成核 cvd-w》3nm成核 nh3/wf6基w膜～1.4nm
62.在上述实施方案中，包括金属和一种或多种杂质(例如，氮、硼等)的层被描述为是非晶的。在其他实施方案中，具有杂质但不一定非晶的层可以以上述用于非晶层的方式使用。
63.在一些实施方案中，可以用包括杂质的层填充整个特征。例如，氮化钨(wn)膜可以用作沟槽中的主导体。这种层的其他示例包括其他金属氮化物，其包括氮化钛(tin)和氮化钽(tan)。
64.在某些实施方案中，所述方法涉及在沉积主体层之前使用含金属前体和抑制化学
物质对特征进行保形处理。图4c提供了填充相邻沟槽的处理流程示例。该处理开始于在相邻沟槽中沉积第一数量的金属(452)。在一些实施方案中，这可以是保形成核层，或者可以包括成核层和一定量的主体层。因此，在该阶段之后，特征具有内衬在特征的侧壁和底部的总体保形的金属层。在一个示例中，15nm特征内衬有2nm成核层。接下来，用含金属前体和抑制化学物质对沉积层进行保形处理。(454)在一个示例中，该特征暴露于含钨前体和氨(nh3)。框454中的处理可以涉及沉积膜和/或吸附含钨前体和抑制化学物质的物质。在某些实施方案中，进行处理以使其是保形但不连续的。例如，可以在整个特征的深度上沉积不连续的膜。在另一示例中，含钨物质和含氮物质在整个特征的深度不均匀地被吸附。这具有在整个特征的深度提供非均匀钝化的效果，使得在随后的主体层处理中，膜可以被保形地沉积但具有增加的粗糙度。
65.接下来，将主体金属层沉积在经处理的金属上(456)。在一些实施方案中，可以沉积主体金属层以填充沟槽。在其他实施方案中，操作454和456可以重复一次或多次以填充沟槽(458)。如果在执行保形主体沉积时会出现拉链机构，则可以有利地重复操作454和456。主体层可以是高纯度层，例如，具有至少97％或99％原子纯度的元素金属。
66.在图4c的示例中，可以执行一个或多个退火操作以降低非晶层的电阻率。根据多种实施方案，可以仅在填充特征之后(例如，在操作458之后，如果执行的话)，可选地在处理之后(例如，在操作454和456之间)，或者可选地在主体层的一些或全部沉积之后(例如，在操作456期间或之后)执行热退火。
67.可以根据各种实施方案修改关于图4c描述的处理。例如，在一些实施方案中，不执行操作452，仅执行操作454和456(以及可选地458)。这在一些实施方案中可能是合适的，如果特征设置有可以如上所述处理的衬里层(例如，wcn)的话。
68.在一些实施方案中，处理操作可以仅涉及在整个特征中不均匀地吸附和/或与下伏的金属不均匀地反应以在整个特征的深度上形成不连续钝化的表面的抑制化学物质。
69.图5c示出了具有v形特征553的衬底的示例，其中沿着特征553的侧壁沉积的钨580的表面上的物质570防止钨-钨键合，从而减少线弯曲。该物质在整个特征中不连续地被吸附。
70.公开的实施方案适用于减少线弯曲。可以通过测量填充有钨或其他金属的沟槽的线宽和粗糙度来进行线弯曲分析。线弯曲分析涉及使用平面视角显微镜对器件开口顶部的金属进行成像，并测量多条线上多个点处的金属宽度。对于每条线，线宽度在100点测量。然后，根据每条线，计算平均线宽和线宽的变化，其也可以定义为粗糙度。“线宽平均值”是分析期间测得的所有单个线的平均线宽的平均值。
71.对于线弯曲，两个主要指标定义如下：(i)线对线(ltl)变化是平均线宽的标准偏差，从而捕获在图像上不同线的线宽变化的变量，以及(ii)线宽粗糙度(lwr)是来自所有测量的线的线粗糙度(每条线中线宽的变量)的平均值，从而捕获单条线内的平均线宽变量。这两个指标ltl和lwr被组合为单变量指标，总σ，其通过σ＝(σ
12
σ
22
)
1/2
确定。此外，ltl和总σ相对于线宽平均值归一化，描述为ltl％和总σ％。
72.在多种实施方案中，所述方法产生衬底，其中总方差小于约5nm、或小于约1.5nm、或以百分比计，小于约7.2％，其中通过平均线宽将总方差归一化来计算总方差百分比。
73.在本文所述的任何填充处理中，抑制处理可以优先应用于特征的顶部以促进填充
改进。这样的抑制处理可以涉及使用抑制化学物质的热或等离子体加工。例如，n2等离子体或nh3热加工可用于在填充处理中的任何时间点抑制特征顶部的成核。
74.抑制化学物质是指与表面相互作用以抑制随后金属成核的原子、化合物或其他物质。例如，氮可以抑制钨成核，并且可以热传递(例如，在氨中)或在等离子体中(例如，n2等离子体)传递。非晶层沉积
75.如上文关于图4a和4b所述的非晶层的沉积可以使用cvd或ald技术来执行。图6和7提供了时序图，其描绘了从含钨前体wf6和还原剂nh3沉积非晶w基层的示例循环。在图6中，反应物在投配中共同流动，其中在连续的投配之间进行清扫。在图7中，反应物交替投配，其中在每种反应物之间进行清扫。
76.在非晶层的沉积期间的反应物条件是使得杂质掺入膜内。这与可以沉积高纯度金属膜的成核层和主体层沉积不同。在一些实施方案中，例如在图6和7中，杂质由还原剂提供。在这些示例中，氮是从nh3中引入的。同样，硼可以从乙硼烷还原剂中掺入。
77.在其他示例中，杂质可以在含金属前体中或与含金属前体和还原剂分开供应。例如，n2可用于提供氮以在wf6/h2反应中形成非晶膜。
78.这种还原剂的示例包括含硼、含硅和含锗还原剂。含硼还原剂的示例包括硼烷，例如b
nhn 4
、b
nhn 6
、b
nhn 8
、bnhm，其中n是1至10的整数，m是与n不同的整数。在特定示例中，可以使用乙硼烷。也可以使用其他含硼化合物，例如烷基硼烷、烷基硼、氨基硼烷(ch3)2nb(ch2)2和碳硼烷如c2b
nhn 2
。含硅化合物的示例包括硅烷如sih4和si2h6。含锗化合物的示例包括锗烷，例如ge
nhn 4
、ge
nhn 6
、ge
nhn 8
和ge
nhm
，其中n是从1到10的整数，并且n是与m不同的整数。也可以使用其他含锗化合物，例如烷基锗烷、烷基锗、氨基锗烷和碳锗烷(carbogermanes)。含氮还原剂的示例为nh3和n2h4。含碳反应物的示例包括ch4和c2h2。
79.根据反应物的不同，温度可能相对较高，以允许杂质掺入。还原剂或其他杂质载体的量可能很高以导致掺入。
80.非晶薄膜沉积处理可能涉及将衬底暴露于比含金属反应物更多的含杂质反应物，以使得杂质能掺入到膜中。在一些实施方案中，ald处理涉及至少2:1的含杂质反应物脉冲比含金属反应物脉冲的数量之比。根据多种实施方案，该比率可以是至少3:1、4:1或更高。在本文所述的处理中，脉冲可以是气体的单次注射或几次短的连续注射。在一些实施方案中，该方法涉及至少2:1、3:1或更高的含杂质反应物注射比含金属反应物注射的数量之比。
81.在一些实施方案中，也可以改变反应物的相对流率以调节金属和杂质的浓度。对于300mm晶片，示例性流率的范围可以从约60sccm到约300sccm，流率随面积线性缩放。投配时间也可以变化，与更少、更长的脉冲相比，更多数量的含杂质反应物的短脉冲提供更有效的掺入。此外，在一些实施方案中，相对长的清扫时间至少跟随含杂质反应物的脉冲。
82.在一些实施方案中，可以限制杂质的量以改进电阻率。例如，这可以涉及小于2:1或甚至小于1:1的含杂质反应物脉冲比含金属反应物脉冲的数量之比。流率比可以与暴露时间类似地进行调制。总暴露时间可以使得含金属气体的暴露时间大于含杂质反应气体的暴露时间。
83.在一些实施方案中，杂质的量可以在非晶膜的整个沉积过程中变化。例如，nh3的量可以在观察到上拉机制的点处增加，然后减少。以这种方式，可以改变杂质的量。流率和/
或暴露时间可以变化。使用含金属前体和抑制化学物质的处理
84.在一些实施方案中，该方法包括至少在沿特征的侧壁的位置处抑制金属成核的处理。在一些实施方案中，抑制可涉及在抑制物质与含金属前体或特征表面之间的化学反应以形成诸如氮化钨(wn)或碳化钨(wc)之类的化合物材料的小岛。在一些实施方案中，抑制可以涉及表面效应，例如钝化表面而不形成化合物材料层的吸附。含金属前体吸附在可在随后的沉积操作中提供晶种金属成核的位点处。
85.抑制化学物质可以是含氮化合物，例如n2或nh3。可以用于抑制钨和其他金属表面的其他化学物质包括氧基和烃基化学物质。例如，可以将分子氧或甲烷引入等离子体发生器。诸如氩气、氙气或氪气之类的惰性组分可以用作载气。在一些实施方案中，除了痕量之外，在产生等离子体的气体中不存在其他非惰性组分。在一些实施方案中，抑制化学物质可以是含氮、含氢、含氧和/或含碳的，其中一种或多种额外的反应性物质存在于等离子体中。
86.图4c中的操作454可以是热或等离子体辅助处理。如果是热处理，则含金属的前体可以与抑制化学物质共同流动，或者它们可以顺序地被引入到特征中。如果是等离子体辅助处理，则可以在抑制化学物质在室中时点燃等离子体。含金属前体(例如h2)的共反应物可以流动也可以不流动。
87.图8-10提供了时序图，其描述了使用含钨前体wf6和还原剂nh3处理表面的示例性循环。在这些图中，wf6显示为含金属前体，nh3或n2显示为抑制化学物质，h2显示为共反应物。然而，应当理解，这些示例适用于其他含金属前体(例如，wcl
x
、mocl4等)、其他抑制化学物质，并且可以使用其他共反应物。
88.在图8中，含金属的前体和抑制化学物质在投配中共同流动，其中在连续投配之间进行清扫。替代地，化合物可以在一次投配中共同流动而不进行清扫，直到加工处理完成。在图9中，含金属的前体和抑制化学物质交替投配，其中在每种反应物之间进行清扫。在图8-10中显示了一种载气。这可以是例如氩气(ar)或任何其他惰性气体。在一些实施方案中，可以不使用载气和/或可以仅将载气用于某些流。处理循环可以用抑制化学物质或含金属前体开始。含金属的前体或抑制化学物质可以与化合物(例如还原剂)一起引入。在图8和9的示例中，没有使用额外的还原剂，尽管氨中的氢可以作为一种还原剂。图8和图9中的示例是热处理。图10显示了等离子体辅助处理的示例。在此，含金属前体与由n2气体产生的等离子体交替投配。可以使用远程或原位等离子体发生器。在其他实施方案中，含金属前体和抑制化学物质可以一起引入或在没有等离子体的情况下依次引入，然后施加由惰性气体(例如ar)产生的等离子体。
89.如上所述，处理是保形的，但不连续。可以调整以实现此目的的处理参数包括暴露时间、循环次数、反应物浓度和室压强。温度也可用于实现保形性和不连续性。较低的温度可以使化合物能扩散到特征的底部(而不是在顶部反应)，并且还使得能在膜和/或吸附的物质被不连续地沉积和/或吸附时停止处理。
90.对于基于等离子体的处理，调整抑制曲线可能涉及适当地控制抑制化学物质、衬底偏置功率、等离子体功率、处理压力、暴露时间和其他处理参数。对于原位等离子体处理(或存在离子物质的其他处理)，可以将偏置施加到衬底。在一些实施方案中，衬底偏置会显著影响抑制曲线，其中增加偏置功率导致活性物质更深地进入竖直取向特征内。抑制化学
flowing)。在一些实施方案中，表面加工操作可以在成核生长期间或之后通过将衬底暴露于硅烷、乙硅烷、丙硅烷、锗烷、乙硼烷、氢、六氟化钨、氮气、氩气中的任何一种及其组合进行。例如，在沉积成核层期间，可将衬底暴露于硅烷和wf6的交替脉冲，然后可以将衬底进行硅烷浸泡，接着衬底可以恢复暴露于硅烷和wf6的交替脉冲。这样的操作可以循环进行。例如，在一些实施方案中，可以重复以下循环一次或多次以沉积成核层：sih4和wf6的交替脉冲并暴露于表面处理。
96.在一些实施方案中，成核层可以通过以一个或多个循环，按任何序列和顺序，将衬底暴露于含钨前体和以下气体中的任何一种或多种的任何组合来沉积：乙硼烷、硅烷、乙硅烷、丙硅烷、氢、氮和锗烷(geh4)。例如，在一些实施方案中，可以通过将衬底暴露于乙硼烷、将衬底暴露于六氟化钨、将衬底暴露于硅烷、并将衬底暴露于氢来沉积成核层。这样的操作可以重复一个或多个循环。在另一个示例中，在一些实施方案中，可以通过将衬底暴露于硅烷、将衬底暴露于六氟化钨、并将衬底暴露于氢来沉积成核层。这样的操作可以重复一个或多个循环。在另一个示例中，在一些实施方案中，可以通过将衬底暴露于乙硼烷、将衬底暴露于氢、并将衬底暴露于六氟化钨来沉积成核层。这样的操作可以重复一个或多个循环。在另一个示例中，在一些实施方案中，可以通过将衬底暴露于氮、将衬底暴露于乙硼烷并将衬底暴露于六氟化钨来沉积成核层。这样的操作可以重复一个或多个循环。在另一个示例中，在一些实施方案中，可以通过将衬底暴露于硅烷、将衬底暴露于氮、并将衬底暴露于六氟化钨来沉积成核层。这样的操作可以重复一个或多个循环。在任何所描述的实施方案中，可以在使用任何可用的气体进行成核循环的沉积之前、期间或之后对衬底进行表面处理和/或浸泡操作。在一些实施方案中，在成核沉积处理的一次或多次暴露期间，附加气体可以与任何上述气体协同流动。在任何公开的实施方案中，容纳衬底的室可以在用于沉积成核层的一个或多个投配操作之间进行清扫。可以通过将诸如氩气之类的惰性气体流入室中来进行清扫。可以使用任何合适的惰性气体进行清扫。应当理解，在一些实施方案中，在沉积钨成核层期间，衬底可以周期性地暴露于氮。
97.在任何上述暴露期间，气体可以被脉冲化或连续流动。例如，在一些实施方案中，在顺序cvd操作的wf6投配期间，在单投配期间，wf6可以被脉冲化一次或多次。同样地，在一些实施方案中，在清扫期间，惰性气体可以在单次清扫操作期间的一次或多次期间被脉冲化。这种脉冲化操作可以在成核沉积的任何操作或主体沉积的任何操作或其任何组合中进行。在一些实施方案中，可以使用对一个或多个参数(例如压强、流率和温度)的一个或多个变化。在一些实施方案中，可以在成核沉积或主体沉积或二者的任何操作期间移动基座，使得可以调节在基座上的衬底和喷头之间的间隙。移动基座可以与更改一个或多个参数(如压强、温度或流率)组合使用。调节衬底和喷头之间的间隙可以影响根据某些公开的实施方案可以使用的压强、温度或流率。应当理解，本文所述的任何处理可适用于涉及ald的技术。主体层沉积
98.如本文所述的主体沉积可以同时暴露两种反应物，使得两种反应物在沉积过程中同时流动。例如，可以通过将衬底同时暴露于氢(h2)和六氟化钨(wf6)持续足以填充特征的时间段来沉积主体钨。氢和wf6在暴露期间反应以将钨沉积到特征中。在脉冲化cvd处理中，一种反应物连续流动，而另一种反应物被脉冲式输送，但是衬底在沉积期间暴露于两种反应物以在每个脉冲期间沉积材料。例如，当wf6被脉冲式输送时，衬底可以暴露于h2的连续流
动，并且在脉冲期间wf6和h2反应以沉积钨
99.在一些实施方案中，主体沉积可以涉及对每种反应物实施单独的暴露，使得反应物在沉积期间不会同时流入室中。相反，每种反应物流在时间上以分离的脉冲方式被依次引入到容纳衬底的室中，在循环中重复一次或多次。含金属前体
100.虽然上述描述主要描述了钨层，但是可以使用包括钼、钴和钌在内的其他金属进行特征填充来实现这些方法。
101.用于钼材料ald的mo前体的示例包括卤化钼，例如mof6和mocl6，卤氧化钼，例如二氯二氧化钼(moo2cl2)和四氯氧化钼(moocl4)，以及六羰基钼(mo(co)6)。式mo
x
oyhaly的其他mo卤氧化物，其中hal是卤素(氟(f)、氯(cl)、溴(br)或碘(i))，x、y和z是任何大于零的数，其可以形成稳定的分子。这些包括四氟氧化钼(moof4)、二溴二氧化钼(moo2br2)和碘氧化钼moo2i和mo4o
11
i。
102.在某些实施方案中，有机金属前体也可以与包括具有环戊二烯基配体的mo前体的示例一起使用。其他示例包括式mo2ln的前体，其中每个l独立地选自酰胺配体、脒配体(amidinate ligand)和胍配体(guanidinate ligand)，其中n为2-5。mo2ln前体包括多重钼-钼键(例如双键或具有2-5键序的任何多重键)。其他示例包括含卤化物的杂配钼化合物(即，具有不同类型配体的化合物)。此类前体的具体示例是包括钼、至少一种与钼形成键的卤化物和至少一种具有n、o和s元素中的任何一种的有机配体的化合物，其中这些元素中的任何一种的原子与钼形成键。提供氮或氧键合的合适有机配体的示例包括脒酸盐、酰胺酸盐、亚氨基吡咯烷酸盐、二氮杂二烯、β-亚氨基酰胺、α-亚氨基醇盐、β-氨基醇盐、β-二酮亚胺盐、β-酮亚胺盐、β-二酮酸盐、胺和吡唑啉盐(pyrazolates)。提供硫键合的合适有机配体的示例包括硫醚、硫醇盐、二硫纶(dithiolenes)、二硫纶盐(dithiolates)和α-亚氨基硫醇烯(thiolenes)。这些配体可以是经取代的或未经取代的。在一些实施方案中，这些配体包括一个或多个独立地选自h、烷基、氟烷基、烷基甲硅烷基、烷基氨基和烷氧基取代基的取代基。有机配体可以是中性的或阴离子的(例如，单阴离子或双阴离子)，并且钼可以处于多种氧化态，例如 1、 2、 3、 4、 5和 6。
103.为了沉积钌(ru)，可以使用ru前体。可用于氧化反应的钌前体的示例包括(乙基苄基)(1-乙基-1,4-环己二烯基)ru(0)、(1-异丙基-4-甲基苄基)(1,3-环己二烯基)ru(0))、2,3-二甲基-1,3-丁二烯基)ru(0)三羰基、(1,3-环己二烯基)ru(0)三羰基和(环戊二烯基)(乙基)ru(ii)二羰基。与非氧化反应物反应的钌前体的示例是双(5-甲基-2,4-己二酮)ru(ii)二羰基和双(乙基环戊二烯基)ru(ii)。
104.为了沉积钴(co)，可以使用含钴前体，包括二羰基环戊二烯基钴(i)、羰基钴、各种脒基钴前体、二氮杂二烯基钴络合物、脒酸钴/胍酸钴前体及其组合。
105.虽然wf6用作含钨前体的示例，但是应当理解，其它含钨前体可能适合于实施所公开的实施方案。例如，可以使用含金属有机钨的前体。还可以使用有机金属前体和不含氟的前体，例如mdnow(甲基环戊二烯基-二羰基亚硝酰基-钨)和ednow(乙基环戊二烯基-二羰基亚硝酰基-钨)。可以使用含氯的钨前体(wcl
x
)，如五氯化钨(wcl5)和六氯化钨(wcl6)。
106.含金属的前体可以与如上所述的还原剂反应。在一些实施方案中，h2用作主体层沉积的还原剂以沉积高纯度膜。
107.在一些实施方案中，使用cvd填充特征沉积主体层在降低的温度下执行。根据多种实施方案，降低的温度(衬底温度)在以下范围之一内：介于约250-350℃之间、介于约250℃-340℃之间、介于约250℃-330℃之间、介于约250℃-325℃之间、介于约250℃-320℃之间、介于约250℃-315℃之间、介于约250℃-310℃之间、介于约250℃-305℃之间或介于约250℃-300℃之间。同样根据多种实施方案，衬底温度为：介于约260-310℃之间、介于约270℃-310℃之间、介于约280℃-310℃或约290℃-310℃之间。在某些实施方案中，处理和/或衬底温度为约300℃。低温cvd可用于在窄、高深宽比特征中实现高质量填充。装置
108.任何合适的室均可用于实施所公开的实施方案。示例性沉积装置包括多种系统，例如和max，其可从加州弗里蒙特的lam research corp.获得，或多种其他市售的处理系统中的任何一种。在一些实施方案中，顺序化学气相沉积(cvd)可以在第一站处执行，该第一站是位于单个沉积室内的两个、五个或甚至更多个沉积站中的一个。因此，例如，乙硼烷(b2h6)和六氟化钨(wf6)可以使用在半导体衬底的表面产生局部气氛的单独的气体供给系统交替引入到在第一站处的该衬底表面以沉积成核层。另一个站可用于非晶层的沉积。另一个站可用于在低压下沉积主体金属层。在一些实施方案中，温度是单独控制的。例如，非晶层站的温度可能更高，以增加杂质的掺入。
109.在执行抑制处理的实施方案中，一个站可用于处理成核层。另一个站可用于沉积主体金属层。在一些实施方案中，温度是单独控制的。例如，处理站的温度可能较低，以使得能应用不连续和保形处理。
110.两个或更多站可用于在并行处理中沉积钨。替代地，可以对晶片进行转位操作以在两个或更多站上顺序地执行沉积操作。
111.图11是根据实施方案的适合于进行钨薄膜沉积处理的处理系统的框图。系统1000包括传送模块1003。传送模块1103提供清洁、加压的环境以最小化被处理的衬底在各种反应器模块之间移动时其被污染的风险。根据实施方案，能够执行ald和cvd的多站式反应器1109安装在传送模块1103上。反应器1109可以包括多个站1111、1113、1115和1117，其可以根据公开的实施方案顺序地执行操作。例如，反应器1109可以配置成使得站1111通过ald执行成核层沉积，站1113执行非晶层沉积，而站1115和1117通过cvd或ald执行主体层沉积。
112.在另一示例中，反应器1109可以被配置为使得站1111通过ald执行成核层沉积，站1113执行成核层的处理，站1115和1117执行ald或cvd的主体金属层沉积。
113.站可能包括加热的基座或基板支撑件、一个或多个气体入口或喷头或分散板。图12中描绘了沉积站1200的示例，其包括衬底支撑件1202和喷头1203。可以在基座部分1201中提供加热器。
114.还可以在传送模块1103上安装能够执行等离子体或化学(非等离子体)预清洁的一个或多个单站或多站模块1107。该模块还可以用于各种处理，例如，为沉积处理准备衬底。在一些实施方案中，模块1107可用于例如等离子体抑制处理。
115.系统1100还包括一个或多个晶片源模块1201，在处理之前和之后晶片被存储在晶片源模块1201。大气转移室1119中的大气机械手(未示出)可以首先将晶片从源模块1101移动到装载锁1121。传送模块1103中的晶片传送设备(通常为机械臂单元)将晶片从装载锁1121移动到安装在传送模块1103上的模块上以及将晶片在这些模块之间移动。
116.在多种实施方案中，采用系统控制器1129控制沉积过程中的处理条件。所述控制器1129将通常包括一个或更多个存储器器件和一个或更多个处理器。所述处理器可包括cpu或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
117.所述控制器1129可控制所有沉积装置的活动。所述系统控制器1129运行系统控制软件，所述系统控制软件包括用于控制定时、气体混合、室压力、室温度、晶片温度、射频(rf)功率电平、晶片卡盘或基座位置和特定处理的其他参数的指令集。在一些实施方案中，可以使用存储在与控制器1129相关的存储器器件上的其他计算机程序。
118.通常，将有与控制器1129相关联的用户界面。用户界面可包括显示屏，所述装置和/或处理条件的图形软件显示器和用户输入装置，例如定点装置、键盘、触摸屏、麦克风等。
119.系统控制逻辑可以任何合适的方式进行配置。一般情况下，所述逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件提供。所述指令可通过“编程”提供。这样的编程被理解为包括任何形式的逻辑，该逻辑包括数字信号处理器、专用集成电路以及具有作为硬件实施的具体算法的其他装置中的硬编码逻辑。编程也被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的计算机可读编程语言编码。
120.用于控制处理序列中的含锗还原剂脉冲、氢气流、和含钨前体脉冲以及其他处理的计算机程序代码可以任何常规的计算机可读编程语言：例如，汇编语言、c、c 、pascal、fortran或其它写入。由处理器执行编译后的目标代码或脚本以执行程序中识别的任务。还如所指示的，程序代码可以是硬编码的。
121.控制器参数涉及处理条件，诸如例如处理气体组成和流率、温度、压力、冷却气体压强、衬底温度和室壁温度。这些参数以配方的形式提供给用户，并且可利用用户界面输入。
122.用于监控处理的信号可以通过系统控制器1129的模拟和/或数字输入连接来提供。用于控制处理的信号通过沉积装置1120的模拟和数字输出连接件输出。
123.所述系统软件可以许多不同的方式进行设计或配置。例如，可以写入多个室组件子程序或控制目标以控制根据公开的实施方案执行沉积处理所需要的室组件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压力控制代码、和加热器控制代码。
124.在一些实施方案中，控制器1129是系统的一部分，该系统可以是上述实施例的一部分。这样的系统包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可以与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器1229可以被编程，以控制本文所公开的处理中的任何一些，包括控制处理气体的输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(rf)发生器设置、rf匹配电路设置、频率设置、流率设置、等离子体脉冲频率设置、流体输送设置、位置和操作设置、晶片的进出工具和其他转移工具和/或连接到特定系统的或与该系统接口的装载锁的传送。
125.从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(dsp)、定义为专用集成电路(asic)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片进行特定处理的操作参数。在一些实施方案中，所述操作参数可以是由工艺工程师定义的用以完成在晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
126.在一些实施方案中，控制器1129可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器1129可以在“云端”或者是晶片厂(fab)主计算机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实例将是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的处理。
127.示例性系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(pvd)室或模块、cvd室或模块、ald室或模块、原子层蚀刻(ale)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联的或使用的任何其他的半导体处理系统。
128.如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
129.控制器1129可以包括不同的程序。衬底定位程序可包括用于控制室组件的程序代码，所述室组件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件例如气体入口和/或靶之间的间隔。处理气体控制程序可包括用于控制气体组成、流率、脉冲时间以及任选地用于在沉积之前使气体流入室以稳定室中的压力的代码。压力控制程序可包括用于通过调节例如室中的排气系统中的节流阀而控制室中的压力的代码。加热器控制程序可包括用于控制用于加热衬底的加热单元的电流的代码。或者，所述加热器控制程序可控制传热
气体例如氦气向晶片卡盘的输送。
130.可在沉积过程中被监控的室传感器的示例包括质量流量控制器、压力传感器例如压力计和位于基座或卡盘中的热电偶。经适当编程的反馈和控制算法可与来自这些传感器的数据一起用于维持所需的处理条件。
131.上述内容描述了在单室或多室半导体加工工具中实施的本发明所公开的实施方案。本文描述的设备和处理可以与光刻图案化工具或处理结合使用，例如，用于制备或制造半导体器件、显示器、led、光伏电池板等。通常，虽然不是必要地，这些工具/过程将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或x射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。结论
132.虽然为了清楚理解的目的，已经在一定程度上详细描述了上述实施方案，但显而易见的是，某些变化和修改可在所附示例权利要求的范围内实施。应当注意，有实现本发明的实施方案的处理、系统、和设备的许多替代方式。因此，本发明的实施方案应被认为是说明性的而不是限制性的，并且这些实施方案并不受限于这里给出的细节。