放大器电路、电子设备的制作方法

1.本技术涉及放大器技术领域，特别是涉及一种放大器电路、电子设备。


背景技术：

2.在模拟电路芯片中，放大器有单管放大器，如共源(common source)放大器，共栅(common gate)放大器；多管放大器的种类有推挽放大器、差分放大器等，其中推挽结构放大器因为其结构简单，增益大，成为热门的研究方向。
3.目前的方案中，没有实现单管放大器和推挽放大器的最优性能，增益和速度不够。


技术实现要素：

4.为了解决上述问题，本技术提供放大器电路、电子设备，能够提升放大器电路对输入信号处理的增益和放大速度。
5.本技术采用的一种技术方案是提供一种放大器电路，该放大器电路包括：推挽电路，包括：第一晶体管，第一晶体管的第一端输入电源信号，第一晶体管的第二端用于输出；第二晶体管，第二晶体管的第一端连接第一晶体管的第二端，第二晶体管的第二端接地；电平移位电路，电平移位电路的第一端连接第一晶体管的控制端，电平移位电路的第二端连接第二晶体管的控制端；放大电路，连接第二晶体管的控制端，用于在输入信号的作用下产生放大信号，并将放大信号输入至第二晶体管的控制端。
6.其中，电平移位电路包括：第三晶体管，第三晶体管的第一端连接第一晶体管的控制端，第三晶体管的第二端连接第二晶体管的控制端；第四晶体管，第四晶体管的第一端连接第一晶体管的控制端，第四晶体管的第二端连接第二晶体管的控制端。
7.其中，放大器电路还包括恒流源，恒流源的第一端输入电源信号，恒流源的第二端连接第一晶体管的控制端。
8.其中，放大电路包括第六晶体管和第七晶体管；其中，第六晶体管的第一端连接第七晶体管的第二端，第六晶体管的第二端接地，第六晶体管的控制端用于输入信号；第七晶体管的第一端连接第二晶体管的控制端。
9.其中，放大器电路还包括偏置电路；偏置电路的第一端输入电源信号，偏置电路的第二端连接第五晶体管的控制端，偏置电路的第三端连接第七晶体管的控制端，偏置电路的第四端接地。
10.其中，偏置电路包括第八晶体管、第九晶体管、第十晶体管和电阻；其中，第八晶体管的第一端输入电源信号，第八晶体管的第二端连接第八晶体管的控制端和第九晶体管的控制端；第九晶体管的第一端输入电源信号，第九晶体管的第二连接第七晶体管的控制端；电阻的第一端连接第八晶体管，电阻的第二端接地；第十晶体管的第一端连接第九晶体管的第二端；第十晶体管的第二端接地，第十晶体管的控制端连接偏置电路的第三端。
11.其中，放大电路包括第十一晶体管和第十二晶体管；其中，第十二晶体管的第一端输入电源信号，第十二晶体管的第二端连接第十一晶体管的第一端，第十二晶体管的控制
端用于输入信号，第十一晶体管的第二端连接第一晶体管的控制端。
12.其中，放大器电路还包括第一输入电压电路；第一输入电压电路包括：第十三晶体管，第十三晶体管的第一端输入电源信号，第十三晶体管的第二端连接第十三晶体管的控制端；第十四晶体管，第十四晶体管的第一端连接第十三晶体管的第二端，第十四晶体管的第二端连接第十四晶体管的控制端和电平移位电路的第一控制端，用于向电平移位电路提供第一基准电压；第十五晶体管，第十五晶体管的第一端连接第十四晶体管的第二端，第十五晶体管的第二端接地，第十五晶体管的控制端用于接收控制信号。
13.其中，放大器电路还包括第二输入电压电路；第二输入电压电路包括：第十六晶体管，第十六晶体管的第一端输入电源信号，第十六晶体管的第二端连接电平移位电路的第二控制端，用于向电平移位电路提供第二基准电压；第十七晶体管，第十七晶体管的第一端和控制端连接第十六晶体管的第二端；第十八晶体管，第十八晶体管的第一端连接第十七晶体管的第二端，第十八晶体管的第二端接地，第十八晶体管的控制端连接第十七晶体管的第二端。
14.本技术采用的另一种技术方案是提供一种电子设备，该电子设备包括：放大器电路，放大器电路如上述方案提供的放大器电路；控制器，连接放大器电路，用于向放大器电路输入信号，以使放大器电路对输入信号进行放大。
15.本技术的有益效果是：区别于现有技术的情况，本技术的一种放大器电路，该放大器电路包括：推挽电路，包括：第一晶体管，第一晶体管的第一端输入电源信号，第一晶体管的第二端用于输出；第二晶体管，第二晶体管的第一端连接第一晶体管的第二端，第二晶体管的第二端接地；电平移位电路，电平移位电路的第一端连接第一晶体管的控制端，电平移位电路的第二端连接第二晶体管的控制端；放大电路，连接第二晶体管的控制端，用于在输入信号的作用下产生放大信号，并将放大信号输入至第二晶体管的控制端。通过上述方式，利用推挽电路和放大电路结合，将输入信号在放大电路进行一次放大之后，再通过推挽电路进行二次放大，能够提升放大器电路对输入信号处理的增益和放大速度。
附图说明
16.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
17.图1是本技术提供的放大器电路一实施例的结构示意图；
18.图2是本技术提供的图1中的推挽电路一实施例的结构示意图；
19.图3是本技术提供的图1中的放大电路一实施例的结构示意图；
20.图4是本技术提供的图2和图3结合形成的放大器电路的结构示意图；
21.图5是本技术提供的放大器电路另一实施例的结构示意图；
22.图6是本技术提供的放大器电路另一实施例的结构示意图；
23.图7是本技术提供的放大器电路另一实施例的结构示意图；
24.图8是本技术提供的放大器电路另一实施例的结构示意图；
25.图9是本技术提供的电子设备一实施例的结构示意图。
具体实施方式
26.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
27.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
28.放大器电路能增加信号的输出功率。它透过电源取得能量来源，以控制输出信号的波形与输入信号一致，但具有较大的振幅。依此来讲，放大器电路亦可视为可调节的输出电源，用来获得比输入信号更强的输出信号。放大器电路是由晶体三极管(或场效应管)、电容器，电阻及电源等组成的。放大电路通过电能转换把微弱的电信号增强到所要求的电压、电流或功率值，即利用晶体三极管(或场效应管)的放大和控制作用把电源的能量转换为与输入量成比例变化的输出量。
29.参阅图1，图1是本技术提供的放大器电路一实施例的结构示意图。放大器电路10包括推挽电路11和放大电路12。
30.其中，推挽电路11包括第一晶体管m1、第二晶体管m2和电平移位电路111。第一晶体管m1的第一端a1输入电源信号，第一晶体管m1的第二端b1用于输出。第二晶体管m2的第一端a2连接第一晶体管m1的第二端b1，第二晶体管m2的第二端b2接地。电平移位电路111的第一端a3连接第一晶体管m1的控制端c1，电平移位电路111的第二端b3连接第二晶体管m2的控制端c2。
31.其中，电平移位电路111包括第三晶体管和第四晶体管。第三晶体管的第一端连接第一晶体管的控制端，第三晶体管的第二端连接第二晶体管的控制端；第四晶体管的第一端连接第一晶体管的控制端，第四晶体管的第二端连接所述第二晶体管的控制端。通过第三晶体管和第四晶体管的构成的电平移位电路111，在第三晶体管为p型mos管，第四晶体管为n型mos管时，能够在大信号方面实现电平移位，使得nmos和pmos的栅压值分离，实现分别控制；还能够在小信号方面实现输入输出电平跟随，交流短路，使得小信号在输出级的放大。
32.参阅图2，图2是本技术提供的推挽电路一实施例的结构示意图。
33.推挽电路11包括第一晶体管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4。在一些实施例中，上述晶体管均为mos管，则第一晶体管m1的源极连接电源、第一晶体管m1的漏极连接第二晶体管m2的漏极，第一晶体管m1的栅极连接第三晶体管m3的源极和第四晶体管m4的漏极。第二晶体管m2的源极接地、第二晶体管m2的漏极连接第一晶体管m1的漏极，第一晶体管m1的栅极连接第三晶体管m3的漏极和第四晶体管m4的源极。第一晶体管m1的漏极和第二晶体管m2的漏极连接输出端out，用于输出放大后的信号，输出端out可以连接负载。第三晶体管m3的栅极和第四晶体管m4的栅极输入控制电压。第三晶体管m3的漏极与第四晶体管m4的源极连接，第三晶体管m3的源极和第四晶体管m4的漏极连接。第三晶体管m3和第
四晶体管m4依靠上述连接关系形成图1中的电平移位电路111。第三晶体管m3的源极相当于第三晶体管的第一端，第三晶体管m3的漏极相当于第三晶体管的第二端。第四晶体管m4的源极相当于第四晶体管的第二端，第四晶体管m4的漏极相当于第四晶体管的第一端。
34.放大电路12连接第二晶体管m2的控制端，用于在输入信号的作用下产生放大信号，并将放大信号输入至第二晶体管m2的控制端。
35.参阅图3，图3是本技术提供的放大电路一实施例的结构示意图。
36.放大电路12包括第六晶体管m6和第七晶体管m7。其中，第六晶体管m6的第一端连接第七晶体管m7的第二端，第六晶体管m6的第二端接地，第六晶体管m6的控制端用于输入信号；第七晶体管m7的第一端连接第二晶体管m2的控制端。输入小信号能够在放大电路12的第六晶体管m6放大一次，然后在第七晶体管m7再放大一次，实现两次放大。
37.在一些实施例中，上述晶体管均为mos管，则第六晶体管m6的栅极用于接收输入信号，输入信号在栅极的电压v
gs
大于参考电压时，第六晶体管m6产生电流i1。第七晶体管m7的栅极用于接收控制信号，在栅极的电压v
gs
大于参考电压时，因第六晶体管m6已导通，则第七晶体管m7导通，产生电流i2。
38.因第六晶体管m6的源极接地，因此参考电压很小，所以小信号的输入信号会大于参考电压，第六晶体管m6导通。因第六晶体管m6已导通，则第七晶体管m7的参考电压也很小，所以第七晶体管m7的栅极输入控制信号会使第七晶体管m7导通。
39.将图2和图3结合，可得到如图4所示放大器电路结构示意图，其中，第七晶体管m7的漏极连接第二晶体管m2的栅极。因第三晶体管m3的漏极、第四晶体管m4的源极均连接第二晶体管m2的栅极，则第三晶体管m3的漏极、第四晶体管m4的源极和第七晶体管m7的漏极会存在一公共点a。因第三晶体管m3的源极、第四晶体管m4的漏极均连接第一晶体管m1的栅极，则会存在一公共点b。
40.在一应用场景中，公共点b还连接有对应的供电回路，当第三晶体管m3的栅极接入电压为vcc-2v
gs
，第四晶体管m4的栅极输入电压为2v
gs
，第七晶体管m7的栅极通入电压，且第六晶体管m6的栅极通入输入信号in时，若输入信号in的电压大于第六晶体管m6的参考电压，则第六晶体管m6导通，则从公共点b到公共点a到第七晶体管m7到第六晶体管m6形成回路。此时，输入信号从in输入，小信号通过第六晶体管m6放大一次，从第六晶体管m6的漏极输出，因第六晶体管m6的漏极与第七晶体管m7的源极，然后通过第七晶体管m7放大一次，从第七晶体管m7的漏极输出给到g公共点a，进而给到第二晶体管m2的栅极，在第二晶体管m2再次放大。此时，因a点电压发生变化，则b点相应地同方向变化，并将变化后的电压给到第一晶体管m1的栅极。其中，从输入信号in到a点为共源共栅结构(cascode)，具有很高的增益。
41.具体地，在输入信号电压从0逐渐增大的情况下，当第六晶体管m6导通后，a点的电位快速被下拉至低电平，则第二晶体管m2截止，与此同时，b点的电位和a点电位同方向减小，被下拉至低电平，第一晶体管m1快速导通，则第一晶体管m1的漏极迅速输出高电平；在输入信号电压从高电平逐渐减小的情况下，当第六晶体管m6截止时，a点的电位快速被上拉至高电平，第二晶体管m2导通，则第二晶体管m2的漏极迅速输出低电平，与此同时，b点的电位和a点电位同方向增加，被上拉至高电平，则第一晶体管m1截止。
42.在其他实施例中，放大器电路中的晶体管可以是双极性晶体管(bjt)或场效应晶
体管(fet，单极性)。晶体管有三个极(端子)；双极性晶体管的三个极(端子)，分别是由n型、p型半导体组成的发射极(emitter)、基极(base)和集电极(collector)；场效应晶体管的三个极(端子)，分别是源极(source)、栅极(gate)和漏极(drain)。具体类型根据放电器电路的实际需求进行相应替换。
43.区别于现有技术的情况，本技术的一种放大器电路，该放大器电路包括：推挽电路，包括：第一晶体管，第一晶体管的第一端输入电源信号，第一晶体管的第二端用于输出；第二晶体管，第二晶体管的第一端连接第一晶体管的第二端，第二晶体管的第二端接地；电平移位电路，电平移位电路的第一端连接第一晶体管的控制端，电平移位电路的第二端连接第二晶体管的控制端；放大电路，连接第二晶体管的控制端，用于在输入信号的作用下产生放大信号，并将放大信号输入至第二晶体管的控制端。通过上述方式，利用推挽电路和放大电路结合，将输入信号在放大电路进行一次放大之后，再通过推挽电路进行二次放大，能够提升放大器电路对输入信号处理的增益和放大速度。
44.参阅图5，图5是本技术提供的放大器电路另一实施例的结构示意图。放大器电路10包括第一晶体管m1、第二晶体管m2、电平移位电路111、放大电路12、偏置电路13、第一输入电压电路14、第二输入电压电路15和第五晶体管m5。
45.其中，电平移位电路111包括第三晶体管m3和第四晶体管m4。放大电路12包括第六晶体管m6和第七晶体管m7。晶体管之间的连接关系上述实施例已经描述，这里不再赘述。
46.在其他实施例中，第五晶体管m5可以替换为任一一种恒流源，其中，恒流源的第一端输入电源信号，恒流源的第二端连接第一晶体管的控制端，能够在第一输入电压电路14、第二输入电压电路15提供的恒定电压下，提供恒定电流，使电平移位电路111中第三晶体管m3和第四晶体管m4均工作在饱和恒流源区，实现电平移位。
47.其中，偏置电路13的第一端输入电源信号，偏置电路13的第二端连接第五晶体管m5的控制端，偏置电路13的第三端连接第七晶体管m7的控制端，偏置电路13的第四端接地。偏置电路13可在输入电压的作用下，向第五晶体管m5的控制端和第七晶体管m7的控制端提供稳定的控制端电压。具体地，偏置电路13包括第八晶体管m8、第九晶体管m9、第十晶体管m10和电阻r1；第八晶体管m8的第一端输入电源信号，第八晶体管m8的第二端连接第八晶体管m8的控制端和第九晶体管m9的控制端；第九晶体管m9的第一端输入电源信号，第九晶体管m9的第二连接第七晶体管m7的控制端；电阻r1的第一端连接第八晶体管m8，电阻r1的第二端接地；第十晶体管m10的第一端连接第九晶体管m9的第二端；第十晶体管m10的第二端接地，第十晶体管m10的控制端连接偏置电路13的第三端。偏置电路13通过上述晶体管的连接，为第七晶体管m7提供控制端输入电压，使第七晶体管m7处于导通状态，进而对从第六晶体管m6输入的输入信号进行放大，还为后续的第一输入电压电路14和第二输入电压电路15提供电压，以使第一输入电压电路14和第二输入电压电路15正常工作。
48.第一输入电压电路14包括第十三晶体管m13、第十四晶体管m14和第十五晶体管m15。第十三晶体管m13的第一端输入电源信号，第十三晶体管m13的第二端连接第十三晶体管m13的控制端；第十四晶体管m14的第一端连接第十三晶体管m13的第二端，第十四晶体管m14的第二端连接第十四晶体管m14的控制端和电平移位电路111的第一控制端，用于向电平移位电路111提供第一基准电压。具体地，第十四晶体管m14的第二端连接电平移位电路111中的第三晶体管m3的控制端，用于向第三晶体管m3的控制端提供第一基准电压；第十五
晶体管m15的第一端连接第十四晶体管m14的第二端，第十五晶体管m15的第二端接地，第十五晶体管m15的控制端连接第九晶体管的第二端。第一输入电压电路14通过上述方式的连接，能够在工作时提供给第三晶体管m3的控制端提供稳定的控制端输入电压。如第十三晶体管m13、第十四晶体管m14和第十五晶体管m15均为mos管，且第十三晶体管m13和第十四晶体管m14的栅极与源极间的电压为v
gs
，电源为vcc,则第三晶体管m3控制端的输入电压为vcc-2v
gs
，此输入电压为第一基准电压。
49.第二输入电压电路15包括第十六晶体管m16、第十七晶体管m17和第十八晶体管m18。其中，第十六晶体管m16的第一端输入电源信号，第十六晶体管m16的第二端连接电平移位电路111的第二控制端，用于向电平移位电路111提供第二基准电压。具体地，第十六晶体管m16的第二端连接电平移位电路111中的第四晶体管m4的控制端，用于向第四晶体管m4的控制端提供第二基准电压；第十七晶体管m17的第一端和控制端连接第十六晶体管m16的第二端；第十八晶体管m18的第一端连接第十七晶体管m17的第二端，第十八晶体管m18的第二端接地，第十八晶体管m18的控制端连接第十七晶体管m17的第二端。第二输入电压电路15通过上述方式的连接，能够在工作时提供给第四晶体管m4的控制端提供稳定的控制端输入电压。如第十六晶体管m16、第十七晶体管m17和第十八晶体管m18为mos管，且第十七晶体管m17和第十八晶体管m18的栅极与源极间的电压为v
gs
，电源为vcc,则第四晶体管控制端的输入电压为2v
gs
，此输入电压为第二基准电压。
50.第五晶体管m5为mos管。其中，第五晶体管m5为尾电流负载管，用于在第五晶体管m5的栅极输入电压的控制下实现恒定的电流，进而控制与第五晶体管m5的漏极相连的电平移位电路111以及与电平移位电路111相连的放大电路12之间的回路。当a点的电位升高时，流过第四晶体管m4的电流减小，则流过第三晶体管m3的电流增加，因此b点的电位升高。当a点的电位下降时，流过第四晶体管m4的电流增加，流过第三晶体管m3的电流减小，则b点的电位下降。因此，实现了a点和b点的交流小信号短路。
51.因电平移位电路111、放大电路12、第五晶体管m5、第一输入电压电路14和第二输入电压电路15中存在mos管，则偏置电路13用于向电平移位电路111、放大电路12、第五晶体管m5、第一输入电压电路14和第二输入电压电路15中的相应的mos管的栅极输入电压。
52.基于图5描述整个放大器电路的工作逻辑：
53.先看偏置电路13，偏置电路13中第八晶体管m8的源极连接电源vcc，漏极连接电阻r1的第一端以及栅极。第九晶体管m9的源极连接电源vcc，漏极连接第十晶体管m10的漏极，栅极连接第八晶体管m8的栅极。电阻r的第二端和第十晶体管m10的源极接地。其中，第八晶体管m8和第九晶体管m9为p型mos管，第十晶体管m10为n型mos管。电源vcc通过第八晶体管m8后被电阻r1下拉至低电平，第八晶体管m8导通，m8上产生的源极-栅极电压差输出至第九晶体管m9的源级-栅极，使得m9导通产生电流，电流通过第十晶体管m10，继而生成栅极-源级电压差。
54.接着看第一输入电压电路14，第一输入电压电路14中第十三晶体管m13的源极连接电源vcc，漏极与栅极连接，且漏极与第十四晶体管m14的源极连接。第十四晶体管m14的漏极与栅极连接，且与第十五晶体管m15的漏极连接，第十四晶体管m14的栅极与第三晶体管m3的栅极连接。第十五晶体管m15的源极接地，第十五晶体管m15的栅极与第十晶体管m10的栅极连接，且和第九晶体管m9的漏极连接。此时，第十晶体管m10的栅极-源极电压差输出
至第十五晶体管m15，则第十五晶体管m15导通。此时第一输入电压电路14形成回路。则第三晶体管m3栅极上的输入电压为电源vcc去掉第十三晶体管m13和第十四晶体管m14的电压。其中，第十三晶体管m13和第十四晶体管m14为p型mos管，第十五晶体管m15为n型mos管。
55.接着看第二输入电压电路15，在第二输入电压电路15中，第十六晶体管m16为p型mos管，第十七晶体管m17和第十八晶体管m18为n型mos管。第二输入电压电路15中的第十六晶体管m16的源极连接电源vcc，第十六晶体管m16的漏极连接第十七晶体管m17的漏极且连接第十七晶体管m17的栅极，第十六晶体管m16的栅极与第八晶体管m8的栅极连接。第十七晶体管m17的源极与第十八晶体管m18的漏极连接，且与第十八晶体管m18的栅极连接。第十八晶体管m18的源极接地。整个第二输入电压电路15形成回路，则输入第四晶体管m4栅极的电压为第十七晶体管m17和第十八晶体管m18的栅极电压之和。
56.接着看第五晶体管m5，第五晶体管m5为p型mos管。第五晶体管m5的源极连接电源vcc，第五晶体管m5的漏极连接第一晶体管m1的栅极以及连接第三晶体管m3的源极和第四晶体管m4的漏极，第五晶体管m5的栅极连接第八晶体管m8的栅极。
57.在一些实施例中，上述的所有晶体管为mos管，则mos管的栅极和源极间电压均为v
gs
，则对应的第三晶体管m3的栅极输入电压为vcc-2v
gs
，第四晶体管m4的栅极输入电压为2v
gs
。对应的图5中，大信号分析，对于a点，va＝2v
gs-v
gs,m4
,对于b点，vb＝vcc-2v
gs
v
gs,m3
，因所有mos管的栅极和源极间电压均为v
gs
，则va＝v
gs
,vb＝vcc-v
gs
。所以第三晶体管m3和第四晶体管m4均工作在饱和恒流源区。
58.小信号分析：当va叠加电压小信号δ》0，则第四晶体管m4的v
gs
减小，则流过第四晶体管m4的电流减小，则流过第三晶体管m3的电流增加，vb的电压增加δ。所以a点和b点交流短路。
59.输入信号in的变化为通过第六晶体管m6放大一次，再通过第七晶体管m7放大一次，然后同步通过a点和b点，在第一晶体管m1和第二晶体管m2上再次放大。
60.通过上述方式，使输入信号in在放大电路放大，然后输出至a点，在推挽电路再次放大，能够提升放大器电路对输入信号处理的增益和放大速度。
61.参阅图6，放大器电路包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第十五晶体管m15、第十六晶体管m16、第十七晶体管m17、第十八晶体管m18和电阻r1。
62.其中，第一晶体管m1、第三晶体管m3、第八晶体管m8、第九晶体管m9、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14和第十六晶体管m16为p型mos管，第二晶体管m2、第四晶体管m4、第七晶体管m7、第十晶体管m10、第十五晶体管m15、第十七晶体管m17和第十八晶体管m18为n型mos管。
63.第一晶体管m1的源极连接电源vcc，漏极连接第二晶体管m2的漏极以及输出端out，栅极连接第十一晶体管m11的漏极、第三晶体管m3的源极以及第四晶体管m4的漏极。第二晶体管m2的漏极连接输出端，源极接地，栅极连接第七晶体管m7的漏极、第三晶体管m3的漏极以及第四晶体管m4的源极。第三晶体管m3的栅极连接第十四晶体管m14的栅极。第四晶体管m4的栅极连接第十七晶体管m17的栅极。第七晶体管m7的栅极连接第九晶体管m9的漏极，源极接地。第八晶体管m8的源极连接电源vcc，漏极连接电阻r1的第一端以及栅极，栅极
连接第九晶体管m9的栅极。其中，电阻r1的另一端接地。
64.第九晶体管m9的源极连接电源vcc，漏极连接第十晶体管m10的漏极。第十晶体管m10的栅极连接第九晶体管m9的漏极以及第十五晶体管m15的栅极。第十三晶体管m13的栅极连接电源vcc，漏极连接栅极以及第十四晶体管m14的源极。第十四晶体管m14的漏极连接栅极以及第十五晶体管m15的漏极。第十五晶体管m15的源极接地。第十六晶体管m16的源极连接电源vcc，漏极连接第十七晶体管m17的漏极，栅极连接第八晶体管m8的栅极。第十七晶体管m17的漏极连接栅极，源极连接第十八晶体管m18的漏极，栅极连接第四晶体管m4的栅极。第十八晶体管m18的源极接地，漏极连接栅极。第十一晶体管m11的源极连接第十二晶体管m12的漏极，漏极连接第三晶体管m3的源极、第四晶体管m4的漏极以及第一晶体管m1的栅极，栅极连接第八晶体管m8的栅极。第十二晶体管m12的源极连接电源vcc，栅极用于接收输入信号in。
65.此时，第八晶体管m8、第九晶体管m9、第十晶体管m10和电阻r1构成如上述实施例中的偏置电路13，第十三晶体管m13、第十四晶体管m14和第十五晶体管m15构成如上述实施例中的第一输入电压电路14，第十六晶体管m16、第十七晶体管m17和第十八晶体管m18构成如上述实施例中的第二输入电压电路15。第十一晶体管m11和第十二晶体管m12构成如上述实施例中的放大电路12，第一晶体管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4构成如上述实施例中的推挽电路11。其中，第三晶体管m3和第四晶体管m4构成如上述实施例中的推挽电路中的电平移位电路111。
66.简述图6的工作流程：
67.图6中的所有mos管的栅极和源极间电压均为v
gs
，则对应的第三晶体管m3的栅极输入电压为vcc-2v
gs
，第四晶体管m4的栅极输入电压为2v
gs
，则对应的图6中，大信号分析，对于a点，va＝2v
gs-v
gs,m4
,对于b点，vb＝vcc-2v
gs
v
gs,m3
，因所有mos管的栅极和源极间电压均为v
gs
，则va＝v
gs
,vb＝vcc-v
gs
。所以第三晶体管m3和第四晶体管m4均工作在饱和恒流源区。
68.小信号分析：当vb叠加电压小信号δ》0，则第三晶体管m3的v
gs
增加，则流过第三晶体管m3的电流增加，则流过第四晶体管m4的电流减小，va的电压增加δ。所以a点和b点交流短路。
69.输入信号in的变化为通过第十二晶体管m12放大一次，再通过第十一晶体管m11放大一次，然后同步通过a点和b点，在第一晶体管m1和第二晶体管m2上再次放大。
70.通过上述方式，使输入信号in在第十一晶体管m11和第十二晶体管m12放大输出至b点，在推挽电路再次放大，能够提升放大器电路对输入信号处理的增益和放大速度。
71.在其他实施例中，上述的晶体管可以是采用cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)工艺或者bjt(bipolar junction transistor，双极结型晶体管)工艺或者采用体硅bcd工艺或者soi(silicon-on-insulator)-bcd工艺制作的晶体管。其中，bcd工艺是指能够在同一芯片上制作双极管bipolar，cmos和dmos器件的技术。
72.在一些实施例中，参阅图7，以晶体管为三极管为例，进行说明：
73.放大器电路包括三极管q1、三极管q2、三极管q3、三极管q4、三极管q5、三极管q6、三极管q7、三极管q8、三极管q9、三极管q10、三极管q11、三极管q12、三极管q13、三极管q14、三极管q15、三极管q16和电阻r1。
74.其中，三极管q1、三极管q3、三极管q5、三极管q8、三极管q9、三极管q11、三极管q12和三极管q14为pnp型三极管，三极管q2、三极管q4、三极管q6、三极管q7、三极管q10、三极管q13、三极管q15和三极管q16为npn型三极管。
75.三极管q1的发射极连接电源vcc，集电极连接三极管q2的集电极以及输出端out，基极连接三极管q5的集电极、三极管q3的发射极以及三极管q4的集电极。三极管q2的集电极连接输出端，发射极接地，基极连接三极管q7的集电极、三极管q3的集电极以及三极管q4的发射极。三极管q3的基极连接三极管q12的基极。三极管q4的基极连接三极管q15的基极。三极管q7的基极连接三极管q9的集电极，发射极连接三极管q6的集电极。三极管q6的发射极接地，基极接输入信号in。三极管q8的发射极连接电源vcc，集电极连接电阻r1的第一端以及基极，基极连接三极管q9的基极。其中，电阻r1的另一端接地。
76.三极管q9的发射极连接电源vcc，集电极连接三极管q10的集电极。三极管q10的基极连接三极管q9的集电极以及三极管q13的基极。三极管q11的基极连接电源vcc，集电极连接基极以及三极管q12的发射极。三极管q12的集电极连接基极以及三极管q13的集电极。三极管q13的发射极接地。三极管q14的发射极连接电源vcc，集电极连接三极管q15的集电极，基极连接三极管q8的基极。三极管q15的集电极连接基极，发射极连接三极管q16的集电极，基极连接三极管q4的基极。三极管q16的发射极接地，集电极连接基极。
77.此时，三极管q8、三极管q9、三极管q10和电阻r1构成如上述实施例中的偏置电路13，三极管q11、三极管q12和三极管q13构成如上述实施例中的第一输入电压电路14，三极管q14、三极管q15和三极管q16构成如上述实施例中的第二输入电压电路15。三极管q6和三极管q7构成如上述实施例中的放大电路12，三极管q1、三极管q2、三极管q3和三极管q4构成如上述实施例中的推挽电路11。其中，三极管q3和三极管q4构成如上述实施例中的推挽电路11中的电平移位电路111。
78.在一些实施例中，参阅图8，以晶体管为三极管为例，进行说明：
79.放大器电路包括三极管q1、三极管q2、三极管q3、三极管q4、三极管q7、三极管q8、三极管q9、三极管q10、三极管q11、三极管q12、三极管q13、三极管q14、三极管q15、三极管q16、三极管q17、三极管q18和电阻r1。
80.其中，三极管q1、三极管q3、三极管q8、三极管q9、三极管q11、三极管q12、三极管q14、三极管q17和三极管q18为pnp型三极管，三极管q2、三极管q4、三极管q7、三极管q10、三极管q13、三极管q15和三极管q16为npn型三极管。
81.三极管q1的发射极连接电源vcc，集电极连接三极管q2的集电极以及输出端out，基极连接三极管q17的集电极、三极管q3的发射极以及三极管q4的集电极。三极管q2的集电极连接输出端，发射极接地，基极连接三极管q7的集电极、三极管q3的集电极以及三极管q4的发射极。三极管q3的基极连接三极管q12的基极。三极管q4的基极连接三极管q15的基极。三极管q7的基极连接三极管q9的集电极，发射极接地。三极管q8的发射极连接电源vcc，集电极连接电阻r1的第一端以及基极，基极连接三极管q9的基极。其中，电阻r1的另一端接地。
82.三极管q9的发射极连接电源vcc，集电极连接三极管q10的集电极。三极管q10的基极连接三极管q9的集电极以及三极管q13的基极。三极管q11的基极连接电源vcc，集电极连接基极以及三极管q12的发射极。三极管q12的集电极连接基极以及三极管q13的集电极。三
极管q13的发射极接地。三极管q14的发射极连接电源vcc，集电极连接三极管q15的集电极，基极连接三极管q8的基极。三极管q15的集电极连接基极，发射极连接三极管q16的集电极，基极连接三极管q4的基极。三极管q16的发射极接地，集电极连接基极。三极管q17的发射极连接三极管q18的集电极，集电极连接三极管q3的发射极、三极管q4的集电极以及三极管q1的基极，基极连接三极管q8的基极。三极管q18的发射极连接电源vcc，基极用于接收输入信号in。
83.此时，三极管q8、三极管q9、三极管q10和电阻r1构成如上述实施例中的偏置电路13，三极管q11、三极管q12和三极管q13构成如上述实施例中的第一输入电压电路14，三极管q14、三极管q15和三极管q16构成如上述实施例中的第二输入电压电路15。三极管q17和三极管q18构成如上述实施例中的放大电路12，三极管q1、三极管q2、三极管q3和三极管q4构成如上述实施例中的推挽电路11。其中，三极管q3和三极管q4构成如上述实施例中的推挽电路11中的电平移位电路111。
84.通过上述方式，使输入信号in在三极管q18和三极管q17放大输出至b点，在推挽电路再次放大，能够提升放大器电路对输入信号处理的增益和放大速度。
85.参阅图9，图9是本技术提供的电子设备一实施例的结构示意图。该电子设备90包括放大器电路91和控制器92。
86.其中，放大器电路91如上述任一实施例中提供的放大器电路。控制器92连接放大器电路91，用于向放大器电路91输入信号，以使放大器电路91对输入信号进行放大。
87.在一些实例中，放大器电路91设置于电路板上，电路板设置于电子设备90。
88.在一些实施例中，电子设备可以是移动终端，如手机，也可以是家用电器，如空调、冰箱、洗衣机和微波炉等，还可以是可穿戴设备，如智能手环、智能手表，还可以是电脑、打印机，传真机、一体机等终端设备。还可以是相应的电子生产设备，如贴片机和自动焊接等。
89.通过上述方式，电子设备中的放大器电路能够提升对控制器输入信号处理的增益和放大速度，进而提升电子设备的工作效率和性能。
90.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。