四阶前馈补偿运算放大器及其设计方法与流程

1.本发明涉及集成电路技术领域，特别是涉及一种四阶前馈补偿运算放大器及其设计方法。


背景技术：

2.对于用于数百mhz中频的连续时间带通sigma
‑
delta调制器，其环路滤波器中的运算放大器的增益需要满足两个性能要求：(1)、在信号带宽内需要至少40db的增益；(2)、在调制器的奈奎斯特频率处需要有10
‑
20db的增益。传统的二阶miller补偿的运算放大器难以满足这样的性能需求，高阶多路前馈补偿运算放大器正适用于这样的应用场景。
3.然而，由于随着其阶数的增加以及结构的复杂度增加使得设计者难以设计满足特定需求的高阶多路前馈补偿运算放大器。基于此，x.yang等人通过计算四阶前馈补偿运算放大器的传递函数，得到了其运算放大器的四个极点和三个零点的位置，然后通过将运放放大器中主路跨导和前馈支路跨导进行约束使得三个零点大致相等，并且均处在放大器的单位增益带宽内，从而使得其设计的前馈运算放大器高达几百mhz带宽内保持至少40db的增益，同时其满足条件稳定性；但是这样的设计方法在推导高阶多路前馈运算放大器的系统传递函数时需要进行繁琐的数学运算，随着放大器阶数的增加或者放大器系统结构变复杂的其传递函数计算的复杂度也随之增加。此外，f.t.gebreyohannes等人提出了一种基于g
m
/i
d
方法设计用于连续时间带通sigma
‑
delta调制器中运算放大器的算法，该算法将运算放大器中的每一个器件都设计成算法中的代码，通过对所需要设计的前馈运算放大器的性能的要求以及器件工艺物理约束且基于运放设计的g
m
/i
d
方法对代码进行编写来设计放大器。然而，利用这样的算法实现的运算放大器并没有对放大器电路本身进行分析和理解，失去了对高阶多路前馈运算放大器电路级的深入理解。
4.有鉴于此，目前亟需一种无需复杂的数学推导计算就能得出其系统传递函数且能有效深入分析其电路级结构的高阶多路前馈运算放大器。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种四阶前馈补偿运算放大器的技术方案，用于解决上述技术问题。
6.为实现上述目的及其他相关目的，本发明提供的技术方案如下。
7.一种四阶前馈补偿运算放大器，包括第一跨导放大单元、第二跨导放大单元、第三跨导放大单元、第四跨导放大单元、第五跨导放大单元、第六跨导放大单元及第七跨导放大单元；
8.所述第一跨导放大单元、所述第二跨导放大单元、所述第三跨导放大单元及所述第四跨导放大单元依次级联，所述第一跨导放大单元、所述第二跨导放大单元、所述第三跨导放大单元及所述第四跨导放大单元构成四阶运放路径；
9.所述第五跨导放大单元的输入端接所述第一跨导放大单元的输出端，所述第五跨
导放大单元的输出端接所述第四跨导放大单元的输入端，所述第一跨导放大单元、所述第五跨导放大单元及所述第四跨导放大单元构成三阶运放路径；
10.所述第六跨导放大单元的输入端接所述第一跨导放大单元的输出端，所述第六跨导放大单元的输出端接所述第四跨导放大单元的输出端，所述第一跨导放大单元及所述第六跨导放大单元构成二阶运放路径；
11.所述第七跨导放大单元的输入端接所述第一跨导放大单元的输入端，所述第七跨导放大单元的输出端接所述第四跨导放大单元的输出端，所述第七跨导放大单元构成一阶运放路径；
12.其中，所述一阶运放路径对所述二阶运放路径进行前馈补偿，所述二阶运放路径对所述三阶运放路径进行前馈补偿，所述三阶运放路径对所述四阶运放路径进行前馈补偿。
13.可选地，所述第一跨导放大单元采用共源共栅的差分放大结构，所述第一跨导放大单元包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二 nmos管、第三nmos管、第四nmos管及第五nmos管，所述第一pmos管的源极接工作电压，所述第一pmos管的栅极接所述第一pmos管的漏极，所述第二pmos管的源极接所述工作电压，所述第二pmos管的栅极接所述第三pmos管的漏极，所述第二pmos 管的漏极接所述第三pmos管的栅极，所述第二pmos管的漏极还接所述第一pmos管的漏极，所述第三pmos管的源极接所述工作电压，所述第三pmos管的漏极还接所述第四 pmos管的漏极，所述第四pmos管的源极接所述工作电压，所述第四pmos管的栅极接所述第四pmos管的漏极，所述第一nmos管的漏极接所述第一pmos管的漏极，且所述第一nmos管的漏极作为差分输出负端，所述第一nmos管的栅极接第一偏置电压，所述第一nmos管的源极接所述第二nmos管的漏极，所述第二nmos管的栅极作为差分输入正端，所述第二nmos管的源极接所述第三nmos管的漏极，所述第三nmos管的栅极接第二偏置电压，所述第三nmos管的源极接地，所述第三nmos管的漏极还接所述第四nmos 管的源极，所述第四nmos管的栅极作为差分输入负端，所述第四nmos管的漏极接所述第五nmos管的源极，所述第五nmos管的栅极接所述第一偏置电压，所述第五nmos管的漏极接所述第三pmos管的漏极，且所述第五nmos管的漏极作为差分输出正端。
14.可选地，所述第二跨导放大单元采用差分放大结构，所述第二跨导放大单元包括第五 pmos管、第六pmos管、第七pmos管、第八pmos管、第六nmos管、第七nmos管及第八nmos管，所述第五pmos管的源极接所述工作电压，所述第五pmos管的栅极接所述第五pmos管的漏极，所述第六pmos管的源极接所述工作电压，所述第六pmos管的栅极接所述第七pmos管的漏极，所述第六pmos管的漏极接所述第七pmos管的栅极，所述第六pmos管的漏极还接所述第五pmos管的漏极，所述第七pmos管的源极接所述工作电压，所述第七pmos管的漏极还接所述第八pmos管的漏极，所述第八pmos管的源极接所述工作电压，所述第八pmos管的栅极接所述第八pmos管的漏极，所述第六nmos 管的漏极接所述第五pmos管的漏极，且所述第六nmos管的漏极作为差分输出负端，所述第六nmos管的栅极作为差分输入正端，所述第六nmos管的源极接所述第七nmos管的漏极，所述第七nmos管的栅极接第三偏置电压，所述第七nmos管的源极接地，所述第七nmos管的漏极还接所述第八nmos管的源极，所述第八nmos管的栅极作为差分输入负端，所述第八nmos管的漏极接所述第七pmos管的漏极，且所述第八nmos管的漏极作为差分输出正端。
15.可选地，所述第三跨导放大单元采用具有共模反馈的差分放大结构，所述第三跨导放大单元包括第九pmos管、第十pmos管、第十一pmos管、第十二pmos管、第九nmos 管、第十nmos管、第十一nmos管、第一运算放大器、第一电阻及第二电阻，所述第九 pmos管的源极接所述工作电压，所述第九pmos管的栅极作为第一差分输入正端，所述第九pmos管的漏极接所述第十pmos管的漏极，所述第十pmos管的源极接所述工作电压，所述第十pmos管的栅极接所述第十一pmos管的栅极，所述第十一pmos管的源极接所述工作电压，所述第十一pmos管的漏极接所述第十二pmos管的漏极，所述第十二pmos 管的源极接所述工作电压，所述第十二pmos管的栅极作为第一差分输入负端，所述第九 nmos管的漏极接所述第九pmos管的漏极，且所述第九nmos管的漏极作为差分输出负端，所述第九nmos管的栅极作为第二差分输入正端，所述第九nmos管的源极接所述第十nmos管的漏极，所述第十nmos管的栅极接第四偏置电压，所述第十nmos管的源极接地，所述第十nmos管的漏极还接所述第十一nmos管的源极，所述第十一nmos管的栅极作为第二差分输入负端，所述第十一nmos管的漏极接所述第十一pmos管的漏极，且所述第十一nmos管的漏极作为差分输出正端，所述第一运算放大器的同相输入端经串联的所述第一电阻后接所述第九nmos管的漏极，所述第一运算放大器的同相输入端还经串联的所述第二电阻后接所述第十一nmos管的漏极，所述第一运算放大器的反相输入端接第一参考信号，所述第一运算放大器的输出端接所述第十pmos管的栅极。
16.可选地，所述第四跨导放大单元采用具有共模反馈的互补差分放大结构，所述第四跨导放大单元包括第十三pmos管、第十四pmos管、第十五pmos管、第十六pmos管、第十七pmos管、第十八pmos管、第十二nmos管、第十三nmos管、第十四nmos管、第二运算放大器、第三电阻及第四电阻，所述第十三pmos管的源极接所述工作电压，所述第十三pmos管的栅极作为第一差分输入正端，所述第十三pmos管的漏极接所述第十四 pmos管的漏极，所述第十四pmos管的源极接所述工作电压，所述第十四pmos管的栅极接所述第十五pmos管的栅极，所述第十五pmos管的源极接所述工作电压，所述第十五 pmos管的漏极接所述第十六pmos管的漏极，所述第十六pmos管的源极接所述工作电压，所述第十六pmos管的栅极作为第一差分输入负端，所述第十七pmos管的源极接所述工作电压，所述第十七pmos管的漏极接所述第十四pmos管的漏极，所述第十八pmos管的源极接所述工作电压，所述第十八pmos管的漏极接所述第十五pmos管的漏极，所述第十二nmos管的漏极接所述第十四pmos管的漏极，且所述第十二nmos管的漏极作为差分输出负端，所述第十二nmos管的栅极接所述第十七pmos管的栅极并作为第二差分输入正端，所述第十二nmos管的源极接所述第十三nmos管的漏极，所述第十三nmos管的栅极接第五偏置电压，所述第十三nmos管的源极接地，所述第十三nmos管的漏极还接所述第十四nmos管的源极，所述第十四nmos管的栅极接所述第十八pmos管的栅极并作为第二差分输入负端，所述第十四nmos管的漏极接所述第十五pmos管的漏极，且所述第十四nmos管的漏极作为差分输出正端，所述第二运算放大器的同相输入端经串联的所述第三电阻后接所述第十二nmos管的漏极，所述第二运算放大器的同相输入端还经串联的所述第四电阻后接所述第十四nmos管的漏极，所述第二运算放大器的反相输入端接第二参考信号，所述第二运算放大器的输出端接所述第十四pmos管的栅极。
17.可选地，所述第五跨导放大单元采用具有共模反馈的差分放大结构，所述第五跨导放大单元包括第十九pmos管、第二十pmos管、第二十一pmos管、第二十二pmos管、第十五
nmos管、第十六nmos管、第十七nmos管、第三运算放大器、第五电阻及第六电阻，所述第十九pmos管的源极接所述工作电压，所述第十九pmos管的栅极作为第一差分输入正端，所述第十九pmos管的漏极接所述第二十pmos管的漏极，所述第二十pmos 管的源极接所述工作电压，所述第二十pmos管的栅极接所述第二十一pmos管的栅极，所述第二十一pmos管的源极接所述工作电压，所述第二十一pmos管的漏极接所述第二十二 pmos管的漏极，所述第二十二pmos管的源极接所述工作电压，所述第二十二pmos管的栅极作为第一差分输入负端，所述第十五nmos管的漏极接所述第十九pmos管的漏极，且所述第十五nmos管的漏极作为差分输出负端，所述第十五nmos管的栅极作为第二差分输入正端，所述第十五nmos管的源极接所述第十六nmos管的漏极，所述第十六nmos 管的栅极接第六偏置电压，所述第十六nmos管的源极接地，所述第十六nmos管的漏极还接所述第十七nmos管的源极，所述第十七nmos管的栅极作为第二差分输入负端，所述第十七nmos管的漏极接所述第二十一pmos管的漏极，且所述第十七nmos管的漏极作为差分输出正端，所述第三运算放大器的同相输入端经串联的所述第五电阻后接所述第十五nmos管的漏极，所述第三运算放大器的同相输入端还经串联的所述第六电阻后接所述第十七nmos管的漏极，所述第三运算放大器的反相输入端接第三参考信号，所述第三运算放大器的输出端接所述第二十pmos管的栅极。
18.可选地，所述第六跨导放大单元采用具有共模反馈的互补差分放大结构，所述第六跨导放大单元包括第二十三pmos管、第二十四pmos管、第二十五pmos管、第二十六pmos 管、第二十七pmos管、第二十八pmos管、第十八nmos管、第十九nmos管、第二十 nmos管、第四运算放大器、第七电阻及第八电阻，所述第二十三pmos管的源极接所述工作电压，所述第二十三pmos管的栅极作为第一差分输入正端，所述第二十三pmos管的漏极接所述第二十四pmos管的漏极，所述第二十四pmos管的源极接所述工作电压，所述第二十四pmos管的栅极接所述第二十五pmos管的栅极，所述第二十五pmos管的源极接所述工作电压，所述第二十五pmos管的漏极接所述第二十六pmos管的漏极，所述第二十六pmos管的源极接所述工作电压，所述第二十六pmos管的栅极作为第一差分输入负端，所述第二十七pmos管的源极接所述工作电压，所述第二十七pmos管的漏极接所述第二十四pmos管的漏极，所述第二十八pmos管的源极接所述工作电压，所述第二十八pmos 管的漏极接所述第二十五pmos管的漏极，所述第十八nmos管的漏极接所述第二十四 pmos管的漏极，且所述第十八nmos管的漏极作为差分输出负端，所述第十八nmos管的栅极接所述第二十七pmos管的栅极并作为第二差分输入正端，所述第十八nmos管的源极接所述第十九nmos管的漏极，所述第十九nmos管的栅极接第七偏置电压，所述第十九nmos管的源极接地，所述第十九nmos管的漏极还接所述第二十nmos管的源极，所述第二十nmos管的栅极接所述第二十八pmos管的栅极并作为第二差分输入负端，所述第二十nmos管的漏极接所述第二十五pmos管的漏极，且所述第二十nmos管的漏极作为差分输出正端，所述第四运算放大器的同相输入端经串联的所述第七电阻后接所述第十八 nmos管的漏极，所述第四运算放大器的同相输入端还经串联的所述第八电阻后接所述第二十nmos管的漏极，所述第四运算放大器的反相输入端接第四参考信号，所述第四运算放大器的输出端接所述第二十四pmos管的栅极。
19.可选地，所述第七跨导放大单元采用互补差分放大结构，所述第七跨导放大单元包括第二十九pmos管、第三十pmos管、第三十一pmos管、第三十二pmos管、第三十三pmos 管、第三十四pmos管、第二十一nmos管、第二十二nmos管、第二十三nmos管、第一电容及第二
电容，所述第二十九pmos管的源极接所述工作电压，所述第二十九pmos管的栅极接所述第二十九pmos管的漏极，所述第二十九pmos管的漏极接所述第三十pmos 管的漏极，所述第三十pmos管的源极接所述工作电压，所述第三十pmos管的栅极接所述第三十一pmos管的漏极，所述第三十一pmos管的源极接所述工作电压，所述第三十一 pmos管的栅极接所述第三十pmos管的漏极，所述第三十一pmos管的漏极接所述第三十二pmos管的漏极，所述第三十二pmos管的源极接所述工作电压，所述第三十二pmos 管的栅极接所述第三十二pmos管的漏极，所述第三十三pmos管的源极接所述工作电压，所述第三十三pmos管的漏极接所述第三十pmos管的漏极，所述第三十四pmos管的源极接所述工作电压，所述第三十四pmos管的漏极接所述第三十一pmos管的漏极，所述第二十一nmos管的漏极接所述第三十pmos管的漏极，且所述第二十一nmos管的漏极经串接的所述第一电容后作为差分输出负端，所述第二十一nmos管的栅极接所述第三十三 pmos管的栅极并作为差分输入正端，所述第二十一nmos管的源极接所述第二十二nmos 管的漏极，所述第二十二nmos管的栅极接第八偏置电压，所述第二十二nmos管的源极接地，所述第二十二nmos管的漏极还接所述第二十三nmos管的源极，所述第二十三 nmos管的栅极接所述第三十四pmos管的栅极并作为差分输入负端，所述第二十三nmos 管的漏极接所述第三十一pmos管的漏极，且所述第二十三nmos管的漏极经串接的所述第二电容后作为差分输出正端。
20.可选地，所述四阶前馈补偿运算放大器基于65nm cmos工艺设计完成。
21.一种四阶前馈补偿运算放大器的设计方法，包括步骤：
22.提供第一跨导放大单元、第二跨导放大单元、第三跨导放大单元、第四跨导放大单元、第五跨导放大单元、第六跨导放大单元及第七跨导放大单元；
23.利用所述第一跨导放大单元、所述第二跨导放大单元、所述第三跨导放大单元及所述第四跨导放大单元构成四阶运放路径；
24.利用所述第一跨导放大单元、所述第五跨导放大单元及所述第四跨导放大单元构成三阶运放路径，并通过所述三阶运放路径对所述四阶运放路径进行前馈补偿；
25.利用所述第一跨导放大单元及所述第六跨导放大单元构成二阶运放路径，并通过所述二阶运放路径对所述三阶运放路径进行前馈补偿；
26.利用所述第七跨导放大单元构成一阶运放路径，并通过所述一阶运放路径对所述二阶运放路径进行前馈补偿。
27.可选地，基于共源共栅的差分放大技术形成所述第一跨导放大单元，基于差分放大技术形成所述第二跨导放大单元，基于共模反馈的差分放大技术形成所述第三跨导放大单元和所述第五跨导放大单元，基于共模反馈的互补差分放大技术形成所述第四跨导放大单元和所述第六跨导放大单元，基于互补差分放大技术形成所述第七跨导放大单元。
28.如上所述，本发明的四阶前馈补偿运算放大器及其设计方法至少具有以下有益效果：
29.该四阶前馈补偿运算放大器的最高阶路径为四阶运放路径，而运算放大器的增益随着级联阶数的增加而增加，该四阶前馈补偿运算放大器的直流增益可以近似等于其四阶运放路径的直流增益，基于“一阶运放路径对二阶运放路径进行前馈补偿，二阶运放路径对三阶运放路径进行前馈补偿，三阶运放路径对四阶运放路径进行前馈补偿”的结构设计，相邻两阶运放路径产生的零点等于除开公用部分外的等效二阶前馈运算放大器的零点，从而
很容易就能根据该结构设计得到对应传递函数的三个零点，并且该四阶前馈补偿运算放大器中只有前馈支路，不存在反馈支路，所以其传递函数的极点由其各个节点决定，根据各个节点的寄生电容和输出阻抗即可得到对应的极点，根据得到的直流增益、三个零点和四个极点，即可得到该四阶前馈补偿运算放大器的传递函数，基于该四阶前馈补偿运算放大器的电路结构设计，很容易就能得出其传递函数；此外，基于得出的传递函数及连续时间带通sigma
‑
delta调制器的增益需求，能反向推导出该四阶前馈补偿运算放大器中各跨导放大单元之间的跨导约束关系，按照对应的跨导约束关系对各跨导放大单元进行选择设计，形成的四阶前馈补偿运算放大器能有效满足连续时间带通sigma
‑
delta调制器的使用需求。
附图说明
30.图1显示为本发明中四阶前馈补偿运算放大器的设计方法的步骤示意图。
31.图2显示为本发明中四阶前馈补偿运算放大器的结构示意图。
32.图3显示为本发明一实施例中第一跨导放大单元g
m1
的电路结构图。
33.图4显示为本发明一实施例中第二跨导放大单元g
m2
的电路结构图。
34.图5显示为本发明一实施例中第三跨导放大单元g
m3
的电路结构图。
35.图6显示为本发明一实施例中第四跨导放大单元g
m4
的电路结构图。
36.图7显示为本发明一实施例中第五跨导放大单元g
m5
的电路结构图。
37.图8显示为本发明一实施例中第六跨导放大单元g
m6
的电路结构图。
38.图9显示为本发明一实施例中第七跨导放大单元g
m7
的电路结构图。
39.图10显示为本发明中四阶前馈补偿运算放大器的结构等效示意图。
40.图11显示为二阶前馈补偿运算放大器的结构等效示意图。
41.图12显示为本发明一实施例中四阶前馈补偿运算放大器的幅频响应曲线和相频响应曲线示意图。
具体实施方式
42.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
43.请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
44.如前述在背景技术中所述，发明人研究发现：对于用于数百mhz中频的连续时间带通 sigma
‑
delta调制器，传统的二阶miller补偿运算放大器难以满足其增益性能需求，只
能采用高阶多路前馈补偿运算放大器，但随着高阶多路前馈补偿运算放大器阶数的增加以及其结构的复杂度增加，设计者很难设计出满足特定需求的高阶多路前馈补偿运算放大器；现有技术中，要么是基于繁琐的数学运算推导高阶多路前馈运算放大器的系统传递函数，而随着放大器阶数的增加或者放大器系统结构变复杂的其传递函数计算的复杂度也随之增加，要么是基于完全摒弃物理结构的代码编写算法，通过对所需要设计的前馈运算放大器的性能要求以及器件工艺物理约束且基于运放设计的g
m
/i
d
方法对代码进行编写来设计放大器，但该代码编写算法并没有对放大器电路本身进行分析和理解，失去了对高阶多路前馈运算放大器电路级的深入理解。
45.基于此，如图1
‑
图2所示，本发明提出一种四阶前馈补偿运算放大器的设计方法，其包括步骤：
46.s1、提供第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
、第四跨导放大单元g
m4
、第五跨导放大单元g
m5
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
；
47.s2、利用第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
及第四跨导放大单元g
m4
构成四阶运放路径；
48.s3、利用第一跨导放大单元g
m1
、第五跨导放大单元g
m5
及第四跨导放大单元g
m4
构成三阶运放路径，并通过三阶运放路径对四阶运放路径进行前馈补偿；
49.s4、利用第一跨导放大单元g
m1
及第六跨导放大单元g
m6
构成二阶运放路径，并通过二阶运放路径对三阶运放路径进行前馈补偿；
50.s5、利用第七跨导放大单元g
m7
构成一阶运放路径，并通过一阶运放路径对二阶运放路径进行前馈补偿。
51.可选地，在步骤s1中，基于共源共栅的差分放大技术形成第一跨导放大单元g
m1
，基于差分放大技术形成第二跨导放大单元g
m2
，基于共模反馈的差分放大技术形成第三跨导放大单元g
m3
和第五跨导放大单元g
m5
，基于共模反馈的互补差分放大技术形成第四跨导放大单元g
m4
和第六跨导放大单元g
m6
，基于互补差分放大技术形成第七跨导放大单元g
m7
。
52.详细地，执行步骤s2～s5，得到如图2所示的四阶前馈补偿运算放大器，其包括第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
、第四跨导放大单元g
m4
、第五跨导放大单元g
m5
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
；第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
及第四跨导放大单元g
m4
依次级联，构成四阶运放路径；第五跨导放大单元g
m5
的输入端接第一跨导放大单元g
m1
的输出端，第五跨导放大单元g
m5
的输出端接第四跨导放大单元g
m4
的输入端，第一跨导放大单元g
m1
、第五跨导放大单元g
m5
及第四跨导放大单元g
m4
构成三阶运放路径；第六跨导放大单元g
m6
的输入端接第一跨导放大单元g
m1
的输出端，第六跨导放大单g
m6
元的输出端接第四跨导放大单元g
m4
的输出端，第一跨导放大单元g
m1
及第六跨导放大单元g
m6
构成二阶运放路径；第七跨导放大单元 g
m7
的输入端接第一跨导放大单元g
m1
的输入端，第七跨导放大单元g
m7
的输出端接第四跨导放大单元g
m4
的输出端，第七跨导放大单元g
m7
构成一阶运放路径；其中，一阶运放路径对二阶运放路径进行前馈补偿，二阶运放路径对三阶运放路径进行前馈补偿，三阶运放路径对四阶运放路径进行前馈补偿，即相邻两阶运放路径中较低的一阶对较高的一阶递次进行前馈补偿。
53.其中，本发明的四阶前馈补偿运算放大器基于65nm cmos工艺设计完成。
54.在本发明的一可选实施例中，如图3所示，第一跨导放大单元g
m1
采用共源共栅的差分放大结构，第一跨导放大单元g
m1
包括第一pmos管p1、第二pmos管p2、第三pmos管 p3、第四pmos管p4、第一nmos管n1、第二nmos管n2、第三nmos管n3、第四nmos 管n4及第五nmos管n5，第一pmos管p1的源极接工作电压vdd，第一pmos管p1 的栅极接第一pmos管p1的漏极，第二pmos管p2的源极接工作电压vdd，第二pmos 管p2的栅极接第三pmos管p3的漏极，第二pmos管p2的漏极接第三pmos管p3的栅极，第二pmos管p2的漏极还接第一pmos管p1的漏极，第三pmos管p3的源极接工作电压vdd，第三pmos管p3的漏极还接第四pmos管p4的漏极，第四pmos管p4的源极接工作电压vdd，第四pmos管p4的栅极接第四pmos管p4的漏极，第一nmos管 n1的漏极接第一pmos管p1的漏极，且第一nmos管n1的漏极作为差分输出负端v
a
‑
，第一nmos管n1的栅极接第一偏置电压v
b1
，第一nmos管n1的源极接第二nmos管 n2的漏极，第二nmos管n2的栅极作为差分输入正端v
in
，第二nmos管n2的源极接第三nmos管n3的漏极，第三nmos管n3的栅极接第二偏置电压v
b2
，第三nmos管 n3的源极接地，第三nmos管n3的漏极还接第四nmos管n4的源极，第四nmos管n4 的栅极作为差分输入负端v
in
‑
，第四nmos管n4的漏极接第五nmos管n5的源极，第五 nmos管n5的栅极接第一偏置电压v
b1
，第五nmos管n5的漏极接第三pmos管p3的漏极，且第五nmos管n5的漏极作为差分输出正端v
a
。
55.在本发明的一可选实施例中，如图4所示，第二跨导放大单元g
m2
采用差分放大结构，第二跨导放大单元g
m2
包括第五pmos管p5、第六pmos管p6、第七pmos管p7、第八 pmos管p8、第六nmos管n6、第七nmos管n7及第八nmos管n8，第五pmos管p5 的源极接工作电压vdd，第五pmos管p5的栅极接第五pmos管p5的漏极，第六pmos 管p6的源极接工作电压vdd，第六pmos管p6的栅极接第七pmos管p7的漏极，第六 pmos管p6的漏极接第七pmos管p7的栅极，第六pmos管p6的漏极还接第五pmos管 p5的漏极，第七pmos管p7的源极接工作电压vdd，第七pmos管p7的漏极还接第八pmos 管p8的漏极，第八pmos管p8的源极接工作电压vdd，第八pmos管p8的栅极接第八 pmos管p8的漏极，第六nmos管n6的漏极接第五pmos管p5的漏极，且第六nmos 管p6的漏极作为差分输出负端v
b
‑
，第六nmos管n6的栅极作为差分输入正端v
a
，第六 nmos管n6的源极接第七nmos管n7的漏极，第七nmos管n7的栅极接第三偏置电压 v
b3
，第七nmos管n7的源极接地，第七nmos管n7的漏极还接第八nmos管n8的源极，第八nmos管n8的栅极作为差分输入负端v
a
‑
，第八nmos管n8的漏极接第七pmos 管p7的漏极，且第八nmos管n8的漏极作为差分输出正端v
b
。
56.在本发明的一可选实施例中，如图5所示，第三跨导放大单元g
m3
采用具有共模反馈的差分放大结构，第三跨导放大单元g
m3
包括第九pmos管p9、第十pmos管p10、第十一pmos 管p11、第十二pmos管p12、第九nmos管n9、第十nmos管n10、第十一nmos管n11、第一运算放大器a1、第一电阻r1及第二电阻r2，第九pmos管p9的源极接工作电压vdd，第九pmos管p9的栅极作为第一差分输入正端v
b
，第九pmos管p9的漏极接第十pmos管p10的漏极，第十pmos管p10的源极接工作电压vdd，第十pmos管p10 的栅极接第十一pmos管p11的栅极，第十一pmos管p11的源极接工作电压vdd，第十一pmos管p11的漏极接第十二pmos管p12的漏极，第十二pmos管p12的源极接工作电压vdd，第十二pmos管p12的栅极作为第一差分输入负端v
b
‑
，第九nmos管n9的漏极接第九pmos管p9的漏极，且第九nmos管n9的漏极作为差分输出负端v
c
‑
，第九nmos 管n9的栅极作为第二差分输入正端v
a
，第九nmos管n9的源极接第十nmos管n10的漏极，第十nmos管n10的栅极接第四偏置电压v
b4
，第十nmos管n10的源极接地，第十nmos管n10
的漏极还接第十一nmos管n11的源极，第十一nmos管n11的栅极作为第二差分输入负端v
a
‑
，第十一nmos管n11的漏极接第十一pmos管p11的漏极，且第十一nmos管n11的漏极作为差分输出正端v
c
，第一运算放大器a1的同相输入端经串联的第一电阻r1后接第九nmos管n9的漏极，第一运算放大器a1的同相输入端还经串联的第二电阻r2后接第十一nmos管n11的漏极，第一运算放大器a1的反相输入端接第一参考信号v
ref1
，第一运算放大器a1的输出端接第十pmos管p10的栅极。
57.在本发明的一可选实施例中，如图6所示，第四跨导放大单元g
m4
采用具有共模反馈的互补差分放大结构，第四跨导放大单元g
m4
包括第十三pmos管p13、第十四pmos管p14、第十五pmos管p15、第十六pmos管p16、第十七pmos管p17、第十八pmos管p18、第十二nmos管n12、第十三nmos管n13、第十四nmos管n14、第二运算放大器a2、第三电阻r3及第四电阻r4，第十三pmos管p13的源极接工作电压vdd，第十三pmos 管p13的栅极作为第一差分输入正端v
c
，第十三pmos管p13的漏极接第十四pmos管 p14的漏极，第十四pmos管p14的源极接工作电压vdd，第十四pmos管p14的栅极接第十五pmos管p15的栅极，第十五pmos管p15的源极接工作电压vdd，第十五pmos 管p15的漏极接第十六pmos管p16的漏极，第十六pmos管p16的源极接工作电压vdd，第十六pmos管p16的栅极作为第一差分输入负端v
c
‑
，第十七pmos管p17的源极接工作电压vdd，第十七pmos管p17的漏极接第十四pmos管p14的漏极，第十八pmos管p18 的源极接工作电压vdd，第十八pmos管p18的漏极接第十五pmos管p15的漏极，第十二nmos管n12的漏极接第十四pmos管p14的漏极，且第十二nmos管n12的漏极作为差分输出负端v
out
‑
，第十二nmos管n12的栅极接第十七pmos管p12的栅极并作为第二差分输入正端v
a
，第十二nmos管n12的源极接第十三nmos管n13的漏极，第十三nmos 管n13的栅极接第五偏置电压v
b5
，第十三nmos管n13的源极接地，第十三nmos管n13 的漏极还接第十四nmos管n14的源极，第十四nmos管n14的栅极接第十八pmos管 p18的栅极并作为第二差分输入负端v
a
，第十四nmos管n14的漏极接第十五pmos管 p15的漏极，且第十四nmos管n14的漏极作为差分输出正端v
out
，第二运算放大器a2 的同相输入端经串联的第三电阻r3后接第十二nmos管n12的漏极，第二运算放大器a2 的同相输入端还经串联的第四电阻r4后接第十四nmos管n14的漏极，a2第二运算放大器的反相输入端接第二参考信号v
ref2
，第二运算放大器a2的输出端接第十四pmos管p14 的栅极。
58.在本发明的一可选实施例中，如图7所示，第五跨导放大单元g
m5
采用具有共模反馈的差分放大结构，第五跨导放大单元g
m5
包括第十九pmos管p19、第二十pmos管p20、第二十一pmos管p21、第二十二pmos管p22、第十五nmos管n15、第十六nmos管n16、第十七nmos管n17、第三运算放大器a3、第五电阻r5及第六电阻r6，第十九pmos管 p19的源极接工作电压vdd，第十九pmos管p19的栅极作为第一差分输入正端v
b
，第十九pmos管p19的漏极接第二十pmos管p20的漏极，第二十pmos管p20的源极接工作电压vdd，第二十pmos管p20的栅极接第二十一pmos管p21的栅极，第二十一pmos 管p21的源极接工作电压vdd，第二十一pmos管p21的漏极接第二十二pmos管p22的漏极，第二十二pmos管p22的源极接工作电压vdd，第二十二pmos管p20的栅极作为第一差分输入负端v
b
‑
，第十五nmos管n15的漏极接第十九pmos管p19的漏极，且第十五nmos管n15的漏极作为差分输出负端v
c
‑
，第十五nmos管n15的栅极作为第二差分输入正端v
a
，第十五nmos管n15的源极接第十六nmos管n16的漏极，第十六nmos 管n16的栅极接第六偏置电压v
b6
，第十六nmos管n16的源极接地，第十六nmos管n16 的漏极还接第十
七nmos管n17的源极，第十七nmos管n17的栅极作为第二差分输入负端v
a
‑
，第十七nmos管n17的漏极接第二十一pmos管p21的漏极，且第十七nmos管 n17的漏极作为差分输出正端v
c
‑
，第三运算放大器a3的同相输入端经串联的第五电阻r5 后接第十五nmos管n15的漏极，第三运算放大器a3的同相输入端还经串联的第六电阻 r6后接第十七nmos管n17的漏极，第三运算放大器a3的反相输入端接第三参考信号v
ref3
，第三运算放大器a3的输出端接第二十pmos管p20的栅极。
59.在本发明的一可选实施例中，如图8所示，第六跨导放大单元g
m6
采用具有共模反馈的互补差分放大结构，第六跨导放大单元g
m6
包括第二十三pmos管p23、第二十四pmos管 p24、第二十五pmos管p25、第二十六pmos管p26、第二十七pmos管p27、第二十八 pmos管p28、第十八nmos管n18、第十九nmos管n19、第二十nmos管n20、第四运算放大器a4、第七电阻r7及第八电阻r8，第二十三pmos管p23的源极接工作电压vdd，第二十三pmos管p23的栅极作为第一差分输入正端v
c
，第二十三pmos管p23的漏极接第二十四pmos管p24的漏极，第二十四pmos管p24的源极接工作电压vdd，第二十四 pmos管p24的栅极接第二十五pmos管p25的栅极，第二十五pmos管p25的源极接工作电压vdd，第二十五pmos管p25的漏极接第二十六pmos管p26的漏极，第二十六pmos 管p26的源极接工作电压vdd，第二十六pmos管p26的栅极作为第一差分输入负端v
c
‑
，第二十七pmos管p27的源极接工作电压vdd，第二十七pmos管p27的漏极接第二十四 pmos管p24的漏极，第二十八pmos管p28的源极接工作电压vdd，所述第二十八pmos 管的漏极接所述第二十五pmos管的漏极，所述第十八nmos管的漏极接所述第二十四 pmos管的漏极，且所述第十八nmos管的漏极作为差分输出负端，第十八nmos管n18 的栅极接第二十七pmos管p27的栅极并作为第二差分输入正端v
a
，第十八nmos管n18 的源极接第十九nmos管n19的漏极，第十九nmos管n19的栅极接第七偏置电压v
b7
，第十九nmos管n19的源极接地，第十九nmos管n19的漏极还接第二十nmos管n20 的源极，第二十nmos管n20的栅极接第二十八pmos管p28的栅极并作为第二差分输入负端v
a
‑
，第二十nmos管n20的漏极接第二十五pmos管p25的漏极，且第二十nmos 管n20的漏极作为差分输出正端v
out
，第四运算放大器a4的同相输入端经串联的第七电阻r7后接第十八nmos管n18的漏极，第四运算放大器a4的同相输入端还经串联的第八电阻r8后接第二十nmos管n20的漏极，第四运算放大器a4的反相输入端接第四参考信号v
ref4
，第四运算放大器a4的输出端接第二十四pmos管p24的栅极。
60.在本发明的一可选实施例中，如图9所示，第七跨导放大单元g
m7
采用互补差分放大结构，第七跨导放大单元g
m7
包括第二十九pmos管p29、第三十pmos管p30、第三十一pmos 管p31、第三十二pmos管p32、第三十三pmos管p33、第三十四pmos管p34、第二十一nmos管n21、第二十二nmos管n22、第二十三nmos管n23、第一电容c1及第二电容c2，第二十九pmos管p29的源极接工作电压vdd，第二十九pmos管p29的栅极接第二十九pmos管p29的漏极，第二十九pmos管p29的漏极接第三十pmos管p30的漏极，第三十pmos管p30的源极接工作电压vdd，第三十pmos管p30的栅极接第三十一 pmos管p31的漏极，第三十一pmos管p31的源极接工作电压vdd，第三十一pmos管 p31的栅极接第三十pmos管p30的漏极，第三十一pmos管p31的漏极接第三十二pmos 管p32的漏极，第三十二pmos管p32的源极接工作电压vdd，第三十二pmos管p32的栅极接第三十二pmos管p32的漏极，第三十三pmos管p33的源极接工作电压vdd，第三十三pmos管p33的漏极接第三十pmos管p30的漏极，第三十四pmos管p34的源极接工作电
压vdd，第三十四pmos管p34的漏极接第三十一pmos管p31的漏极，第二十一nmos管n21的漏极接第三十pmos管p30的漏极，且第二十一nmos管的漏极经串接的第一电容c1后作为差分输出负端v
out
‑
，第二十一nmos管n21的栅极接第三十三pmos 管p33的栅极并作为差分输入正端v
in
，第二十一nmos管n21的源极接第二十二nmos 管n22的漏极，第二十二nmos管n22的栅极接第八偏置电压v
b8
，第二十二nmos管n22 的源极接地，第二十二nmos管n22的漏极还接第二十三nmos管n23的源极，第二十三 nmos管n23的栅极接第三十四pmos管p34的栅极并作为差分输入负端v
in
‑
，第二十三 nmos管n23的漏极接第三十一pmos管p33的漏极，且第二十三nmos管n23的漏极经串接的第二电容c2后作为差分输出正端v
out
。
61.详细地，执行完步骤s1～s5，得到如图2或如图10所示的四阶前馈补偿运算放大器，第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
及第四跨导放大单元g
m4
构成四阶运放路径，为主放大路径；余下的第五跨导放大单元g
m5
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
为三个前馈级，第一跨导放大单元g
m1
、第五跨导放大单元g
m5
及第四跨导放大单元g
m4
构成三阶运放路径，第一跨导放大单元g
m1
及第六跨导放大单元g
m6
构成二阶运放路径，第七跨导放大单元g
m7
构成一阶运放路径；且一阶运放路径对二阶运放路径进行前馈补偿，二阶运放路径对三阶运放路径进行前馈补偿，三阶运放路径对四阶运放路径进行前馈补偿。
62.更详细地，如图10所示，由于工艺问题，四阶前馈补偿运算放大器中各级跨导放大单元之间的连接节点不可避免地存在寄生电容，同时由于多级级联，对应节点输出阻抗的影响也不可不察。由于决定一个运算放大器的传递函数的主要参数为增益、极点以及零点，所以依次求解这三个参数便可以得到高阶多路前馈补偿运算放大器的传递函数。
63.首先，从图2和图10可以看出，此四阶前馈补偿运算放大器的最高阶路径为第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
及第四跨导放大单元g
m4
构成的四阶运放路径，而运算放大器的增益随着级联阶数的增加而增加，所以此四阶前馈补偿运算放大器的直流增益可以近似等于其四阶运放路径的直流增益，即：
64.a0≈a1a2a3a4ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
65.其中，a0为此四阶前馈补偿运算放大器的增益，a1‑
a4分别为第一跨导放大单元g
m1
、第二跨导放大单元g
m2
、第三跨导放大单元g
m3
及第四跨导放大单元g
m4
的增益。
66.其次，由于该四阶前馈运算放大器中只有前馈支路，而不存在反馈支路，所以其传递函数的极点由其各个节点决定，即：
[0067][0068]
其中，电容c1‑
c3分别为节点a、b、c的寄生电容，电容c4为输出节点寄生电容与运算放大器负载电容之和，电阻r1‑
r3分别为节点a、b、c的输出阻抗，电阻r4为输出节点输出阻抗与负载阻抗的并联阻抗。
[0069]
最后，对于一个最简单的二阶前馈补偿运算放大器，如图11所示，其主路由跨导放大单元g
ma
和跨导放大单元g
mb
组成，前馈支路由跨导放大单元g
mc
组成，电容c
a
‑
c
b
分别为节点的寄生电容，电阻r
a
‑
r
b
分别为节点的输出阻抗。该前馈运算放大器系统传递函数存在一个零点，并且可以表示为：
[0070][0071]
其中，ω
z
为频率零点，g
ma
～g
mc
分别为跨导放大单元g
ma
～g
mc
的跨导值。
[0072]
在图2或图10所示的四阶前馈补偿运算放大器中，四阶运放路径由三阶运放路径进行补偿，三阶运放路径由二阶运放路径进行补偿，二阶运放路径由一阶运放路径进行补偿。这样经过三次补偿就会使得该运算放大器产生三个零点。
[0073]
对于由四阶运放路径和三阶运放路径产生的零点，由于第一跨导放大单元g
m1
、第二跨导放大单元g
m2
被这两条路径公用，所以这两条路径产生的零点与第二跨导放大单元g
m2
、第三跨导放大单元g
m3
及第五跨导放大单元g
m5
产生的零点相等，利用式(3)可以得到该零点为：
[0074][0075]
其中，ω
z1
为第一个频率零点，g
m2
为第二跨导放大单元g
m2
的跨导值，g
m3
为第三跨导放大单元g
m3
的跨导值，g
m5
为第五跨导放大单元g
m5
的跨导值。
[0076]
同理，对于三阶运放路径和二阶运放路径产生的零点，利用和ω
z1
求解相同的方法，该零点与第四跨导放大单元g
m4
、第五跨导放大单元g
m5
及第六跨导放大单元g
m6
产生的零点相等，并且可以表示为：
[0077][0078]
其中，ω
z2
为第二个频率零点，g
m4
为第四跨导放大单元g
m4
的跨导值，g
m6
为第六跨导放大单元g
m6
的跨导值。
[0079]
同理，对于二阶运放路径和一阶运放路径产生的零点，利用和ω
z1
求解相同的方法，该零点与第一跨导放大单元g
m1
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
产生的零点相等，利用式(3)可以得到该零点为：
[0080][0081]
其中，ω
z3
为第三个频率零点，g
m1
为第一跨导放大单元g
m1
的跨导值，g
m7
为第七跨导放大单元g
m7
的跨导值。
[0082]
需要注意的是，上面式(4)
‑
(6)所表示的三个零点是忽略了前馈运算放大器另外两条运放路径下的零点，而不是整个四阶前馈运算放大器系统传递函数的真正的零点。根据式(1)
‑
(2)， (4)
‑
(6)，可以得到该四阶前馈运算放大器整体的系统传递函数为：
[0083][0084]
最后，通过对该四阶前馈补偿运算放大器中各级跨导的约束可以使得其满足增益和稳定性要求。本发明一可选实施例中采用的约束关系如下所示：
[0085][0086]
因此，本发明提出了一种无需复杂的数学推导计算而是通过对于高阶多路前馈运算放大器系统结构直观的理解得到其系统传递函数的方法，且本发明的四阶前馈补偿运算放大器基于65nm cmos工艺设计实现。此外，该四阶前馈补偿运算放大器电路级实现上利用了如电流复用技术、共源共栅结构、相同尺寸的二极管连接的晶体管对与交叉耦合晶体管对并联结构以及互补差分ab类工作方式等放大器性能的优化技术。
[0087]
详细地，为了提升运算放大器的性能，采用了多种优化技术。其一，第一跨导放大单元 g
m1
中第一nmos管n1和第二nmos管n2采用了共源共栅结构来实现高的增益以减小后级的噪声贡献。其二，第一跨导放大单元g
m1
、第二跨导放大单元g
m2
及第七跨导放大单元g
m7
中采用了相同尺寸的二极管连接的pmos管和交叉耦合的pmos管对来同时实现高增益和确定的输出直流电压，尽管如此，为了保证该运算放大器足够的输出电压摆幅，所以在第三跨导放大单元g
m3
、第四跨导放大单元g
m4
、第五跨导放大单元g
m5
及第六跨导放大单元g
m6
中并没有采用这样的技术。其三，从式(8)可以看出，运算放大器的前馈支路的跨导较大，所以第三跨导放大单元g
m3
及第四跨导放大单元g
m4
可以采用pmos管差分对实现，而前馈支路跨导第五跨导放大单元g
m5
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
必须采用载流子迁移率更高的nmos管差分对实现。其四，在第四跨导放大单元g
m4
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
中采用了电流复用技术来减小功耗。其五，由于输出级在第四跨导放大单元g
m4
、第六跨导放大单元g
m6
及第七跨导放大单元g
m7
中的跨导最高，所以这两级运算放大器采用了互补差分ab类工作模式。
[0088]
在本发明的一可选实施例中，基于65nm cmos工艺设计实现对应的四阶前馈补偿运算放大器，并且其在驱动400ff电容负载时的幅频响应和相频响应曲线如图12所示，如图12 所示，横坐标统一为frequency(频率)，对应单位为赫兹(hz)，纵坐标magnitude、phase 分别为幅度和相位，对应单位为分贝(db)和度(deg)。由图12可知，其在直流、250mhz、 340mhz以及1ghz下的增益分别为64.6db，44.0db，40.1db以及11.5db，且其相位裕度和功耗分别为72.1
°
，12.96mw。因此，本发明提出的四阶前馈补偿运算放大器能满足中频高达340mhz、采样频率达2ghz的连续时间带通sigma
‑
delta调制器中运算放大器的增益需求。
[0089]
综上所述，在本发明所提供的四阶前馈补偿运算放大器及其设计方法中，基于“以四阶运放路径为主”的结构设计，其最高阶路径为四阶运放路径，而运算放大器的增益随着级联阶数的增加而增加，其直流增益可以近似等于其四阶运放路径的直流增益，基于“相邻两阶运放路径中较低的一阶对较高的一阶递次进行前馈补偿”的结构设计，相邻两阶运放路径产生的零点等于除开公用部分外的等效于二阶前馈运算放大器的零点，从而很容易就能根据该结构设计得到对应传递函数的三个零点，并且该四阶前馈补偿运算放大器中只有前馈支路，不存在反馈支路，所以其传递函数的极点由其各个节点决定，根据各个节点的寄生电容和输出阻抗即可得到对应的极点，根据得到的直流增益、三个零点和四个极点，即可得到该四阶前馈补偿运算放大器的传递函数，基于该四阶前馈补偿运算放大器的电路结构设计，很容易就能得出其传递函数；此外，基于得出的传递函数及连续时间带通sigma
‑
delta调制器的增益需求，能反向推导出该四阶前馈补偿运算放大器中各跨导放大单元之间的跨导约束关系，按照对应的跨导约束关系对各跨导放大单元进行选择设计，形成的四阶前馈补偿运算放大器能有效满足连续时间带通sigma
‑
delta调制器的使用需求。
[0090]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。