半导体器件及其制造方法、封装器件和电子装置与流程

1.本公开涉及半导体的技术领域，具体而言，涉及一种半导体器件及其制造方法、封装器件和电子装置。


背景技术：

2.cowos(chip-on-wafer-on-substrate)封装，即基板上晶片上芯片封装，是一种先将芯片连接至晶片再把连接有芯片的晶片连接至基板的封装方式。这种封装方式能将多颗芯片封装在一起，此情况下晶片可以作为中介片(interposer)通过内置重布线层(redistribution layer，简称rdl)使多颗芯片实现互联，最终达到增强芯片间互联性的效果。然而，由于晶片和芯片间通过微凸球(ubump)实现连接，微凸球是分别附着在晶片和芯片上的一对铜球(cu pillar)焊接(solder)后形成的结构，尺寸较大(在40um以上)，因而芯片单位面积上设置的微凸球数量有限，这样使得使用中介片的封装器件无法顺应电子设计领域高频高密的趋势。


技术实现要素：

3.有鉴于此，本公开的目的是提供一种半导体器件及其制造方法、封装器件和电子装置，该封装器件中芯片和晶片的连接方式与现有技术不同。
4.根据本公开的第一方面，提供一种半导体器件，包括：
5.中介片；
6.多个芯片，所述芯片的第二表面通过连接结构耦接到所述中介片的第一表面；
7.其中，所述中介片用于实现多个所述芯片的互联；
8.所述连接结构包括形成于所述中介片第一表面的第一介质层和形成于所述中介片第一表面且从所述第一介质层露出的第一导电引脚，还包括形成于所述芯片第二表面的第二介质层、和形成于所述芯片第二表面且从所述第二介质层露出的第二导电引脚；
9.并且，所述第一介质层和所述第二介质层之间以及所述第一导电引脚与所述第二导电引脚之间，是在所述第一介质层和所述第二介质层预键合后通过退火过程实现各自的依赖范德瓦尔斯力的结合。
10.可选地，所述中介片内设置有纵向的第一信号过孔，所述第一信号过孔包括第一端和第二端；
11.所述中介片还内置第一重布线层，所述第一重布线层用于实现多个所述芯片的互联；
12.所述第一端位于所述中介片内且连接到所述第一重布线层；
13.所述第二端位于所述中介片第一表面的第一位置，所述第一导电引脚在所述中介片第一表面的形成位置包括所述第一位置。
14.可选地，所述中介片内设置有纵向的第二信号过孔，所述第二信号过孔包括第三端和第四端；
15.所述中介片的与所述中介片第一表面相对的一面设置有连接件，所述第三端用于连接所述连接件；
16.所述第四端位于所述中介片第一表面的第二位置，所述第一导电引脚在所述中介片第一表面的形成位置包括所述第二位置。
17.可选地，所述第三端位于所述中介片的与所述中介片第一表面相对的一面上且直接连接到所述连接件。
18.可选地，所述中介片内设置有纵向的第三信号过孔，所述第三信号过孔包括第五端和第六端，所述第五端位于所述中介片的与所述中介片第一表面相对的一面且连接所述连接件，所述第六端位于所述中介片内；
19.所述中介片还内置第二重布线层；
20.所述第三端位于所述中介片内，且通过所述第二重布线层和所述第六端连接。
21.可选地，所述第一介质层和所述第二介质层的材料皆为二氧化硅。
22.可选地，所述第一导电引脚和所述第二导电引脚的材料皆为铜。
23.根据本公开的第二方面，提供一种半导体器件的制造方法，所述半导体器件包括中介片和多个芯片，所述中介片用于实现多个所述芯片的互联，所述制造方法包括：
24.在所述中介片的第一表面形成第一介质层和第一导电引脚，所述第一导电引脚相对于所述第一介质层凹陷；
25.在所述芯片的第二表面形成第二介质层和第二导电引脚，所述第二导电引脚相对于所述第二介质层凹陷；
26.将所述第一介质层和所述第二介质层预键合，且将所述第一介质层和所述第二介质层之间、以及将所述第一导电引脚和所述第二导电引脚之间，通过退火过程实现各自的依赖范德瓦尔斯力的结合。
27.可选地，所述中介片内设置有纵向的目标信号过孔，所述目标信号过孔的目标端用于连接连接件，所述连接件用于连接所述中介片和基板；
28.所述制造方法还包括：在所述第一介质层和所述第二介质层连接以及所述第一导电引脚与所述第二导电引脚连接后，从所述中介片的与所述中介片第一表面相对的一面减薄所述中介片，以露出所述目标端；在露出的所示目标端上连接所述连接件。
29.根据本公开的第三方面，提供一种半导体器件，包括：
30.中介片，所述中介片的第一表面设置有第一导电引脚；
31.芯片，所述芯片的第二表面设置有第二导电引脚，所述芯片的第二表面耦接到所述中介片的第一表面且所述第二导电引脚和所述第一导电引脚连接；
32.连接件，设置在所述中介片的与所述中介片第一表面相对的一面上；
33.其中，所述中介片内置有纵向的第二信号过孔、第二重布线层和纵向的第三信号过孔；
34.所述第二信号过孔包括第三端和第四端，所述第四端位于所述中介片的第一表面以连接所述第一导电引脚；
35.所述第三信号过孔包括第五端和第六端，所述第五端位于所述中介片的与所述中介片第一表面相对的一面以连接所述连接件；
36.所述第三端和所述第六端各自位于所述中介片内且通过所述第二重布线层连接。
37.根据本公开的第四方面，提供一种封装器件，包括：
38.基板，具有第三表面；
39.第一方面所述的任一种半导体器件，或者，第三方面所述的半导体器件；
40.其中，所述半导体器件所包括中介片的与所述中介片第一表面相对的一面耦接到所述基板的第三表面。
41.根据本公开的第五方面，提供一种电子装置，包括：外部电路板和第四方面所述的任一种封装器件，所述封装器件设置在所述外部电路板上。
42.本公开实施例中，半导体器件包括中介片和多个芯片，芯片的第二表面通过连接结构耦接到中介片的第一表面，中介片用于实现多个芯片的互联，其中，连接结构包括形成于中介片第一表面的第一介质层、和形成于中介片第一表面且从第一介质层露出的第一导电引脚，连接结构还包括形成于芯片第二表面的第二介质层、和形成于芯片第二表面且从第二介质层露出的第二导电引脚，且第一介质层和第二介质层之间以及第一导电引脚与第二导电引脚之间，是在第一介质层和第二介质层预键合后通过退火过程实现各自的依赖范德瓦尔斯力的结合，因而第一导电引脚和第二导电引脚的尺寸能够远远小于现有的微凸球，从而芯片单位面积上的互连密度得以增大，封装器件能够满足高频高密的需求。
附图说明
43.通过参考以下附图对本公开实施例的描述，本公开的上述以及其它目的、特征和优点将更为清楚，在附图中：
44.图1是现有技术中采用嵌入式多芯片互联桥技术的封装器件的结构示意图；
45.图2是现有技术中应用于高带宽内存处理器的封装器件的结构示意图；
46.图3是现有技术中采用基板上晶片上芯片封装技术的封装器件的结构示意图；
47.图4是本公开第一实施例提供的一种半导体器件的结构示意图；
48.图5是本公开第一实施例提供的另一种半导体器件的结构示意图；
49.图6是本公开第二实施例提供的制造方法的流程示意图；
50.图7a-7b是本公开制造实施例提供的制造方法所包括各步骤的工艺示意图；
51.图8是本公开第三实施例提供的一种半导体器件的结构示意图；
52.图9是本公开第四实施例提供的一种封装器件的结构示意图；
53.图10是本公开第五实施例提供的电子装置的结构性框图。
具体实施方式
54.以下基于实施例对本公开进行描述，但是本公开并不仅仅限于这些实施例。在下文对本公开的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本公开。为了避免混淆本公开的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
55.本公开第一实施例的半导体器件
56.在一个封装器件中嵌入多个芯片的设计，大致分为2d封装、2.5d封装和3d封装三大类型，其中，2.5d封装是传统2d封装的改进，能实现更精细的线路与空间利用；同时，不同于3d封装的在一个维度上“一堆到顶”的封装方式，2.5d封装更类似于“平面版”的乐高积
木，允许在一个固定大小的平面上横向固定多个芯片，横向固定的多个芯片可以是相同的芯片也可以是由不同工艺制造的具有不同功能的尺寸相同或不同的芯片。
57.2.5d封装中，为了增强芯片间的互连性，引入了“中介片”。中介片通过内置重布线层使得位于中介片上面的多个芯片实现互联。中介片可以由硅和有机材料制成，具有较高的细间距信号导线形成能力和硅通孔形成能力，因而允许其内设置较理想的重布线层和信号过孔。重布线层是金属或高分子介电材料层，通过金属或高分子介电材料制成的信号导线使得介质片内电信号能够横向导通。信号过孔是采用激光在中介片上钻孔后电镀铜填孔而形成的导电线路，它贯穿整个中介片来形成从中介片一侧到另一侧的最短导电路径，作用在于使得介质片内电信号能够纵向导通。重布线层和信号过孔相结合，不仅使得中介片上的多个芯片实现互联，而且使得中介片两侧的芯片和封装基板实现互联。
58.2.5d封装自诞生以来，典型的现有封装技术有嵌入式多芯片互联桥技术(embedded multi-die interconnect bridge，简称emib)、广泛用于高带宽内存(high bandwidth memory，简称hbm)处理器集成的封装技术、以及基板上晶片上芯片封装技术(chip-on-wafer-on-substrate，简称cowos)。
59.图1所示为采用嵌入式多芯片互联桥技术的现有封装器件100。参照图1，封装器件100包括芯片101、芯片102、中介片103和封装基板104，其中，中介片103完全嵌入封装基板104中；中介片103内置重布线层105，中介片103和封装基板104内设纵向的信号过孔106，芯片101以及芯片102各自和封装基板104之间设置微凸球107，这样微凸球107
→
信号过孔106
→
重布线层105
→
信号过孔106
→
微凸球107构成了芯片101和芯片102之间的通信线路(图中示出了这样两个通信线路)；芯片101以及芯片102各自和封装基板104之间还设置焊球108，从而芯片101以及芯片102各自实现和封装基板104的电连接。
60.该封装技术中，封装基板104作为芯片封装的核心结构，起到保护、固定、支撑芯片和增强芯片散热性能的作用，能够保证芯片不受物理损坏；此外，封装基板104通常由多个层构成，各个层由导电材料和/或绝缘材料构成，从而作为电源层、信号层、接地层或绝缘层使用。鉴于封装基板104承担的众多功能，封装基板104的设计最好不受额外因素干扰，因而期待通过技术改进使得封装基板104无需嵌入中介片103。
61.图2所示为广泛用于高带宽内存处理器的封装器件200的结构示意图。参照图2，封装器件200包括芯片201、芯片202、中介片203和封装基板204，其中，中介片203部分嵌入封装基板204中；中介片203内置重布线层205和纵向的信号过孔206，芯片201以及芯片202各自和中介片203之间设置微凸球207，这样微凸球207
→
信号过孔206
→
重布线层205
→
信号过孔206
→
微凸球207构成了芯片201和芯片202之间的通信线路(图中示出了这样两个通信线路)；芯片201以及芯片202各自和封装基板204之间还设置焊球208，从而芯片201以及芯片202各自实现和封装基板204的电连接。
62.该封装技术中，封装基板204承担了和图1中封装基板104相同的众多功能，这里封装基板204虽然无需完全将中介片203容纳在内，但仍然容纳了中介片203的一部分，因而封装基板104的设计仍然需要额外考虑中介片203的位置。
63.图3所示为采用基板上晶片上芯片封装技术的封装器件300的结构示意图。参照图3，封装器件300包括芯片301、芯片302、中介片303和封装基板304，其中，中介片303位于封装基板304外；中介片303内置重布线层305和纵向的第一信号过孔306，芯片301以及芯片
302各自和中介片303之间设置微凸球307，这样微凸球307
→
第一信号过孔306
→
重布线层305
→
第一信号过孔306
→
微凸球307构成了芯片301和芯片302之间的通信线路(图中示出了这样两个通信线路)，并且为了加固连接中介片303与芯片301以及芯片302之间设置了有机填充胶(underfill)310；中介片303还内置纵向的第二信号过孔309，中介片303和封装基板之间设置焊球308，这样微凸球307
→
第二信号过孔309
→
焊球308形成了构成了芯片301/芯片302和封装基板304之间的通信线路(图中示出了这样四个通信线路)，从而芯片301以及芯片302各自实现和封装基板304的电连接。
64.该封装技术相对于图1和图2所示封装器件采用的封装技术，在中介片的位置上具有了较大改进，即该封装技术中中介片303完全无需嵌入到封装基板304内。然而，该封装技术仍然采用了微凸球，即中芯片301和芯片302分别通过微凸球307和中介片303连接。以芯片301来说明，微凸球307由于是分别附着在中介片303和芯片301上的一对铜球焊接后形成的结构，因而尺寸受工艺限制无法小于40um，这样芯片301单位面积上设置的微凸球307的数量有限，在芯片301面积一定的情况下芯片301通过微凸球307和芯片302之间通信的信道数量是有限的。也就是说，现有的封装技术无法顺应电子设计领域高频高密的趋势。
65.鉴于此，本公开第一实施例提供了一种半导体器件，该半导体器件包括中介片和多个芯片，芯片的第二表面通过连接结构耦接到中介片的第一表面，其中，中介片用于实现多个芯片的互联。按功能划分，多个芯片可以是具有同一功能的芯片也可以是具有不同功能的芯片。多个芯片具有不同功能的情况下，例如包括存储芯片、射频芯片、处理器芯片、高速通信芯片、微电子系统芯片、等等。该半导体器件耦接到基板上即形成封装器件，所形成的封装器件与现有采用2.5d封装技术的封装器件的最大区别在于半导体器件所包括芯片和中介片之间的连接结构，该连接结构不再是微凸球，而是基于范德瓦尔斯力(van der waals force)形成的一种结构。
66.图4所示为本公开第一实施例提供的一种半导体器件。由于本公开实施例所提供半导体器件的主要改进点在于芯片和中介片之间的连接结构，因而图4只示意性地示出了两个芯片，但应理解的是可以是两个芯片也可以是多于两个的芯片耦接到中介片上。对于耦接到中介片上的多个芯片来说，中介片用于实现任两个需要互联的芯片间的连接。下面以图4所示半导体器件为例对本公开实施例所提供半导体器件进行说明。对于多于两个的芯片耦接到中介片上的情况，各芯片第二表面上的第二介质层和第二导电引脚可以参照图4所示任一芯片。
67.参照图4，半导体器件4x包括芯片401、芯片402和中介片403，中介片403内置第一重布线层4051，第一重布线层4051用于实现芯片401和芯片402之间的互联。芯片401和芯片402各自的第二表面(即图中所示芯片下表面)通过连接结构耦接到中介片403的第一表面(即图中所示中介片403的上表面)。这里连接结构包括：形成于中介片403第一表面的第一介质层409和形成于中介片403第一表面且从第一介质层409露出的第一导电引脚407，以及，形成于芯片401和芯片402各自的第二表面的第二介质层410和形成于芯片401和芯片402各自的第二表面且从第二介质层410露出的第二导电引脚408，其中，第一介质层409和第二介质层410之间以及第一导电引脚407与第二导电引脚408之间，是在第一介质层409和第二介质层410预键合后通过退火过程实现各自的依赖范德瓦尔斯力的结合。
68.具体地，第一介质层409和第二介质层410的材料为绝缘材料，例如可以使用二氧
化硅。二氧化硅作为一种无机材料不仅绝缘而且热膨胀系数极低，这样第一介质层409和第二介质层410实现绝缘的基础上，芯片401/芯片402与中介片403之间不会因第一介质层409和第二介质层410的热膨胀而出现厚度不均的情况，更不会因第一介质层409和第二介质层410的热膨胀使得第一导电引脚407与第二导电引脚408之间不接触。相对于图3所示封装器件300在芯片301/芯片302与中介片303之间的微凸球307周围填充有机填充胶310来说，芯片401/芯片402与中介片403之间因使用上述连接结构而不存在热膨胀系数(coefficient of thermal expansion，简称cte)导致的不匹配问题，从而芯片401/芯片402与中介片403之间的连接更加可靠。
69.第一导电引脚407和第二导电引脚408或由单一金属制备，例如包括但不限于铜或镍；亦或由具备良好导电特性的合金材料制备，例如包括但不限于snag合金、sncu合金、sncubi等合金。实践中，出于成本以及工艺的成熟度考虑，第一导电引脚407和第二导电引脚408的材料可以选用铜。
70.基于上文所述的半导体器件4x，能够理解到，第二导电引脚408和第一导电引脚407是一一对应的关系，因而第二导电引脚408的位置根据第一导电引脚407的位置来设置，第二导电引脚408的数量根据第一导电引脚407的数量来设置。下面参照图4和图5先说明第一导电引脚407的位置设置，图4和图5中填充相同的图形表示同一标号标注的结构。
71.参照图4，中介片403内设置有纵向的第一信号过孔406，第一信号过孔406用于实现芯片401和芯片402之间的通信。具体地，第二导电引脚408
→
第一导电引脚407
→
第一信号过孔406
→
第一重布线层4051
→
第一信号过孔406
→
第一导电引脚407
→
第二导电引脚408，构成了芯片401和芯片402之间的通信线路(图中示出了这样两个通信线路)。第一信号过孔406包括位于中介片403内且连接到重布线层405的第一端(即图中所示的第一信号过控406的下端)和位于中介片403第一表面上第一位置的第二端(即图中所示的第一信号过控406的上端)，上述第一导电引脚407在中介片403第一表面的形成位置则包括所述第一位置。也就是说，中介片403第一表面上形成的所有第一导电引脚407中至少一部分设置在第一位置。一个第一位置设置一个第一导电引脚407，从而实现芯片401和芯片402之间的通信。由于第一信号过孔406是纵向的且第一信号过孔406的第一端连接到第一重布线层4051，因而第一导电引脚407中至少一部分的设置是由横向的重布线层405的端部位置决定。
72.参照图5，一些示例中，中介片403内设置有纵向的第二信号过孔411，第二信号过孔411用于实现芯片401/芯片402与中介片403下表面所耦接基板之间的通信。第二信号过孔411包括第三端(即图中所示的下端)和第四端(即图中所示的上端)；中介片403的与中介片403第一表面相对的一面设置有连接件412，第三端用于连接连接件412；第四端位于第一表面的第二位置，第一导电引脚407在第一表面的形成位置包括第二位置。也就是说，中介片403第一表面上形成的所有第一导电引脚407中至少一部分设置在第二位置。一个第二位置设置一个第一导电引脚407，从而实现芯片401/芯片402与基板之间的通信。由于第二信号过孔411是纵向的，因而第一导电引脚407中至少一部分的设置由第三端的位置决定。
73.在一个可选的实施例中，第三端位于中介片403的与中介片403第一表面相对的一面上且直接连接到连接件412，这样第二导电引脚408
→
第一导电引脚407
→
第二信号过孔411
→
连接件412构成了芯片401/芯片402和基板之间的通信线路(图5示出了这样四个通信
线路)。该实施例中，第三端的位置由其连接的连接件412的位置决定，一个第三端连接一个连接件412，因而上述第一导电引脚407中至少一部分的设置直接由连接件412的位置决定。
74.在另一个可选的实施例中，中介片403内设置有纵向的第三信号过孔413，第三信号过孔413包括第五端(即图中所示的下端)和第六端(即图中所示的上端)，第五端位于中介片403的与中介片403第一表面相对的一面且连接连接件412，第六端位于中介片403内；中介片403还内置第二重布线层4052；第三端位于中介片403内，且通过第二重布线层4052和第六端连接。这样，第二导电引脚408
→
第一导电引脚407
→
第二信号过孔411
→
第二重布线层4052
→
第三信号过孔413
→
连接件412构成了芯片401/芯片402和基板之间的通信线路(图5示出了这样两个通信线路)。
75.需要说明的是，内置有重布线层的中介片403可以是通过多个层状结构堆叠而成的一个整体结构，具体可以是在一个层状结构表面制作了重布线层后再堆叠其它层状结构来形成，这样重布线层可以制作在中介片403内的任意深度。图5中为了减少中介片403在形成过程中所需层状结构的数量，第一重布线层4051和第二重布线层4052只制作在中介片403内两个不同的深度，其中，所有第一重布线层4051和一部分第二重布线层4052制作在中介片403内较上的部分，因而这些重布线层亦称为上布线层；另一部分第二重布线层4052制作在中介片403内较下的部分，因而这些重布线层亦称为下布线层。
76.应当理解的是，上述第一重布线层4051和第二重布线层4052在中介片403内的深度在本公开实施例中并不限定，只要中介片403内所有布线层及各布线层连接的信号过孔在位置上不相互影响即可。并且，上述第二信号过孔411和第三信号过孔413的深度之间并不一定存在着不变的大小关系，正如图5所示第二信号过孔411的深度可以大于第三信号过孔413也可以小于第三信号过孔413，其它情况下第二信号过孔411的深度还可以等于第三信号过孔413。
77.参照图5，第二信号过孔411结合第三信号过孔413来实现中介片403两表面的芯片和基板的互连时，由于第二重布线4052的存在，第三信号过孔413可以位于第二信号过孔411周围的任一位置，这样上述第二位置的设置不严格受连接件412的位置限定。
78.该实施例中，由于第三信号过孔413是纵向的，因而第六端的位置由连接件412的位置决定；而第六端通过第二重布线层4052和第三端连接，第三端的位置由第二重布线层4052连接第三端的一端的位置决定，因而第三端无需纵向直接连接连接件412，第三端的位置设置更加灵活，从而第二位置更加灵活，即第一导电引脚407的位置设置可以更加灵活一些。
79.上述连接件412用于将中介片403和基板连接。在一些示例中，可采用反扣焊接(flip chip on board)的方式将中介片403连接到基板的上表面。反扣焊接是在中介片403本身之外围各对应点做上各种微型“焊锡凸块”，微型“焊锡凸块”与基板上表面上事先备妥的焊接点对应互接，然后采用引线键合工艺将中介片403上的焊区和基板上的焊区相连。在中介片403全表面各处都有“焊锡凸块”的情况下，反扣焊接特称为c4法(controlled collapsed chip connection)，此情况下连接件412即为c4焊球(c4 bump)。本公开实施例中连接件412是一个更具广泛意义的电子连接元件，其形式包括但不局限于球形，而且不仅可以是反扣焊接形成的连接件，因此根据其功能定义术语“连接件”。
80.需要说明的是，第一信号过孔406用于构成芯片401和芯片402之间的通信线路，因
而第一信号过孔406的设置是必要的，从而上述第一位置是一定存在的。第二信号过孔411和第三信号过孔413都是用于构成芯片401/芯片402和基板之间的通信线路，而芯片401/芯片402不是必须通过信号过孔和基板通信(例如在芯片401/芯片402的一部分位于中介片403之外的情况下芯片401/芯片402可以通过焊球直接和基板连接)，因而上述第二位置不一定存在。并且，即使第二位置存在，芯片401/芯片402可以通过上述两个可选实施例中的任一个或两个实现与基板的互联。因而，第一导电引脚407的设置位置不限于图4和图5所示的情况。
81.基于以上对设置第一导电引脚407位置的说明，由于第一导电引脚407设置在中介片403第一表面上的第一位置和第二位置，且一个第一位置设置一个第一导电引脚407，一个第二位置设置一个第一导电引脚407，因而第一导电引脚407的数量由第一表面上的第一位置和第二位置的总数决定。
82.本公开实施例提供的上述任一种半导体器件4x，第一介质层409和第二介质层410之间以及第一导电引脚407与第二导电引脚408之间，是在第一介质层409和第二介质层410预键合后通过退火过程实现各自的依赖范德瓦尔斯力的结合。应当理解的是，由于先进行第一介质层409和第二介质层410的预键合，后进行第一介质层409和第二介质层410之间以及第一导电引脚407与第二导电引脚408之间的依赖范德瓦尔斯力的结合，且第一导电引脚407的材料热膨胀系数大于第一介质层409，因而退货过程进行前第一导电引脚407是相对于第一介质层409凹陷。同样，退货过程进行前第二导电引脚408是相对于第二介质层410凹陷。一种示例性的过程为：先在引脚的化学机械抛光工序使得第一导电引脚407相对于第一介质层409凹陷以及使得第二导电引脚408相对于第二介质层410凹陷，然后在环境温度下预键合第一介质层409和第二介质层410(即使得第一介质层409和第二介质层410相互接触)，再在退火过程中通过引脚材料的扩散实现第一导电引脚407和第二导电引脚408的结合，并且退火过程中第一介质层409和第二介质层410也实现了更紧密的结合。由于范德瓦尔斯力是分子间本身存在的一种将分子聚集在一起的作用力，因而上述第一介质层409和第二介质层410可以做到很薄，上述第一导电引脚407与第二导电引脚408也可以做到很小。
83.基于现有的工艺，第一导电引脚407和第二导电引脚408的尺寸可以小于10um。相对于微凸球的40um的下限尺寸来说，芯片单位面积上允许制作的导电引脚明显增多，这样芯片间的互连密度(interconnect density)得以增大，芯片间的信道更加密集(亦称带宽增加)；并且，由于第一导电引脚407和第二导电引脚408是芯片间互联的一部分线路，因而第一导电引脚407和第二导电引脚408的尺寸较小使得芯片间互联的线路较短，从而芯片间的信号传递较快。
84.基于现有的工艺，第一介质层409和第二介质层410各自的厚度可以小于10um，这使得半导体器件4x众多方面的性能得到改善。一方面，中介片403无需设置较大的厚度来承载第一介质层409、第二介质层410、第一导电引脚407以及第二导电引脚408的重量；并且，由于中介片403的第一表面无需焊接微凸球因而也免遭应力损坏，从而中介片403允许设置成小于30um的厚度(由于中介片403的相对于第一表面的表面通常要采用反扣焊接的方式连接到基板的上表面，因而经验证中介片303的厚度不可再远小于30um)。相对于cowos封装工艺中中介片303约100um的厚度来说，这里不到30um的中介片403在厚度上得以大幅度改善，这样使得中介片403内设置的信号过孔的孔深减小，从而中介片403两表面的芯片和基
板之间能较快递传递信号；并且，信号过孔引起的电性能损耗减小、信号过孔引起的信号串扰也减少，因而也有助于半导体器件4x所传递信号的完整性得以提高。另一方面，中介片403允许设置成小于30um的厚度，第一介质层409和第二介质层410各自的厚度可以小于10um，因而第二表面到中介片403的相对于第一表面的表面只有不到50um的厚度。相对于cowos封装工艺中中介片303约100um的厚度以及有机填充胶310约50um的厚度来说，第二表面到中介片403的相对于第一表面的表面具有明显的距离缩短(150um缩短到50um)的优势，这不仅使得半导体器件4x更薄而且使得连接件412不会因承载较重而变形，即连接件412的连接可靠性也得以提高。
85.本公开第二实施例的半导体器件的制造方法
86.图6所示为本公开第二实施例所提供半导体器件的制造方法流程图。该半导体器件包括中介片和多个芯片，中介片用于实现多个芯片的互联。参照图6，该制造方法包括：
87.步骤s110，在中介片的第一表面形成第一介质层和第一导电引脚，第一导电引脚相对于第一介质层凹陷。
88.步骤s120，在芯片的第二表面形成第二介质层和第二导电引脚，第二导电引脚相对于第二介质层凹陷。
89.步骤s130，将第一介质层和第二介质层预键合，且将第一介质层和第二介质层之间、以及将第一导电引脚和第二导电引脚之间，通过退火过程实现各自的依赖范德瓦尔斯力的结合。
90.上述第一介质层可以通过化学气相沉积的方式形成于第一表面上，然后根据第一导电引脚的位置设置要求通过刻蚀和电镀等过程在第一介质层中形成第一导电引脚。同样，第二介质层可以通过化学气相沉积的方式形成于第二表面上，然后根据第一导电引脚的位置设置通过刻蚀和电镀等过程在第二介质层中形成上述第二导电引脚。第一导电引脚的位置设置可以参照上文相关描述，这里不再赘述。退火工艺属于现有技术，这里不进行详述。
91.本公开实施例将第一介质层和第二介质层之间以及将第一导电引脚和第二导电引脚之间通过退火过程实现各自的依赖范德瓦尔斯力的结合，从而第一导电引脚和第二导电引脚的尺寸允许设置得更小，第一介质层和第二介质层的厚度也允许设置得更小，进而使得半导体器件众多方面的性能得以改善。
92.7a-7b是该实施例所提供制造方法包括的各步骤的工艺示意图。
93.参照图7a，上述步骤s110即在中介片403的第一表面形成第一介质层409和第一导电引脚407以及介质片403内要求设置的一些结构(例如图中所示的第一信号过孔405和重布线层405)，从而制造了模块x3。上述步骤s120即在芯片401和芯片402各自的第二表面上形成第二介质层410和第二导电引脚408，从而制造了模块x1和模块x2。上述步骤s130即将第一介质层409和第二介质层410连接以及将第一导电引脚407和第二导电引脚408连接，从而制造了模块x4。需要说明的是，基于模块x1、模块x2和模块x3形成的模块x4，芯片401和芯片402之间的第二介质层410无间断，这是由退火工艺造成的，即退火过程中模块x1的第二介质层410和模块x2的第二介质层410皆膨胀从而在芯片401和芯片402之间接合。结合图6和图7a可见，本公开实施例所提供制造方法允许多个初始模块(即模块x1、模块x2和模块x3)同时制作，从而有利于制造效率的提高。
94.参照图7b，在制造了模块x4后，相继执行如下步骤：利用塑封材料415塑封芯片401和芯片402从而制造了模块x5
→
减薄芯片401和芯片402上的塑封材料415以露出芯片401和芯片402各自上表面从而制造了模块x6
→
从中介片403的与中介片403第一表面相对的一面减薄中介片403以露出目标端从而便于在露出的所述目标端上连接连接件412以制造模块x7。其中，目标端是中介片403内设置的目标信号过孔(例如图5所示的第二信号过孔412或第三信号过孔413)的用于连接连接件412的一端，连接件412用于连接中介片403和上述实施例中的基板。这里在中介片403的第一表面的结构制作完成后减薄中介片403，使得中介片403因第一表面结构制作而损坏的可能性进一步降低。结合图7a和图7b可见，上述半导体器件4x虽然采用了一种新的连接结构使得第一介质层409和第二介质层410之间以及第一导电引脚407和第二导电引脚408之间实现各自的连接，但该半导体器件4x的制造过程与现有的塑封和减薄等工艺兼容。
95.上述方法实施例的一些实现细节已经在前面的器件实施例部分详细描述，可以参考前面的器件实施例的部分，这里故不赘述。
96.本公开第三实施例的半导体器件
97.图8所示为第三实施例所提供的半导体器件。参照图8，该半导体器件800包括：中介片801，中介片801的第一表面(即图中所示中介片801的上表面)设置有第一导电引脚802；芯片803，芯片803的第二表面(即图中所示的芯片803的下表面)设置有第二导电引脚804，芯片803的第二表面耦接到中介片801的第一表面且第二导电引脚804和第一导电引脚802连接；连接件805，设置在中介片801的与中介片801第一表面相对的一面上，用于连接基板。其中，中介片801内置有纵向的第二信号过孔806、第二重布线层807和纵向的第三信号过孔808；第二信号过孔806包括第三端(即图中所示的第二信号过孔806的下端)和第四端(即图中所示的第二信号过孔806的上端)，第四端位于中介片801的第一表面以连接第一导电引脚802；第三信号过孔808包括第五端(即图中所示的第三信号过孔808的下端)和第六端(即图中所示的第三信号过孔808的上端)，第五端位于中介片801的与中介片801第一表面相对的一面以连接连接件805；第三端和第六端各自位于中介片801内且通过第二重布线层807连接。
98.应当理解的是，该实施例提供的半导体器件800中，第二导电引脚804和第一导电引脚802可以如第一实施例所述的方式连接。进一步，该实施例提供的半导体器件800还可以包括其它结构，如上述第一实施例的形成于中介片801第一表面的第一介质层808以及形成于芯片803第二表面的第二介质层809，以及，第一介质层808和第二介质层809可以如第一实施例所述的方式连接。本公开实施例对半导体器件800是否设置其它结构、设置哪些其它结构以及如何设置其它结构并不作限定。
99.半导体器件800的一些细节已经在前面第一实施例详细描述，可以参考前面的器件实施例的部分，这里故不赘述。
100.本公开实施例所提供的半导体器件800，通过设置第二重布线层807，使得相互连接的第一导电引脚802和连接件805不必将位置都限制在同一竖线上，即有利于第一导电引脚802位置的灵活设置以及有利于连接件805位置的灵活设置。
101.本公开第四实施例的封装器件
102.图9所示为第四实施例所提供的封装器件。参照图9，封装器件900包括基板901和
半导体器件902，其中，基板901是封装基板或中介基板，基板901具有第三表面；半导体器件902是如上第一实施例所述的任一种半导体器件4x或者如上第三实施例所述的任一种半导体器件800，半导体器件902所包括中介片的与中介片第一表面相对的一面耦接到基板901的第三表面(具体可以是通过图9所示的连接件903耦接)。由于如上第一实施例所述的任一种半导体器件4x在厚度、可靠性以及信号的传递速率和完整性等多个方面都相较于现有技术得到改善，如上第三实施例所述的任一种半导体器件800使得第一导电引脚802和连接件805的设置位置更加灵活，因而这里的封装器件900的众多性能相应地得以改善。
103.本公开第五实施例的电子装置
104.图10是本公开又一实施例提供的电子装置的结构性框图。如图上所示，该电子装置10提供母板1000，在母板1000上设置各种组件。母板1000作为上述封装器件900的外部电路板使用。母板1000例如为印刷电路板。母板1000上承载各种组件，包括而不限于处理器1002、图形处理器1003、动态随机存取存储器1004、静态随机存取存储器1010、闪存1006、gps芯片1008乃至显卡1005、蓝牙芯片1007、视频编解码器1009等等。这些组件通过物理和电气方式耦合到母板1000上。母板1000提供各种组件之间的通信功能。
105.母板1000上承载的组件中，一些需要集成多个芯片。对于需要集成多个芯片的组件，至少有部分是通过上述实施例提供的封装方法封装为一个较轻薄的封装器件。在进一步的实施方式中，例如，一些组件的功能可集成在处理器中，例如，动态随机存取存储器1004、静态随机存取存储器1010可和处理器1002通过上述实施例提供的封装方法封装为一个较轻薄的封装器件并将其作为本实施例的集成有动态随机存取存储器1004和静态随机存取存储器1010的处理器1002使用。上述实施例提供的封装方法所封装成的封装器件在众多性能上表现优良，因而该电子装置10的众多性能也相对于现有技术得到明显改善。
106.处理器来自于传统的计算机系统，它是起到总控和调度作用的处理器。处理器在逻辑控制方面非常有效，但在专用性方面往往存在不足，因此处理器有时会和各种专用的加速单元集成在一起，例如，专用于神经网络模型计算的加速单元、在图形处理方面效率更高的图形处理器、等等。在本实施例中，将处理器1002和图形处理器1003通过母板1000集成在同一个电子装置10中。
107.通信芯片实现无线通信，以便于向电子装置10以及从电子装置10传输数据。术语“无线”并不意味着相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含导线。通信芯片可实现多种无线标准或协议中的任何无线标准或协议，包括但不限于wi-fi(ieee 802.11系列)、wimax(ieee 802.16系列)、ieee 802.20、长期演进(lte)、ev-do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其衍生物以及指定为3g、4g、5g及以上的任何其它无线协议。既然有很多不同的通信协议，基于每种通信协议，都可以构建独立的通信芯片。例如图上母板1000上设置了gps芯片1008、蓝牙芯片1007，此外板1000还会设置一些专用于较长距离无线通信，诸如gps、edge、gprs、cdma、wimax、lte、ev-do等芯片。此外，其他功能，例如指南针、各种组件驱动、等等，也可以形成各种组件并通过母板1000集成到电子装置10中。
108.此外，该电子装置中还包括一些不通过母板1000集成到电子装置10的组件，例如声卡1011、键盘1012、鼠标1013和网卡1014。这些组件为电子装置10提供输入输出功能。
109.本公开实施例的商业价值
110.本公开实施例提供的半导体器件，中介片和中介片第一表面横向固定的多个芯片间不再通过微凸球连接，而是通过一种新的连接结构连接。芯片和中介片之间的导电引脚可以设置得很小且位置较为灵活，而且芯片和中介片之间的连接结构整体上可以设置得很薄，中介片的允许厚度也可以相对于现有技术大幅度减小。这种改进有助于减小2.5d封装器件的产品厚度，符合产品轻薄化、小型化和灵活化的趋势，并且芯片间的互连密度得以增加，半导体器件所传递信号的速率和完整性得以提高，半导体器件内不同部分间的物理连接可靠性得以改善。因而本公开实施例所提供的半导体器件以及包括本公开实施例所提供半导体器件的封装器件和电子装置皆具有良好的市场前景，并由此产生较高的经济价值和商业价值。
111.应该理解，本说明书中的各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置和系统实施例中描述的方法，所以描述的比较简单，相关之处参见其他实施例的部分说明即可。
112.应该理解，上述对本说明书特定实施例进行了描述。其它实施例在权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
113.应该理解，本文用单数形式描述或者在附图中仅显示一个的元件并不代表将该元件的数量限于一个。此外，本文中被描述或示出为分开的模块或元件可被组合为单个模块或元件，且本文中被描述或示出为单个的模块或元件可被拆分为多个模块或元件。
114.还应理解，本文采用的术语和表述方式只是用于描述，本说明书的一个或多个实施例并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。