半导体装置的制作方法

半导体装置
1.本技术要求于2020年9月15日在韩国知识产权局提交的第10-2020-0118300号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
2.本公开的示例实施例涉及一种半导体装置。更具体地，本公开的示例实施例涉及一种包括位线结构的动态随机存取存储器(dram)装置。


背景技术：

3.dram装置的位线结构可以具有堆叠结构，该堆叠结构包括包含掺杂的多晶硅的第一导电图案和包含金属的第二导电图案。位线结构可以接触有源图案的凹部以电连接到有源图案的凹部，间隔件结构的在位线结构的侧壁上的下部可以形成在凹部中。如果位线结构具有窄的宽度，则流过其的电流可能不足以用于装置的正常工作。然而，增加位线结构的宽度可能由于凹部的尺寸而被限制。


技术实现要素：

4.示例实施例提供了具有改善的特性的半导体装置及其形成方法。
5.根据发明构思的示例实施例，半导体装置可以包括：有源图案，在基底上；栅极结构，在有源图案的上部中(例如，掩埋在有源图案的上部处)；位线结构，在有源图案上；下间隔件结构，在位线结构的侧壁的下部上延伸(例如，覆盖位线结构的侧壁的下部)；上间隔件结构，在位线结构的侧壁的上部上延伸(例如，覆盖位线结构的侧壁的上部)；接触插塞结构，在与位线结构相邻的有源图案(例如，有源图案的上部)上；以及电容器，在接触插塞结构上。下间隔件结构可以包括顺序地堆叠在基底上(例如，在可以与基底的上表面基本上平行的水平方向上顺序地堆叠)的第一下间隔件和第二下间隔件，第一下间隔件可以接触位线结构的侧壁的下部且可以不包括氮，并且第二下间隔件可以包括与第一下间隔件的材料不同的材料。上间隔件结构的部分可以接触位线结构的上侧壁，并且可以包括与第一下间隔件的材料不同的材料。
6.根据发明构思的示例实施例，半导体装置可以包括：有源图案，在基底上；栅极结构，在有源图案的上部中(例如，掩埋在有源图案的上部处)；位线结构，在有源图案上，并且包括顺序地堆叠在基底上(例如，在可以与基底的上表面基本上垂直的竖直方向上顺序地堆叠)的第一导电图案、扩散阻挡件、第二导电图案和覆盖图案；下间隔件结构，在位线结构的第一导电图案的至少一部分的侧壁上延伸(例如，覆盖位线结构的第一导电图案的至少一部分的侧壁)；上间隔件结构，在下间隔件结构上且在位线结构的侧壁的部分上延伸(例如，覆盖位线结构的侧壁的部分)；接触插塞结构，在与位线结构相邻的有源图案(例如，有源图案的上部)上；以及电容器，在接触插塞结构上。第一导电图案可以包括掺杂有n型杂质的多晶硅，并且第二导电图案可以包括金属。下间隔件结构可以包括顺序堆叠在位线结构的第一导电图案的至少一部分的侧壁上(例如，在可以与基底的上表面基本上平行的水平
方向上顺序地堆叠)的第一下间隔件和第二下间隔件，第一下间隔件可以接触第一导电图案的至少一部分的侧壁且可以包括氧化物，并且第二下间隔件可以包括氮化物。第一下间隔件不接触位线结构的侧壁的所述部分，并且上间隔件结构的部分可以接触位线结构的侧壁且可以包括氮化物。
7.根据发明构思的示例实施例，半导体装置可以包括：有源图案，在基底上；栅极结构，在有源图案的上部中(例如，掩埋在有源图案的上部处)；位线结构，在有源图案上，并且包括顺序地堆叠在基底上(例如，在可以与基底的上表面基本上垂直的竖直方向上顺序地堆叠)的第一导电图案、第二导电图案和覆盖图案；第一间隔件，在第一导电图案的侧壁上且包括氧化硅；第二间隔件，在第一间隔件的外侧壁以及第二导电图案和覆盖图案的侧壁上延伸(例如，覆盖第一间隔件的外侧壁以及第二导电图案和覆盖图案的侧壁)；第三间隔件和第四间隔件，顺序地堆叠在第二间隔件的外侧壁的下部上(例如，在可以与基底的上表面基本上平行的水平方向上顺序地堆叠)；第五间隔件和第六间隔件，顺序地堆叠(例如，在水平方向上顺序地堆叠)在第二间隔件的上外侧壁上；接触插塞结构，在与位线结构相邻的有源图案(例如，有源图案的上部)上；以及电容器，在接触插塞结构上。
8.根据发明构思的示例实施例，半导体装置可以包括：有源图案，在基底上；栅极结构，在有源图案的上部中(例如，掩埋在有源图案的上部处)，并且在可以与基底的上表面基本上平行的第一方向上延伸；位线结构，在可以与基底的上表面基本上平行且与第一方向基本上垂直的第二方向上延伸，有源图案的在有源图案的长度方向上的中间部分的上表面朝向基底凹入，位线结构接触有源图案的中间部分的上表面，并且位线结构包括顺序地堆叠在基底上(例如，在可以与基底的上表面基本上垂直的竖直方向上顺序地堆叠)的第一导电图案、扩散阻挡件、第二导电图案和覆盖图案；下间隔件结构，在位线结构的第一导电图案的至少一部分的侧壁上延伸(例如，覆盖位线结构的第一导电图案的至少一部分的侧壁)，并且包括顺序地堆叠在位线结构的第一导电图案的至少一部分的侧壁上(例如，在可以与基底的上表面基本上平行的水平方向上顺序地堆叠)的第一下间隔件和第二下间隔件；上间隔件结构，在位线结构的未被下间隔件结构覆盖的部分的侧壁上延伸(例如，覆盖位线结构的未被下间隔件结构覆盖的部分的侧壁)，并且包括顺序地堆叠在位线结构的所述部分的侧壁上(例如，在水平方向上顺序地堆叠)的第一上间隔件、第二上间隔件和第三上间隔件；接触插塞结构，在有源图案的在有源图案的长度方向上的相对的端部中的一个上，并且包括顺序地堆叠在基底上(例如，在竖直方向上顺序地堆叠)的下接触插塞、欧姆接触图案、阻挡层和上接触插塞；以及电容器，在接触插塞结构上。第一下间隔件可以接触位线结构的第一导电图案的至少一部分的侧壁且可以不包括氮，并且第二下间隔件可以包括与第一下间隔件的材料不同的材料。第一上间隔件可以接触位线结构的未被下间隔件结构覆盖的所述部分的侧壁，并且可以包括与第一下间隔件的材料不同的材料。
9.在半导体装置中，电流可以容易地流过位线结构，因此包括位线结构的半导体装置可以具有增强的电特性。
附图说明
10.图1和图2分别是示出根据发明构思的示例实施例的半导体装置的平面图和剖视图。
11.图3至图20是示出根据发明构思的示例实施例的制造半导体装置的方法的视图。
12.图21至图24是根据发明构思的示例实施例的图2的区域x的剖视图。
13.图25至图27是示出根据发明构思的示例实施例的制造半导体装置的方法的图2的区域x的剖视图。
具体实施方式
14.通过参照附图的下面的详细描述，根据发明构思的示例实施例的切割精细图案的方法、使用其形成有源图案的方法以及使用其制造半导体装置的方法的以上和其它方面及特征将变得容易理解。将理解的是，虽然在此可以使用术语“第一”、“第二”和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，下面讨论的第一元件、组件、区域、层或部分可以被命名为第二或者第三元件、组件、区域、层或部分而不脱离发明构思的教导。
15.图1和图2分别是示出根据发明构思的示例实施例的半导体装置的平面图和剖视图。图2包括沿着图1的线a-a'和线b-b'截取的剖视图。
16.在下文中，在说明书中(且不一定在权利要求中)，与基底100的上表面基本上平行且基本上彼此垂直的两个方向可以分别被称为第一方向和第二方向，与基底100的上表面基本上平行且相对于第一方向和第二方向具有锐角的方向可以被称为第三方向，与基底100的上表面基本上平行且与第三方向基本上垂直的方向可以被称为第四方向。
17.参照图1和图2，半导体装置可以包括栅极结构160、位线结构325、第一下间隔件结构375、上间隔件结构、接触插塞结构和电容器550。另外，半导体装置可以包括第二覆盖图案430、绝缘结构、蚀刻停止层510以及第一层间绝缘层至第三层间绝缘层490、500和560。
18.例如，基底100可以包括硅、锗、硅锗或者诸如gap、gaas或gasb的
ⅲ‑ⅴ
族化合物半导体。在一些示例实施例中，基底100可以是绝缘体上硅(soi)基底或绝缘体上锗(goi)基底。
19.隔离图案110可以形成在基底100上，其侧壁被隔离图案110覆盖的有源图案105可以限定在基底100上。隔离图案110可以包括例如氧化物(例如，氧化硅)。如在此所使用的，“元件a覆盖元件b”(或类似语言)可以意味着元件a在元件b上且与元件b叠置，但不一定意味着元件a完全地覆盖元件b。例如，元件a可以仅覆盖元件b的部分。
20.在示例实施例中，多个有源图案105可以在第一方向和第二方向中的每个方向上彼此分隔开，有源图案105中的每个可以在第三方向上延伸某一长度(例如，预定长度)。如在此所使用的，“元件a在方向x上延伸”(或类似语言)可以意味着元件a在方向x上纵向地延伸。换句话说，方向x是元件a的长度方向。在一些实施例中，有源图案105中的每个可以在如图1中所示的第三方向上延伸。
21.栅极结构160可以在第一方向上延伸穿过有源图案105的上部和隔离图案110的上部，多个栅极结构160可以在第二方向上彼此分隔开。即，栅极结构160可以掩埋在有源图案105的上部和隔离图案110的上部处。栅极结构160可以包括在与基底100的上表面基本上垂直的竖直方向上顺序地堆叠的栅极绝缘层130、栅电极140和栅极掩模150。
22.栅极绝缘层130可以形成在有源图案105的表面上，栅电极140可以在栅极绝缘层
130和隔离图案110上沿第一方向延伸，栅极掩模150可以覆盖栅电极140的上表面。
23.例如，栅极绝缘层130可以包括例如氧化硅的氧化物，栅电极140可以包括例如钨、钛、钽等的金属或例如氮化钨、氮化钛、氮化钽等的金属氮化物，栅极掩模150可以包括例如氮化硅的氮化物。
24.在示例实施例中，位线结构325可以在有源图案105、隔离图案110和栅极结构160上沿第二方向延伸，多个位线结构325可以在第一方向上彼此分隔开。位线结构325中的每个可以接触有源图案105的上表面的部分(例如，在第三方向上的中心或中间部分)，并且可以在第二凹部230中接触隔离图案110的上表面的部分和与隔离图案110相邻的栅极结构160的上表面的部分。位线结构325在第二凹部230中的部分的底表面可以比位线结构325在第二凹部230的外侧处的其它部分的底表面低，位线结构325在第二凹部230中的部分可以被称为位线结构325的下部。
25.在示例实施例中，导电结构265可以包括顺序地堆叠的第二导电图案245和第三导电图案255(例如，图9中所示)或者顺序地堆叠的第一导电图案215和第三导电图案255(例如，图9中所示)。多个第二导电图案245可以在第一方向和第二方向中的每个方向上彼此分隔开。即，第二导电图案245中的每个的大部分可以形成在第二凹部230中，并且第二导电图案245中的每个的部分的可以从第二凹部230向上地突出。因此，第二导电图案245中的每个的大部分可以形成位线结构325的下部。第一导电图案215可以形成在第二凹部230的外侧处。
26.第三导电图案255可以在沿第二方向设置的第一导电图案215和第二导电图案245上沿第二方向延伸。在示例实施例中，第一导电图案至第三导电图案215、245和255中的每个可以包括例如掺杂有n型杂质的多晶硅，并且因此可以彼此合并。如在此所使用的，“元件a与元件b合并”(或类似语言)可以意味着元件a物理地连接到元件b。
27.扩散阻挡件295、第四导电图案305和第一覆盖图案315中的每个可以在第三导电图案255上沿第二方向延伸。例如，扩散阻挡件295可以包括例如氮化钛硅(tisin)的金属硅氮化物，第四导电图案305可以包括例如钨、铜、铝、钛、钽等的金属，第一覆盖图案315可以包括例如氮化硅的氮化物。
28.在示例实施例中，第一下间隔件结构375可以形成在第二凹部230中，并且可以覆盖位线结构325的下部(即，包括在导电结构265中的第二导电图案245在第一方向上的侧壁的大部分)。第一下间隔件结构375可以包括第一下间隔件335、第二下间隔件345和第三下间隔件355以及第四下间隔件365，第一下间隔件335接触第二导电图案245的侧壁的大部分和第二凹部230的底部，第二下间隔件345和第三下间隔件355顺序堆叠在第一下间隔件335上，第四下间隔件365在第三下间隔件355上且填充第二凹部230的剩余部分。因此，第四下间隔件365的侧壁可以被第三下间隔件355覆盖，第三下间隔件355的侧壁可以被第二下间隔件345覆盖，第二下间隔件345的侧壁可以被第一下间隔件335覆盖。在一些实施例中，如图2中所示，第一下间隔件335可以将第二下间隔件345、第三下间隔件355和第四下间隔件365与位线结构325的下部分开，第二下间隔件345、第三下间隔件355和第四下间隔件365中的每个可以与位线结构325的下部分隔开。如在此所使用的，“元件a填充元件b”(或类似语言)可以意味着元件a在元件b中，但不一定意味着元件a完全地填充元件b。
29.在示例实施例中，第一下间隔件335可以包括不包含氮的材料，例如，诸如氧化硅
或碳氧化硅的氧化物。第一下间隔件335可以不含氮。第二下间隔件345和第四下间隔件365可以包括与第一下间隔件335不同的材料(例如，诸如氮化硅的氮化物)，第三下间隔件355可以包括相对于第四下间隔件365具有高蚀刻选择性的材料(例如，诸如氧化硅的氧化物)。
30.上间隔件结构可以形成在位线结构325的除了其下部之外的其它部分的相对侧壁中的每个上，并且因此可以在第二方向上延伸。即，第一下间隔件结构375和上间隔件结构可以沿竖直方向顺序地堆叠在第二凹部230上。
31.在示例实施例中，上间隔件结构可以包括沿第一方向顺序地堆叠在位线结构325的相对侧壁中的每个上的第一上间隔件385、空气间隔件397、第三上间隔件405和第四上间隔件445。位线结构325的相对侧壁在第一方向上彼此分隔开。第一上间隔件385可以接触位线结构325的除了其下部之外的在第一方向上的相对侧壁中的每个，空气间隔件397可以接触第一上间隔件385的外侧壁的部分，第三上间隔件405可以接触空气间隔件397的外侧壁，第四上间隔件445可以接触第一覆盖图案315的上表面、第一上间隔件385的上表面和上外侧壁、空气间隔件397的顶部以及第三上间隔件405的上表面和上外侧壁。在一些实施例中，如图2中所示，空气间隔件397被第一上间隔件385和第三上间隔件405限定和围绕。
32.然而，在位线结构325的在第二方向上延伸的侧壁被第二覆盖图案430覆盖的区域中，空气间隔件397和第三上间隔件405可以沿第一方向顺序地堆叠在第一上间隔件385的外侧壁上，并且可以不形成第四上间隔件445。
33.在示例实施例中，第一上间隔件385可以具有“l”形的第一方向上的剖面。因此，由于第二凹部230上的第一上间隔件385，第一上间隔件385的下表面可以接触第一下间隔件结构375的上表面，空气间隔件397的底部可以不接触第一下间隔件结构375的上表面。第三上间隔件405的下表面可以接触第一下间隔件结构375的上表面的边缘。
34.在示例实施例中，空气间隔件397的最上表面和第三上间隔件405的最上表面可以比第一上间隔件385的最上表面低，并且可以比第四导电图案305的上表面高。如在此所使用的，“表面v比表面w高”(或类似语言)可以意味着表面w比表面v靠近基底，并且表面w相对于基底比表面v低。
35.在示例实施例中，第一上间隔件385可以包括与第一下间隔件335的材料不同的材料，例如，诸如氮化硅的氮化物。空气间隔件397可以包括例如空气。第三上间隔件405可以包括例如氮化硅的氮化物。第四上间隔件445可以包括例如氮化硅的氮化物或例如氧化硅的氧化物。在一些实施例中，空气间隔件397可以在其中不包括液体材料或固体材料，并且可以是空隙或空腔。在一些实施例中，空气间隔件397可以包括惰性气体(例如氩气)，或者可以是真空。
36.包括沿竖直方向顺序地堆叠的第一绝缘图案175、第二绝缘图案185和第三绝缘图案195的绝缘结构可以形成在位线结构325与有源图案105和隔离图案110的在第二凹部230外侧处的部分之间。第二绝缘图案185可以接触具有“l”形的剖面的第一上间隔件385的下表面，第三绝缘图案195可以接触位线结构325的下表面。
37.例如，第一绝缘图案175和第三绝缘图案195中的每个可以包括例如氮化硅的氮化物，第二绝缘图案185可以包括例如氧化硅的氧化物。
38.第二覆盖图案430可以在第一方向上延伸以在竖直方向上与栅极结构160叠置，并且可以部分地覆盖位线结构325在第一方向上的侧壁上的上间隔件结构的外侧壁。在示例
实施例中，多个第二覆盖图案430可以在第二方向上彼此分隔开。例如，第二覆盖图案430可以包括例如氮化硅的氮化物。
39.接触插塞结构可以包括沿竖直方向顺序地堆叠的下接触插塞425、欧姆接触图案455、阻挡层460和上接触插塞475。
40.下接触插塞425可以形成在有源图案105和隔离图案110上的在沿第一方向相邻的位线结构325之间以及沿第二方向相邻的第二覆盖图案430之间的第三凹部410上，并且可以接触上间隔件结构的第三上间隔件405的外侧壁和第二覆盖图案430中的每个的侧壁。因此，多个下接触插塞425可以形成为在第一方向和第二方向中的每个上彼此分隔开。在示例实施例中，下接触插塞425可以接触有源图案105中的每个在第三方向上的相对端中的每个。在示例实施例中，下接触插塞425的最上表面可以比空气间隔件397和第三上间隔件405的最上表面低。
41.例如，下接触插塞425可以包括掺杂有杂质的多晶硅。气隙(未示出)可以形成在下接触插塞425中。
42.欧姆接触图案455可以形成在下接触插塞425上。欧姆接触图案455可以包括例如硅化钴、硅化镍等。
43.阻挡层460可以形成在欧姆接触图案455的上表面以及第四上间隔件445的侧壁和上表面上。阻挡层460可以包括例如氮化钛、氮化钽、氮化钨等的金属氮化物。
44.上接触插塞475可以形成在阻挡层460上。上接触插塞475的上表面可以比位线结构325和第二覆盖图案430的上表面高。
45.在示例实施例中，多个上接触插塞475可以形成为在第一方向和第二方向上彼此分隔开，并且可以通过顺序地堆叠的第一层间绝缘层490和第二层间绝缘层500彼此分隔开。第一层间绝缘层490可以部分地穿透位线结构325的第一覆盖图案315的上部和位线结构325的侧壁上的上间隔件结构的上部。例如，第一层间绝缘层490可以包括具有低间隙填充特性的绝缘材料，第二层间绝缘层500可以包括例如氮化硅的氮化物。
46.在示例实施例中，上接触插塞475可以在平面图中布置为蜂窝图案。上接触插塞475中的每个在平面图中可以具有圆形、椭圆形或多边形的形状。上接触插塞475可以包括例如钨、铝、铜等的低电阻金属。
47.电容器550可以包括顺序地堆叠在上接触插塞475上的下电极520、介电层530和上电极540。在一些实施例中，下电极520和上电极540可以包括例如掺杂的多晶硅和/或金属的相同的材料。例如，介电层530可以包括氧化硅、金属氧化物和/或诸如氮化硅、金属氮化物的氮化物，金属可以包括例如铝、锆、钛、铪等。
48.蚀刻停止层510可以形成在介电层530与第一层间绝缘层490和第二层间绝缘层500之间，并且可以包括例如氮化物(例如，氮化硅)。
49.第三层间绝缘层560可以形成在第一层间绝缘层490和第二层间绝缘层500上，并且可以覆盖电容器550。第三层间绝缘层560可以包括例如氧化物(例如，氧化硅)。
50.半导体装置的位线结构325中的导电结构265可以包括例如掺杂有n型杂质的多晶硅，覆盖导电结构265的侧壁的至少一部分(即，第二导电图案245(例如，图9中所示)的侧壁的大部分)的第一下间隔件335可以不包括氮，而是包括诸如氧化硅或碳氧化硅的氧化物。如果第一下间隔件335包括氮，那么导电结构265中的电子会被俘获在第一下间隔件335中，
因此会在导电结构265的相对侧处产生耗尽区。因此，会减小电流可以流过的导电结构265的一部分，使得电流不会容易地在导电结构265中流动。
51.然而，在示例实施例中，第一下间隔件335可以不包括氮，因此电子可以不被俘获在第一下间隔件335中，使得电流可以容易地在导电结构265中流动。
52.图3至图20是示出根据发明构思的示例实施例的制造半导体装置的方法的视图。具体地，图3、图5、图8和图16是平面图，图4、图6至图7、图9至图15和图17至图20中的每个是剖视图。图4、图6至图7、图9、图15和图17至图20包括沿着对应的平面图的线a-a'和线b-b'截取的剖面，图10至图14是图9的区域x的放大剖视图。
53.参照图3和图4，可以在基底100上形成有源图案105，并且可以形成覆盖有源图案105的侧壁的隔离图案110。
54.可以在基底100上执行离子注入工艺以形成杂质区(未示出)，并且可以部分地蚀刻有源图案105和隔离图案110以形成在第一方向上延伸的第一凹部。
55.可以在第一凹部中形成栅极结构160。栅极结构160可以包括栅极绝缘层130、栅电极140和栅极掩模150，栅极绝缘层130在有源图案105的被第一凹部暴露的表面上，栅电极140在栅极绝缘层130上以填充第一凹部的下部，栅极掩模150在栅电极140上以填充第一凹部的上部。栅极结构160可以在第一方向上延伸，多个栅极结构160可以在第二方向上彼此分隔开。
56.例如，可以通过对有源图案105的被第一凹部暴露的表面执行热氧化工艺来形成栅极绝缘层130。
57.参照图5和图6，可以在基底100上顺序地形成绝缘层结构200、第一导电层210和第一掩模220，并且可以使用第一掩模220作为蚀刻掩模来蚀刻第一导电层210和绝缘层结构200，以形成暴露有源图案105的第一孔230。
58.在示例实施例中，绝缘层结构200可以包括顺序地堆叠的第一绝缘层170、第二绝缘层180和第三绝缘层190。
59.例如，第一导电层210可以包括例如掺杂有n型杂质的多晶硅，第一掩模220可以包括例如氮化硅的氮化物。
60.在蚀刻工艺期间，也可以蚀刻有源图案105和与有源图案105相邻的隔离图案110的被第一孔230暴露的上部以及栅极掩模150的上部，以形成第二凹部。即，第一孔230的底部可以被称为第二凹部。
61.在示例实施例中，第一孔230可以暴露沿第三方向延伸的有源图案105中的每个的上表面的部分(例如，在第三方向上的中心或中间部分)，因此多个第一孔230可以形成为在第一方向和第二方向上彼此分隔开。在一些实施例中，如图5和图6中所示，有源图案105在第三方向(即，有源图案105的长度方向)上的中间部分可以包括朝向基底100凹入且限定凹部230的上表面。
62.可以形成填充第一孔230的第二导电层240。
63.在示例实施例中，可以通过在有源图案105、隔离图案110、栅极掩模150和第一掩模220上形成初始第二导电层以填充第一孔230，并且通过例如cmp工艺和/或回蚀工艺去除初始第二导电层的上部来形成第二导电层240。因此，第二导电层240可以具有与第一导电层210的上表面基本上共面的上表面。如在此所使用的，术语“和/或”包括相关所列项中的
一个或更多个的任何组合和所有组合。
64.在示例实施例中，多个第二导电层240可以在第一方向和第二方向中的每个上彼此分隔开。第二导电层240可以包括例如掺杂有n型杂质的多晶硅，并且可以合并到第一导电层210。
65.参照图7，在去除第一掩模220之后，可以在第一导电层210和第二导电层240上顺序地形成第三导电层250、扩散阻挡件层290、第四导电层300和第一覆盖层310。
66.第三导电层250可以包括例如掺杂有n型杂质的多晶硅，并且可以与第一导电层210和第二导电层240合并。第四导电层300可以包括例如金属(例如，钨)。
67.参照图8和图9，可以对第一覆盖层310图案化以形成第一覆盖图案315，并且可以使用第一覆盖图案315作为蚀刻掩模顺序地蚀刻第四导电层300、扩散阻挡件层290、第三导电层250、第一导电层210和第二导电层240以及第三绝缘层190。
68.在示例实施例中，第一覆盖图案315可以在基底100上沿第二方向延伸，多个第一覆盖图案315可以形成为在第一方向上彼此分隔开。
69.通过蚀刻工艺，可以在第一孔230中在有源图案105、隔离图案110和栅极掩模150上形成顺序地堆叠的第二导电图案245、第三导电图案255、扩散阻挡件295、第四导电图案305和第一覆盖图案315，并且可以在第一孔230的外侧处在绝缘层结构200的第二绝缘层180上顺序地堆叠第三绝缘图案195、第一导电图案215、第三导电图案255、扩散阻挡件295、第四导电图案305和第一覆盖图案315。
70.如上所述，第一导电层至第三导电层210、240和250可以彼此合并，因此顺序地堆叠的第二导电图案245和第三导电图案255以及顺序地堆叠的第一导电图案215和第三导电图案255可以均形成一个导电结构265。在下文中，顺序地堆叠的导电结构265、扩散阻挡件295、第四导电图案305和第一覆盖图案315可以被称为位线结构325。
71.在示例实施例中，位线结构325可以在基底100上沿第二方向延伸，多个位线结构325可以在第一方向上彼此分隔开。位线结构325中的每个可以通过第一孔230接触有源图案105中的每个的部分(例如，在第三方向上的中心或中间部分)，并且因此可以电连接到有源图案105中的每个的部分(例如，在第三方向上的中心或中间部分)。
72.参照图10，可以在有源图案105、隔离图案110和栅极掩模150的被第一孔230暴露的上表面、第一孔230的侧壁和第二绝缘层180的上表面上形成覆盖位线结构325的第一下间隔件层330，可以在第一下间隔件层330上顺序地形成第二下间隔件层340和第三下间隔件层350，并且可以在第三下间隔件层350上形成填充第一孔230的第四下间隔件层360。
73.在示例实施例中，可以通过原子层沉积(ald)工艺形成第一下间隔件层330。第一下间隔件层330可以包括不包含氮的材料，例如氧化硅、碳氧化硅等。
74.第二下间隔件层340和第四下间隔件层360可以包括包含氮化物(例如，氮化硅)的材料，第三下间隔件层350可以包括相对于第四下间隔件层360具有高蚀刻选择性的材料，例如，诸如氧化硅的氧化物。
75.参照图11，可以执行第一湿蚀刻工艺和第二湿蚀刻工艺，以部分地蚀刻第一下间隔件层至第四下间隔件层330、340、350和360。
76.在示例实施例中，可以使用磷酸(h3po4)和scl溶液来执行第一湿蚀刻工艺。因此，可以蚀刻第四下间隔件层360，第三下间隔件层350可以用作第一湿蚀刻工艺的停止件。第
三下间隔件层350可能会被sc1溶液部分地蚀刻，然而，在第三下间隔件层350下面形成有第二下间隔件层340，因此位线结构325的侧壁可以不被第一湿蚀刻工艺暴露。
77.如果在没有形成第一下间隔件层330和第二下间隔件层340的情况下在形成第三下间隔件层350和第四下间隔件层360之后执行第一湿蚀刻工艺，那么会通过sc1溶液去除第三下间隔件层350以暴露位线结构325的侧壁，也会损坏包括金属的第四导电图案305。
78.另外，在用于在位线结构325的其上具有第三下间隔件层350的侧壁上形成第四下间隔件层360的高温工艺期间，包括在第四导电图案305中的诸如钨的金属会穿过包括氧化物的第三下间隔件层350移动到包括氮化物的第四下间隔件层360，当通过第一湿蚀刻工艺去除第四下间隔件层360的上部时，包括在第四导电图案305中的金属会破坏其中执行第一湿蚀刻工艺的室。
79.然而，在示例实施例中，包括氧化物的第一下间隔件层330和包括氮化物的第二下间隔件层340可以堆叠在位线结构325的侧壁与第三下间隔件层350之间，包括氮化物的第二下间隔件层340可以防止位线结构325的侧壁暴露于sc1溶液。另外，第一下间隔件层330和第二下间隔件层340可以防止包括在第四导电图案305中的金属移动到第四下间隔件层360。
80.可以使用氟化氢(hf)执行第二湿蚀刻工艺，因此可以蚀刻第一下间隔件层至第三下间隔件层330、340和350。
81.当执行第一湿蚀刻工艺和第二湿蚀刻工艺时，第一下间隔件层至第四下间隔件层330、340、350和360可以仅保留在第一孔230中，并且可以分别形成第一下间隔件至第四下间隔件335、345、355和365。顺序地堆叠在第一孔230的内壁上的第一下间隔件至第三下间隔件335、345和355以及在第三下间隔件355上且填充第一孔230的剩余部分的第四下间隔件365可以形成第一下间隔件结构375，位线结构325的在第一孔230中的下部的侧壁可以被第一下间隔件结构375覆盖。
82.可以在第一下间隔件结构375和第二绝缘层180上形成第一上间隔件层380，以覆盖位线结构325的未被第一下间隔件结构375覆盖的其它部分的侧壁和在位线结构325的位于第一孔230的外侧处的部分下面的第三绝缘图案195的侧壁，可以在第一上间隔件层380上形成第二上间隔件层390。
83.例如，第一上间隔件层380可以包括例如氮化硅的氮化物，第二上间隔件层390可以包括相对于第一上间隔件层380具有高蚀刻选择性的材料，例如，诸如氧化硅的氧化物。
84.参照图12，可以各向异性地蚀刻第一上间隔件层380和第二上间隔件层390，以分别形成覆盖位线结构325的在第一孔230上的上侧壁和位线结构325的在第一孔230的外侧处的部分的侧壁的第一上间隔件385和第二上间隔件395。
85.参照图14，也可以蚀刻第一绝缘层170和第二绝缘层180，第一绝缘图案175和第二绝缘图案185可以保留在位线结构325的在第一孔230的外侧处的部分下面以及其侧壁上的第一上间隔件385和第二上间隔件395下面。
86.因此，可以部分地暴露有源图案105和隔离图案110的上表面，顺序地堆叠在位线结构325与基底100之间的第一绝缘图案至第三绝缘图案175、185和195可以形成绝缘结构。
87.在蚀刻工艺期间，可以部分地蚀刻第一下间隔件结构375的边缘上部。
88.在示例实施例中，可以在位线结构325的在第一孔230上的侧壁和第一下间隔件结
构375的上表面上形成第一上间隔件385，并且第一上间隔件385可以具有“l”形的在第一方向上的剖面。另外，可以在第一孔230的外侧处的位线结构325的侧壁、第三绝缘图案195的侧壁和第二绝缘图案185的上表面上形成第一上间隔件385，并且第一上间隔件385可以具有“l”形的在第一方向上的剖面。在一些实施例中，如图12中所示，第一上间隔件385可以包括在竖直方向上延伸的竖直部分和从竖直部分的下端突出且在第一方向上延伸的水平部分。
89.参照图13，可以在位线结构325、第一上间隔件385和第二上间隔件395、第一绝缘图案175和第二绝缘图案185、有源图案105和隔离图案110上形成第三上间隔件层，并且可以各向异性地蚀刻第三上间隔件层以形成覆盖第一上间隔件385和第二上间隔件395的侧壁以及第一下间隔件结构375的边缘上表面的第三上间隔件405。
90.例如，第三上间隔件405可以包括相对于第二上间隔件395具有高蚀刻选择性的材料，例如，诸如氮化硅的氮化物。
91.在位线结构325的在第一孔230上的上部的侧壁和位线结构325的在第一孔230的外侧处的部分的侧壁上沿与基底100的上表面基本上平行的水平方向顺序地堆叠的第一上间隔件至第三上间隔件385、395和405可以被称为初始上间隔件结构。
92.参照图14，可以通过使用位线结构325、第一绝缘图案至第三绝缘图案175、185和195以及初始上间隔件结构作为蚀刻掩模的蚀刻工艺部分地去除有源图案105的上部和与有源图案105相邻的隔离图案110的上部，以形成第三凹部410。
93.参照图15，可以形成下接触插塞层420以填充基底100上的第三凹部410以及位线结构325之间的空间，并且可以使下接触插塞层420的上部平坦化，直到暴露第一覆盖图案315的上表面。
94.在示例实施例中，下接触插塞层420可以在第二方向上延伸，多个下接触插塞层420可以形成为在第一方向上被位线结构325彼此分隔开。
95.参照图16和17，可以在第一覆盖图案315和下接触插塞层420上形成包括第一开口(第一开口中的每个可以在第一方向上延伸，并且在第二方向上彼此分隔开)的第二掩模(未示出)，并且可以使用第二掩模作为蚀刻掩模来蚀刻下接触插塞层420。
96.在示例实施例中，第一开口中的每个可以在与基底100的上表面基本上垂直的竖直方向上与栅极结构160叠置。通过蚀刻工艺，可以形成暴露基底100上的栅极结构160的栅极掩模150的位于位线结构325之间的上表面的第二开口。
97.在去除第二掩模之后，可以在基底100上形成填充第二开口的第二覆盖图案430。第二覆盖图案430可以在位线结构325之间沿第一方向延伸，并且可以在第二方向上形成多个第二覆盖图案430。
98.因此，在位线结构325之间沿第二方向延伸的下接触插塞层420可以被划分为在第二方向上被第二覆盖图案430彼此分隔开的多个下接触插塞425。下接触插塞425中的每个可以接触有源图案105中的对应的有源图案105在第三方向上的相对端中的对应的一端，并且可以电连接到所述对应的一端。
99.参照图18，可以去除下接触插塞425的上部以暴露位线结构325的侧壁上的初始上间隔件结构的上部，并且可以去除暴露的初始上间隔件结构的第二上间隔件395的上部和第三上间隔件405的上部。因此，可以暴露第一上间隔件385的上侧壁。
100.还可以通过例如回蚀工艺去除下接触插塞425的上部。因此，下接触插塞425的上表面可以比第二上间隔件395和第三上间隔件405的最上表面低。
101.可以在位线结构325、初始上间隔件结构、第二覆盖图案430和下接触插塞425上形成第四上间隔件层，并且可以各向异性地蚀刻第四上间隔件层，使得可以形成覆盖位线结构325在第一方向上的相对侧壁中的每个上的初始上间隔件结构的第四上间隔件445，并且使得可以暴露下接触插塞425的上表面。
102.可以在下接触插塞425的暴露的上表面上形成欧姆接触图案455。在示例实施例中，可以通过在下接触插塞425、第四上间隔件445以及第一覆盖图案315和第二覆盖图案430上形成金属层、热处理金属层、以及去除金属层的未反应部分来形成欧姆接触图案455。
103.参照图19，可以在第四上间隔件445、欧姆接触图案455以及第一覆盖图案315和第二覆盖图案430上形成阻挡层460，可以在阻挡层460上形成填充位线结构325之间的空间的上接触插塞层470，并且可以使上接触插塞层470的上部平坦化。
104.在示例实施例中，上接触插塞层470的上表面可以比第一覆盖图案315和第二覆盖图案430的上表面高。
105.参照图20，可以去除上接触插塞层470的上部、阻挡层460的部分、第一覆盖图案315的上部以及第一上间隔件385、第二上间隔件395和第三上间隔件405的上部以形成第二孔480，因此可以暴露第二上间隔件395的上表面。
106.当形成第二孔480时，上接触插塞层470可以转变为上接触插塞475。在示例实施例中，多个上接触插塞475可以形成为在第一方向和第二方向中的每个方向上彼此分隔开，并且可以在平面图中布置为蜂窝图案。上接触插塞475中的每个在平面图中可以具有圆形、椭圆形或多边形的形状。
107.顺序地堆叠在基底100上的下接触插塞425、欧姆接触图案455、阻挡层460和上接触插塞475可以形成接触插塞结构。
108.可以去除暴露的第二上间隔件395以形成连接到第二孔480的气隙397。可以通过例如湿蚀刻工艺去除第二上间隔件395。
109.在示例实施例中，不仅可以去除第二上间隔件395的在位线结构325的沿第二方向延伸的侧壁上的被第二孔480直接暴露的部分，而且可以去除第二上间隔件395的在水平方向上与其直接暴露的部分平行的其它部分。即，不仅可以全部去除第二上间隔件395的被第二孔480暴露的未被上接触插塞475覆盖的部分，而且可以全部去除第二上间隔件395的在第二方向上与暴露部分相邻的被第二覆盖图案430覆盖的部分以及第二上间隔件395的在第二方向上与暴露部分相邻的被上接触插塞475覆盖的部分。
110.可以顺序地堆叠填充第二孔480的第一层间绝缘层490和第二层间绝缘层500。也可以在第二覆盖图案430上顺序地堆叠第一层间绝缘层490和第二层间绝缘层500。
111.第一层间绝缘层490可以包括具有低间隙填充特性的材料，因此可以不填充第二孔480下面的气隙397。气隙397也可以称为空气间隔件397，并且可以与第一上间隔件385、第三上间隔件405和第四上间隔件445一起形成上间隔件结构。即，气隙397可以是包括例如空气的间隔件。
112.再次参照图1和图2，可以形成接触上接触插塞475的上表面的电容器550。
113.具体地，可以在上接触插塞475以及第一层间绝缘层490和第二层间绝缘层500上
顺序地形成蚀刻停止层510和模制层(未示出)，并且部分地蚀刻蚀刻停止层510和模制层(未示出)以形成部分地暴露上接触插塞475的上表面的第三孔。
114.可以在第三孔的侧壁、上接触插塞475的暴露的上表面和模制层上形成下电极层(未示出)，可以在下电极层上形成填充第三孔的牺牲层(未示出)，并且可以使下电极层和牺牲层平坦化直到模制层的上表面被暴露以划分下电极层。可以通过例如湿蚀刻工艺去除牺牲层和模制层，因此可以在上接触插塞475的暴露的上表面上形成具有圆筒形形状的下电极520。可选地，下电极520可以具有填充第三孔的柱形状。
115.可以在下电极520的表面和蚀刻停止层510上形成介电层530，可以在介电层530上形成上电极540，使得可以形成包括下电极520、介电层530和上电极540的电容器550。
116.可以在基底100上形成覆盖电容器550的第三层间绝缘层560，以完成半导体装置的部分的制造。例如，第三层间绝缘层560可以包括例如氧化硅的氧化物。
117.图21至图24是根据发明构思的示例实施例的图2的区域x的剖视图。除了一些元件之外，这些半导体装置可以与图1和图2的半导体装置基本上相同或相似。因此，同样的附图标记指同样的元件，并且在此可以省略对若干元件的详细描述。
118.参照图21，包括在上间隔件结构中的第一上间隔件385可以具有在第一方向上的可以不具有“l”形状的剖面。因此，不仅第一上间隔件385的下表面而且空气间隔件397的底部可以接触第一下间隔件结构375的上表面。在一些实施例中，第一上间隔件385可以具有如图21中所示的线形状。
119.在参照图11和图12中所示的工艺中，代替顺序地堆叠第一上间隔件层380和第二上间隔件层390以及各向异性地蚀刻第一上间隔件层380和第二上间隔件层390，可以形成第一上间隔件层380并对其进行各向异性地蚀刻，并且可以形成第一上间隔件层380并对其进行各向异性地蚀刻，使得第一上间隔件385可以具有图21中所示的形状。
120.参照图22，半导体装置可以包括第二下间隔件结构377而不是第一下间隔件结构375，第二下间隔件结构377可以不包括第二下间隔件345和第三下间隔件355，而是可以仅包括第一下间隔件335和第四下间隔件365。
121.第一下间隔件335可以不包括氮，因此，如图1和图2中所示的半导体装置，电流可以容易地流过位线结构325的导电结构265。
122.参照图23，与图22的情况不同，包括在上间隔件结构中的第一上间隔件385在第一方向上的剖面可以不具有“l”形，因此不仅第一上间隔件385的下表面而且空气间隔件397的底部可以接触第二下间隔件结构377的上表面。在一些实施例中，第一上间隔件385可以具有如图23中所示的线形状。
123.参照图24，半导体装置可以包括第一间隔件275、第二间隔件285、第一下间隔件335和第四下间隔件365、空气间隔件397、第三上间隔件405以及第四上间隔件445，第一间隔件275在位线结构325的导电结构265的侧壁上，第二间隔件285在位线结构325的侧壁、第一间隔件275的外侧壁和第二凹部230的内壁上，第一下间隔件335和第四下间隔件365在第二凹部230中位于第二间隔件285上，空气间隔件397在第一下间隔件335和第四下间隔件365上且覆盖第二间隔件285的外侧壁的部分，第三上间隔件405覆盖空气间隔件397的外侧壁，第四上间隔件445接触第一覆盖图案315的上表面、第二间隔件285的上表面和上外侧壁、空气间隔件397的顶部以及第三上间隔件405的上表面和上外侧壁。
124.在示例实施例中，第一间隔件275可以包括例如氧化硅，并且不仅可以形成在导电结构265的侧壁上，而且可以在第二凹部230中形成在有源图案105的边缘上表面上。
125.第二间隔件285可以覆盖位线结构325的未被第一间隔件275覆盖的上侧壁和第一间隔件275的外侧壁，并且还可以覆盖第二凹部230的底部。第二间隔件285可以包括例如氮化硅的氮化物。
126.包括例如掺杂有n型杂质的多晶硅的导电结构265的整个侧壁可以被不包含氮的第一间隔件275覆盖，因此电子可以不被捕获在第一间隔件275中。因此，电流可以容易地流过导电结构265。
127.图25至图27是示出了根据示例实施例的制造半导体装置的方法的图2的区域x的剖视图。所述方法可以包括与参照图3至图20以及图1和图2所示的工艺基本上相同或相似的若干工艺，因此在此可以省略重复的解释。
128.参照图25，可以执行与参照图3至图9所示的工艺基本上相同或相似的工艺，并且可以对位线结构325的导电结构265的侧壁执行氧化工艺。
129.因此，可以在可以包括掺杂有n型杂质的多晶硅的导电结构265在第一方向上的相对侧壁中的每个上形成第一间隔件275，并且可以在包括硅的有源图案105的上表面的部分上形成第一间隔件275。
130.参照图26，可以在位线结构325的侧壁和上表面、第一间隔件275、第一孔230的内壁、第二绝缘层180的上表面以及第三绝缘图案195的侧壁上形成第二间隔件层280，可以在第二间隔件层280上顺序地形成第一下间隔件层330和第四下间隔件层360，并且可以对第一下间隔件层330和第四下间隔件层360执行湿蚀刻工艺。因此，可以在第一孔230中形成第一下间隔件335和第四下间隔件365。
131.可以在第二间隔件层280、第一下间隔件335和第四下间隔件365、第二绝缘层180以及第三绝缘图案195上形成第二上间隔件层390。
132.参照图27，可以各向异性地蚀刻第二上间隔件层390和第二间隔件层280以分别形成第二上间隔件395和第二间隔件285。
133.可以执行与参照图13所示的工艺基本上相同或相似的工艺，以形成第三上间隔件405。
134.可以执行与参照图14至图20以及图1和图2所示的工艺基本上相同或相似的工艺，以完成半导体装置的部分的制造。
135.虽然已经参照本发明构思的一些示例实施例示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离如由权利要求阐述的本发明构思的范围的情况下，可以对其进行形式和细节上的各种改变。因此，以上公开的主题将被认为是示例性的而不是限制性的，并且所附权利要求旨在覆盖落入发明构思的范围内的所有这种修改、改进和其它实施例。因此，在法律允许的最大程度上，所述范围将由权利要求及其等同物的最广泛允许解释来确定，并且不应受前述详细描述的约束或限制。