半导体结构及其形成方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着半导体集成电路(integrated circuit，ic)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
3.在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
4.目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。


技术实现要素：

5.本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形化目标层的图形传递精度和工艺效果。
6.为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心材料层；对所述核心材料层进行离子掺杂，适于提高所述核心材料层的耐刻蚀度，掺杂有离子的所述核心材料层作为抗刻蚀层，未掺杂有离子的所述核心材料层作为初始核心层，所述初始核心层沿第一方向延伸且沿第二方向间隔排列，所述第一方向和第二方向相垂直；形成贯穿与所述抗刻蚀层的侧壁相接触的部分初始核心层的间隙，剩余的所述初始核心层作为核心层，沿所述第二方向相邻所述核心层相对的侧壁分别为第一侧壁和第二侧壁；形成贯穿位于所述第一侧壁和第二侧壁之间的部分抗刻蚀层的沟槽，所述沟槽暴露出所述第一侧壁，且与位于所述第二侧壁上的间隙之间具有间隔；在所述沟槽的侧壁上形成掩膜侧墙，填充所述间隙，位于所述沟槽侧壁的所述掩膜侧墙围成第一凹槽；形成第二凹槽，贯穿位于所述第一凹槽和所述第二侧壁上的掩膜侧墙之间的抗刻蚀层；去除所述核心层，形成第三凹槽；以所述掩膜侧墙和抗刻蚀层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形。
7.相应的，本发明实施例还提供一种半导体结构，包括：基底，包括用于形成目标图形的目标层；分立于所述基底上的核心层，沿第一方向延伸且沿第二方向排布，所述第二方向垂直于第一方向，沿所述第二方向相邻核心层相对的侧壁分别为第一侧壁和第二侧壁；抗刻蚀层，位于所述核心层侧部的基底上，所述抗刻蚀层和所述核心层的侧壁之间形成有间隙，所述抗刻蚀层和所述核心层的材料相同，且所述抗刻蚀层中掺杂有离子，所述离子适于使所述抗刻蚀层的耐刻蚀度大于所述核心层的耐刻蚀度；沟槽，贯穿位于所述第一侧壁和第二侧壁之间的部分抗刻蚀层，所述沟槽暴露出所述第一侧壁，且与位于所述第二侧壁
上的间隙之间具有间隔；掩膜侧墙，位于所述沟槽的侧壁上且填充所述间隙，其中，位于所述沟槽侧壁上的所述掩膜侧墙围成第一凹槽，所述掩膜侧墙和所述抗刻蚀层用于作为图形化所述目标层的掩膜；第二凹槽，贯穿位于所述第一凹槽和位于所述第二侧壁上的掩膜侧墙之间的抗刻蚀层；其中，所述核心层用于为形成第三凹槽占据空间。
8.与现有技术相比，本发明实施例的技术方案具有以下优点：
9.本发明实施例提供的半导体结构的形成方法中，通过对核心材料层进行离子掺杂，以形成所述抗刻蚀层和初始核心层，从而实现对所述核心材料层的图形化，且所述离子掺杂适于提高核心材料层的耐刻蚀度，从而使得所述抗刻蚀层的耐刻蚀度大于所述初始核心层的耐刻蚀度，相应提高所述初始核心层或核心层与所述抗刻蚀层之间的刻蚀选择比，在形成所述间隙的过程中，有利于降低刻蚀与所述抗刻蚀层侧壁相接触的部分初始核心层的工艺难度，而且在去除所述核心层以形成第三凹槽的步骤中，还使得抗刻蚀层能够被保留用于作为图形化所述目标层的掩膜，相应保证抗刻蚀层能够起到相应的掩膜效果，从而提高图形化目标层的图形传递精度和工艺效果，进而使目标图形满足工艺要求。
10.此外，本发明实施例利用所述离子掺杂和所述间隙定义核心层的形状及位置，从而定义出第三凹槽的形状和位置，并利用所述沟槽和掩膜侧墙定义出第一凹槽的形状和位置，与通过刻蚀工艺或单个膜层结构定义第一凹槽、第二凹槽和第三凹槽的形状与位置的方案相比，本发明实施例分别通过不同的工艺步骤定义出第一凹槽、第二凹槽和第三凹槽的形状与位置，有利于降低形成第一凹槽、第二凹槽和第三凹槽的难度、增大工艺窗口(例如：改善光学临近效应、缓解光刻工艺解析度的限制)，并提高第一凹槽、第二凹槽和第三凹槽的图形设计自由度和灵活度，使得第一凹槽、第二凹槽和第三凹槽的图形精度得到保障，而且，在形成第一凹槽、第二凹槽和第三凹槽后，沿第二方向，所述第三凹槽与相邻的第二凹槽或第一凹槽之间、所述第二凹槽与相邻的第一凹槽之间均由所述掩膜侧墙相隔离，有利于使相邻的凹槽之间实现设计最小间隔(designed minimum space)，相应地，在图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
附图说明
11.图1至图26是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
12.由背景技术可知，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，目前后段制程中，金属互连线的图形化工艺的难度大，工艺窗口小。
13.例如：当互连图案的图形较为复杂时，光刻工艺所需要的光罩(mask)的数量较多，不仅导致工艺成本过高，而且光罩的图案复杂，光罩的光学邻近修正处理也具有较高的难度，导致形成的互连线的图形精度和图形质量较差，甚至还易导致互连线在不需要连接的位置处发生短接(bridge)的问题。
14.一种方法利用伪互连线(dummy lines)，以增大光刻工艺的窗口、降低掩膜图案复杂度。在器件工作时，这些伪互连线处于浮接状态，也就是说，这些互连线不与外部电路或
其他互连结构电连接。但是，这些浮接的伪互连线容易增大后段互连的寄生电容，导致形成的半导体结构的性能不佳。
15.为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，通过对核心材料层进行离子掺杂，以形成所述抗刻蚀层和初始核心层，从而实现对所述核心材料层的图形化，且所述离子掺杂适于提高核心材料层的耐刻蚀度，从而提高所述初始核心层或核心层与所述抗刻蚀层之间的刻蚀选择比，在形成所述间隙的过程中，有利于降低刻蚀与所述抗刻蚀层的侧壁相接触的部分初始核心层的工艺难度，而且在去除所述核心层以形成第三凹槽的步骤中，还有利于使得抗刻蚀层能够被保留用于作为图形化所述目标层的掩膜，相应保证抗刻蚀层能够起到相应的掩膜效果，从而有利于提高图形化目标层的图形传递精度和工艺效果，进而使目标图形满足工艺要求。
16.此外，与通过刻蚀工艺或单个膜层结构定义第一凹槽、第二凹槽和第三凹槽的形状与位置的方案相比，本发明实施例分别通过不同的工艺步骤定义出第一凹槽、第二凹槽和第三凹槽的形状与位置，有利于降低形成第一凹槽、第二凹槽和第三凹槽的难度、增大工艺窗口(例如：改善光学临近效应、缓解光刻工艺解析度的限制)，并提高第一凹槽、第二凹槽和第三凹槽的图形设计自由度和灵活度，使得第一凹槽、第二凹槽和第三凹槽的图形精度得到保障，而且，沿第二方向，所述第三凹槽与相邻的第二凹槽或第一凹槽之间、所述第二凹槽与相邻的第一凹槽之间均由所述掩膜侧墙相隔离，有利于使相邻的凹槽之间实现设计最小间隔，相应地，在图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
17.为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图1至图26是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
18.参考图1和图2，图1为俯视图，图2为图1在aa位置处的剖面图，提供基底100，包括用于形成目标图形的目标层110。基底100用于为工艺制程提供平台。目标层110为待进行图形化以形成目标图形的膜层。目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(finfet)中的鳍部、全包围栅极(gaa)晶体管中的沟道叠层或硬掩膜(hard mask，hm)层等图形。
19.本实施例中，目标层110为介电层，目标图形为互连槽。互连槽用于为形成互连线提供空间位置，介电层用于实现互连线之间的电隔离。相应地，基底中可以形成有晶体管、电容器等半导体器件，基底中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底包括衬底120和位于衬底120上的目标层110。介电层为金属层间介质(inter metal dielectric，imd)层，介电层的材料包括低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
20.本实施例中，基底100还包括位于目标层110上的硬掩膜材料层130。
21.后续先图形化硬掩膜材料层130形成硬掩膜层，再以硬掩膜层为掩膜，图形化目标层110，有利于提高图形化目标层110的工艺稳定性，相应提高图形传递的精度；而且，硬掩膜材料层130还能够在后续的刻蚀工艺中定义刻蚀停止位置，以免对目标层110造成损伤，还有利于防止出现刻蚀不一致的问题。
22.硬掩膜材料层130的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，硬掩膜材料层130的材料为氮化钛。
23.在具体工艺中，根据实际的工艺需求，还能够在硬掩膜材料层130和目标层110之间设置应力缓冲层，以提高硬掩膜材料层130和目标层110之间的粘附性、减小膜层之间产生的应力。
24.继续参考图1和图2，在所述基底100上形成核心材料层140。
25.核心材料层140用于经后续的离子掺杂，形成初始核心层和抗刻蚀层。
26.核心材料层140的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。本实施例中，核心材料层140的材料为无定形硅。
27.需要说明的是，形成方法还包括：在形成核心材料层140之后，在核心材料层140上形成刻蚀停止层150。后续在刻蚀停止层150上形成牺牲层，以及在牺牲层的侧壁上形成牺牲侧墙，形成牺牲层和牺牲侧墙的过程具包括沉积与刻蚀相结合的工艺，刻蚀停止层150用于定义刻蚀的停止位置，以免引起过刻蚀的问题，从而降低刻蚀停止层150下方待刻蚀膜层出现顶面高度不一致问题的概率。本实施例中，刻蚀停止层150的材料为氧化硅。其他实施例中，刻蚀停止层的材料还可以为氮化硅或氮氧化硅等材料。
28.继续参考图1和图2，本实施例中，在形成核心材料层140之后，形成方法还包括：在核心材料层140上形成分立的牺牲层160，牺牲层160沿第一方向(如图1中x方向所示)延伸且沿第二方向(如图1中y方向所示)间隔排列。第一方向和第二方向相垂直。
29.牺牲层160用于定义后续核心层的形状和位置，牺牲层160还为后续形成牺牲侧墙提供支撑作用。牺牲层160的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅的一种或几种。本实施例中，牺牲层160的材料为无定形硅。
30.结合参考图3和图4，图3为俯视图，图4为图3在aa位置处的剖面图，在牺牲层160的侧壁上形成牺牲侧墙170。牺牲侧墙170用于和牺牲层160作为后续对核心材料层140进行离子掺杂的掩膜，牺牲侧墙170还用于定义后续形成于核心层和抗刻蚀层之间的间隙的形状与位置。因此，牺牲侧墙170的厚度定义了后续间隙的开口宽度，后续形成填充间隙的掩膜侧墙，掩膜侧墙用于隔离相邻的凹槽，牺牲侧墙170的厚度相应定义了后续相邻凹槽之间的间隔。
31.牺牲侧墙170选用与牺牲层160具有刻蚀选择性的材料，牺牲侧墙170的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种。本实施例中，牺牲侧墙170的材料为氮化硅。
32.本实施例中，形成牺牲侧墙170的步骤包括：在牺牲层160的顶面和侧壁以及刻蚀停止层150上保形覆盖第一侧墙膜(图未示)；去除位于牺牲层160顶面和刻蚀停止层150上的第一侧墙膜，剩余位于牺牲层160侧壁的第一侧墙膜用于作为牺牲侧墙170。本实施例中，采用原子层沉积工艺，形成第一侧墙膜。原子层沉积工艺具有较高的阶梯覆盖能力，有利于提高第一侧墙膜在牺牲层160侧壁的覆盖能力，而且还有利于提高第一侧墙膜的厚度均一性。本实施例中，采用各向异性的刻蚀工艺，去除位于牺牲层160顶面和刻蚀停止层150上的第一侧墙膜。具体地，各向异性的刻蚀工艺包括各向异性的干法刻蚀工艺。
33.参考图5，对核心材料层140进行离子掺杂180，适于提高核心材料层140的耐刻蚀度，掺杂有离子的核心材料层140作为抗刻蚀层210，未掺杂有离子的核心材料层140作为初始核心层220，初始核心层220沿第一方向延伸且沿第二方向间隔排列，第一方向和第二方向相垂直。
34.后续在抗刻蚀层210中形成第一凹槽、第二凹槽后，剩余的抗刻蚀层210用于作为后续图形化目标层110的掩膜。初始核心层220用于经后续的刻蚀工艺，形成核心层，核心层用于为后续形成第一凹槽占据空间位置。
35.本实施例通过对核心材料层140进行离子掺杂180，以形成抗刻蚀层210和初始核心层220，从而实现对核心材料层140的图形化，且离子掺杂适于提高核心材料层140的耐刻蚀度，使得抗刻蚀层210的耐刻蚀度大于初始核心层220的耐刻蚀度，相应提高初始核心层220或核心层与抗刻蚀层210之间的刻蚀选择比，在后续去除核心层以形成第三凹槽的步骤中，有利于使得抗刻蚀层210能够被保留用于作为图形化目标层110的掩膜，相应保证抗刻蚀层210能够起到相应的掩膜效果，从而有利于提高图形化目标层110的图形传递精度和工艺效果，进而使目标图形满足工艺要求。而且，在后续形成间隙的过程中，有利于降低刻蚀与抗刻蚀层210的侧壁相接触的部分初始核心层220的难度。
36.本实施例中，对核心材料层140进行离子掺杂180的离子包括硼离子、磷离子和氩离子中的一种或多种。
37.本实施例中，对核心材料层140进行离子掺杂180的步骤包括：对牺牲层160和牺牲侧墙170露出的核心材料层140进行离子掺杂180。也就是说，本实施例中，牺牲层160和牺牲侧墙170用于作为进行离子掺杂180的掩膜，从而不用额外形成用于离子掺杂的掩膜，有利于节约成本和简化工艺，而且，牺牲层160还用于定义后续核心层的形状和位置，牺牲侧墙170用于定义后续间隙的形状和位置，本实施例还利用牺牲层160和牺牲侧墙170作为离子掺杂180的掩膜，从而将离子掺杂180的步骤和后续形成核心层以及间隙的工艺相整合，有利于提高工艺整合度、简化工艺流程，而且，后续间隙的位置能够与未掺杂有离子的核心材料层140(即初始核心层220)的区域实现自对准，从而避免了对准引起的误差、降低了工艺难度。
38.结合参考图6至图7，图6为俯视图，图7为图6在aa位置处的剖面图，形成方法还包括：在进行离子掺杂180后，形成间隙和沟槽之前，在抗刻蚀层210上形成覆盖牺牲侧墙170侧壁的填充层190。
39.填充层190用于与牺牲层160作为后续刻蚀初始核心层210的掩膜。本实施例中，填充层190位于刻蚀停止层150上。
40.填充层190选用与牺牲侧墙170、刻蚀停止层150以及初始核心层210的材料具有刻蚀选择性的材料。填充层190的材料包括旋涂氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅中的一种或多种。本实施例中，填充层190的材料为旋涂氧化硅。填充层190的材料适用于旋涂工艺，从而降低形成填充层190的形成难度、提高填充层190的填充质量以及顶面平坦度。
41.本实施例中，形成填充层190的步骤包括：在抗刻蚀层210上形成覆盖牺牲侧墙170和牺牲层160的填充材料层(图未示)；去除高于牺牲侧墙170和牺牲层160顶面的填充材料层，形成填充层190。
42.形成填充材料层的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。作为示例，采用旋涂工艺形成填充材料层。旋涂工艺操作简单、工艺成本低，且有利于提高填充材料层的顶面平坦度。本实施例中，采用平坦化工艺，去除高于核心层120顶面的填充材料层150。具体地，平坦化工艺包括干法刻蚀工艺(例如：各向异性的干法刻蚀工艺)。
43.参考图8至图9，图8为俯视图，图9为图8在aa位置处的剖面图，去除牺牲侧墙170，在牺牲层160和填充层190的侧壁之间形成掩膜凹槽230。
44.掩膜凹槽230用于定义后续间隙的形状和位置。去除牺牲侧墙170后，填充层190和牺牲层160用于作为刻蚀初始核心层210的掩膜。
45.去除牺牲侧墙170的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。本实施例中，采用湿法刻蚀工艺，去除牺牲侧墙170，湿法刻蚀工艺易于实现较高的刻蚀选择比，有利于将牺牲侧墙170去除干净，且操作简单。具体地，牺牲侧墙170的材料为氮化硅，湿法刻蚀工艺的刻蚀溶液为热磷酸溶液。
46.参考图10至图12，形成贯穿与抗刻蚀层210的侧壁相接触的部分初始核心层220的间隙260，剩余的初始核心层220作为核心层240，沿第二方向相邻核心层240相对的侧壁分别为第一侧壁11和第二侧壁12。
47.核心层240用于为形成第三凹槽占据空间位置。间隙260用于为后续形成掩膜侧墙提供空间位置。本实施例中，间隙260环绕核心层240的侧壁，间隙260位于核心层240的侧壁与抗刻蚀层210之间。
48.本实施例中，形成间隙260的步骤包括：刻蚀掩膜凹槽230下方的初始核心层220，在核心层240和抗刻蚀层210的侧壁之间形成间隙260。
49.具体地，本实施例中，以牺牲层160和填充层190为掩膜，刻蚀掩膜凹槽230下方的初始核心层220。通过刻蚀掩膜凹槽230下方的初始核心层220形成间隙260，从而不需额外形成用于刻蚀初始核心层以形成间隙的掩膜，有利于降低形成间隙260的工艺难度，例如：避免进行光刻工艺的对准，从而防止出现套刻偏移的问题，相应提高间隙260的图形质量和图形精度，使间隙260的开口宽度满足工艺需求。本实施例中，间隙260与牺牲侧墙170的位置相对应。
50.本实施例中，采用刻蚀工艺刻蚀掩膜凹槽230下方的初始核心层220，形成间隙260；刻蚀工艺为各向异性的干法刻蚀工艺。各向异性干法刻蚀工艺具有各向异性刻蚀的特性，有利于提高刻蚀剖面控制性和刻蚀精度，相应提高图形传递的精度。本实施例中，采用刻蚀工艺依次刻蚀掩膜凹槽230下方的刻蚀停止层150和初始核心层220。
51.本实施例中，形成方法还包括：在形成所述间隙260后，去除所述填充层190和牺牲层160。去除填充层190和牺牲层160，以便于后续在所述间隙260中形成掩膜侧墙，并为后续的工艺制程做准备。
52.参考图13至图16，形成贯穿位于第一侧壁11和第二侧壁12之间的部分抗刻蚀层210的沟槽270，暴露出第一侧壁11且与位于第二侧壁12上的间隙260之间具有间隔。沟槽270的侧壁用于为后续形成掩膜侧墙提供支撑，沟槽270还用于与后续掩膜侧墙定义第一凹槽的图形和位置。
53.通过形成沟槽270，暴露出核心层240的第一侧壁11，从而后续形成掩膜侧墙后，位
于沟槽270侧壁的掩膜侧墙围成第一凹槽，第一凹槽与第一侧壁11的间隔为掩膜侧墙的厚度，相应地，后续第三凹槽与第一凹槽之间的间隔为掩膜侧墙200的厚度，进而有利于使第三凹槽和第一凹槽之间满足设计最小间隔。
54.本实施例中，以在形成间隙260之后，形成沟槽270作为示例，对形成沟槽270的具体步骤进行详细说明。
55.如图13和图14所示，图13为俯视图，图14为图13在aa位置处的剖面图，在抗刻蚀层210和核心层240上形成覆盖层261，覆盖层261填充于间隙260，覆盖层230中形成有位于第一侧壁11和第二侧壁12之间的部分抗刻蚀层210上方的图形开口264。覆盖层261用于作为刻蚀抗刻蚀层210以形成沟槽的掩膜。本实施例中，覆盖层261的材料为旋涂碳(spin-on carbon，soc)。
56.本实施例中，覆盖层261上还形成有抗反射层262和位于抗反射层262上的图形层263。本实施例中，抗反射层262的材料为底部抗反射涂层(bottom anti-reflective coating，barc)，图形层263的材料为光刻胶。
57.如图15和图16所示，图15为俯视图，图16为图15在aa位置处的剖面图，以覆盖层261为掩膜，刻蚀图形开口264下方的抗刻蚀层210；去除覆盖层261。本实施例中，采用各向异性的干法刻蚀工艺，刻蚀图形开口264下方的抗刻蚀层210，有利于提高图形传递的精度。
58.去除覆盖层261的工艺包括灰化工艺。本实施例中，以在形成间隙260后形成沟槽270作为示例。其他实施例中，还能够在同一步骤中形成间隙和沟槽。
59.相应地，形成牺牲层的步骤中，沿第二方向相邻的牺牲层相对的侧壁分别为第三侧壁和第四侧壁；在形成填充层后，形成间隙和沟槽之前，半导体结构的形成方法还包括：在填充层中形成开口，贯穿位于第三侧壁和第四侧壁之间的部分填充层，开口暴露出位于第三侧壁上的牺牲侧墙，且与位于第四侧壁上的牺牲侧墙之间具有间隔，或者，开口暴露出第三侧壁，且与位于第四侧壁上的掩膜凹槽之间具有间隔。形成间隙和沟槽的步骤相应包括：以填充层和牺牲层为掩膜，刻蚀掩膜凹槽下方的初始核心层以及开口下方的抗刻蚀层。
60.参考图17和图18，图17为俯视图，图18为图17在aa位置处的剖面图，在沟槽270的侧壁上形成掩膜侧墙200，填充间隙260，位于沟槽270侧壁的掩膜侧墙200围成第一凹槽101。第一凹槽101用于定义目标图形的图形和位置。
61.掩膜侧墙200用于与抗刻蚀层210用于作为图形化目标层110的掩膜。
62.本实施例中，先形成沟槽270和掩膜侧墙200，使位于沟槽270侧壁的掩膜侧墙200围成第一凹槽101，因此，通过沟槽270和掩膜侧墙200定义出第一凹槽101的形状及位置，有利于降低形成第一凹槽101的难度(例如：缓解光刻解析度的限制)，相应保障第一凹槽101的图形精度。而且，第一凹槽101与核心层240之间由掩膜侧墙200相隔离，因此，第一凹槽101与后续第三凹槽之间由掩膜侧墙200相隔离，第一凹槽101与后续第二凹槽之间也由掩膜侧墙200相隔离，有利于使相邻的凹槽之间实现设计最小间隔。
63.本实施例中，沿平行于基底100的方向，位于沟槽270侧壁的掩膜侧墙200的厚度大于或等于0.5倍的牺牲侧墙170厚度。掩膜侧墙200的厚度大于或等于0.5倍的牺牲侧墙170厚度，从而保证牺牲侧墙170能够将间隙260填充满。
64.本实施例中，沿平行于基底100的方向，掩膜侧墙200的厚度和牺牲侧墙170的厚度相同，相应地，后续形成第二凹槽和第三凹槽后，沿第二方向，相邻两个凹槽之间的间隔均
相同，在图形化第一凹槽101、第二凹槽和第三凹槽下方的目标层110以形成目标图形后，沿第二方向，目标图形之间的间隔也相同，有利于提高目标图形的间隔均一性。
65.在具体实施中，掩膜侧墙200的厚度还能够与牺牲侧墙170的厚度不相同，从而能够根据实际需求，调整掩膜侧墙200和牺牲侧墙170的厚度，使得相邻两个凹槽之间的间隔不同，进而提高目标图形之间间隔的设计灵活度和自由度。
66.本实施例中，掩膜侧墙200选用与核心层240、目标层110以及抗刻蚀层210具有刻蚀选择性的材料，掩膜侧墙200的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。作为一种示例，掩膜侧墙200的材料为氧化钛。
67.本实施例中，形成掩膜侧墙200的步骤包括：在抗刻蚀层210和核心层240顶面、沟槽270的侧壁和底部、以及间隙260中形成第二侧墙膜(图未示)；去除位于抗刻蚀层210和核心层240顶面以及沟槽270底部的第二侧墙膜，位于沟槽270侧壁以及位于间隙260中的第二侧墙膜用于作为掩膜侧墙200。
68.本实施例中，形成第二侧墙膜的工艺包括原子层沉积工艺。本实施例中，采用各向异性的干法刻蚀工艺，去除位于抗刻蚀层210和核心层240顶面以及沟槽270底部的第二侧墙膜。
69.参考图19和图20，图19为俯视图，图20为图19在aa位置处的剖面图，形成第二凹槽102，贯穿位于第一凹槽101和第二侧壁12上的掩膜侧墙200之间的抗刻蚀层210。第二凹槽102用于定义后续目标图形的形状和位置。
70.本实施例中，在形成第二凹槽102的步骤中，由于抗刻蚀层210与掩膜侧墙200的材料具有较高的刻蚀选择比，因此，即使用于形成第二凹槽102的掩膜层暴露出部分的掩膜侧墙200，掩膜侧墙200被误刻蚀的概率低，从而使得在第二方向，位于沟槽270侧壁和位于第二侧壁12的掩膜侧墙200能够起到定义刻蚀停止位置的作用，使得形成第二凹槽102的刻蚀工艺能够根据掩膜侧墙200的位置实现自对准，有利于降低形成第二凹槽102的难度、增大形成第二凹槽102的工艺窗口，进而有利于提高第二凹槽102的图形精度和图形质量，且使得第二凹槽102与第一凹槽101之间、以及第二凹槽102与核心层240之间能够被掩膜侧墙200间隔，相应有利于使相邻的凹槽之间实现设计最小间隔。
71.本实施例中，采用刻蚀工艺(例如：干法刻蚀)，刻蚀位于第一凹槽101和第二侧壁12上的掩膜侧墙200之间的抗刻蚀层210，形成第二凹槽102。
72.参考图21和图22，图21为俯视图，图22为图21在aa位置处的剖面图，去除核心层240，形成第三凹槽103。本实施例中，第一凹槽101、第二凹槽102和第三凹槽103沿第一方向(如图21中x方向所示)，且沿第二方向(如图21中y方向所示)间隔排列。
73.本实施例利用所述离子掺杂180和所述间隙260定义核心层240的形状及位置，从而定义出第三凹槽103的形状和位置，并利用所述沟槽270和掩膜侧墙200定义出第一凹槽101的形状和位置，与通过刻蚀工艺或单个膜层结构定义第一凹槽、第二凹槽和第三凹槽的形状与位置的方案相比，本实施例分别通过不同的工艺步骤定义出第一凹槽101、第二凹槽102和第三凹槽103的形状与位置，有利于降低形成第一凹槽101、第二凹槽102和第三凹槽103的难度、增大工艺窗口(例如：改善光学临近效应、缓解光刻工艺解析度的限制)，并提高第一凹槽101、第二凹槽102和第三凹槽103的图形设计自由度和灵活度，使得第一凹槽101、第二凹槽102和第三凹槽103的图形精度得到保障，而且，在形成第一凹槽101、第二凹槽102
和第三凹槽103后，沿第二方向，所述第三凹槽103与相邻的第二凹槽102或第一凹槽101之间、所述第二凹槽102与相邻的第一凹槽101之间均由所述掩膜侧墙200相隔离，有利于使相邻的凹槽之间实现设计最小间隔(designed minimum space)，相应地，在图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
74.此外，本实施例先形成牺牲层160，牺牲层160用于定义核心层240的形状和位置，再在牺牲层160的侧壁上形成牺牲侧墙170，牺牲侧墙170相应定义间隙260和位于间隙260中的掩膜侧墙200的宽度，因此，沿第一方向相邻的第三凹槽103之间的距离由核心层240(即牺牲层160)定义，有利于使沿第一方向相邻的第三凹槽103之间实现更小的距离，相应地，在图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，而且，本发明实施例有利于节约工艺成本。
75.本实施例中，去除所述核心层240的步骤中，所述核心层240和抗刻蚀层210之间的刻蚀选择比至少为20：1。所述核心层240和抗刻蚀层210之间具有较高的刻蚀选择比，从而降低去除核心层240的工艺对抗刻蚀层210造成误刻蚀的概率，相应保证抗刻蚀层210能够被保留用于作为图形化目标层110的掩膜。其中，当所述抗刻蚀层210中的离子掺杂浓度较高时，后续去除核心层240的工艺对抗刻蚀层210的刻蚀速率非常低，对抗刻蚀层210接近刻蚀停止，从而能够将抗刻蚀层210作为去除核心层240的停止层。
76.去除核心层240的工艺包括湿法刻蚀和干法刻蚀中的一种或两种。作为示例，采用湿法刻蚀工艺去除核心层240。具体地，湿法刻蚀工艺的刻蚀溶液包括tmah(四甲基氢氧化铵)溶液、sc1溶液或sc2溶液。其中，sc1溶液指的是nh4oh和h2o2的混合溶液，sc2溶液指的是hcl和h2o2的混合溶液。
77.参考图23和24，图23为俯视图，图24为图23在aa位置处的剖面图，以所述掩膜侧墙200和抗刻蚀层210为掩膜，图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110，形成目标图形。
78.由前述可知，第一凹槽101、第二凹槽102和第三凹槽103的图形设计自由度和灵活度高，使得第一凹槽101、第二凹槽102和第三凹槽103的图形精度得到保障，且有利于使相邻的凹槽之间实现设计最小间隔，相应地，在图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。此外，本实施例有利于使相邻的目标图形在头对头的位置处能够实现更小的距离。
79.本实施例中，目标层110为介电层，因此，以掩膜侧墙200和抗刻蚀层210为掩膜，图形化第一凹槽101、第二凹槽102和第三凹槽103下方的介电层，形成互连槽300。相应地，目标图形为互连槽300。互连槽300用于为形成互连线提供空间。具体地，本实施例中，以掩膜侧墙200和抗刻蚀层210为掩膜，图形化第一凹槽101、第二凹槽102和第三凹槽103下方的硬掩膜材料层112，形成硬掩膜层175；以硬掩膜层175为掩膜，图形化介电层，形成互连槽300。
80.结合参考图25和图26，图25为俯视图，图26为图25在aa位置处的剖面图，本实施例中，形成方法还包括：在互连槽300中形成互连线310。
81.本实施例中，互连槽300在头对头的位置处能够实现较小的距离，互连线310在头对头的位置处相应也能够实现较小的距离，从而有利于提高互连线310在头对头的位置处的连线能力，还有利于提高互连线310的布局设计的自由度和灵活度；而且，相邻的互连槽300在沿第二方向上的间隔易于满足设计最小间隔，同时，互连槽300的图形精度较高，相应有利于使互连线310在第二方向上的间隔满足设计最小间隔、以及提高互连线310的图形精度，进而提高半导体结构的性能。
82.互连线310用于实现半导体结构与外部电路或其他互连结构的电连接。本实施例中，互连线310的材料为铜。其他实施例中，互连线的材料还能够为钴、钨、铝等导电材料。本实施例中，在形成互连线310的步骤中，还去除抗刻蚀层210、掩膜侧墙200以及硬掩膜层175，为后续制程做准备。
83.相应的，本发明还提供一种半导体结构。参考图19和图20，图19为俯视图，图20为图19在aa位置处的剖面图，示出了本发明半导体结构一实施例的结构示意图。
84.所述半导体结构包括：基底100，包括用于形成目标图形的目标层110；分立于基底100上的核心层240，沿第一方向(如图19中x方向所示)延伸且沿第二方向(如图19中y方向所示)排布，第二方向垂直于第一方向，沿第二方向相邻核心层240相对的侧壁分别为第一侧壁11和第二侧壁12；抗刻蚀层210，位于核心层240侧部的基底100上，抗刻蚀层210和核心层240的侧壁之间形成有间隙260(如图15和图16所示)，抗刻蚀层210和核心层240的材料相同，且抗刻蚀层210中掺杂有离子，离子适于使抗刻蚀层210的耐刻蚀度大于核心层240的耐刻蚀度；沟槽270(如图15和图16所示)，贯穿位于第一侧壁11和第二侧壁12之间的部分抗刻蚀层210，沟槽270暴露出第一侧壁11，且与位于第二侧壁12上的间隙260之间具有间隔；掩膜侧墙200，位于沟槽270的侧壁上且填充间隙260，其中，位于沟槽270侧壁上的掩膜侧墙200围成第一凹槽101，掩膜侧墙200和抗刻蚀层210用于作为图形化目标层110的掩膜；第二凹槽102，贯穿位于第一凹槽101和位于第二侧壁12上的掩膜侧墙200之间的抗刻蚀层210；其中，核心层240用于为形成第三凹槽占据空间。
85.核心层240为形成第三凹槽占据空间，核心层240定义出第三凹槽的图形和位置；通过沟槽270和掩膜侧墙200，定义出第一凹槽101的图形和位置，且第一凹槽101与第三凹槽之间由掩膜侧墙200相隔离；第二凹槽102，贯穿第一凹槽101和位于第二侧壁12的掩膜侧墙200之间的抗刻蚀层210，相应地，第二凹槽102与第一凹槽101或第三凹槽之间由掩膜侧墙200相隔离；因此，本发明实施例通过核心层240、以及沟槽和掩膜侧墙200，分别对应定义出第三凹槽和第一凹槽101的图形和位置，有利于降低第一凹槽101、第二凹槽102和第三凹槽的形成难度、增大工艺窗口(例如：改善光学临近效应)，从而提高第一凹槽101、第二凹槽102和第三凹槽的图形设计自由度和灵活度，使得第一凹槽101、第二凹槽102和第三凹槽的图形精度得到保障，而且，第一凹槽101、第二凹槽102和第三凹槽沿第二方向间隔排布，相邻的凹槽之间均由掩膜侧墙200相隔离，有利于使相邻的凹槽之间实现设计最小间隔。
86.相应地，后续以掩膜侧墙200和抗刻蚀层210为掩膜，图形化第一凹槽101、第二凹槽102和第三凹槽下方的目标层110，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
87.本实施例中，抗刻蚀层210和核心层240的材料相同，且抗刻蚀层210中掺杂有离子，所述离子适于使抗刻蚀层210的耐刻蚀度大于核心层240的耐刻蚀度，相应提高核心层
240与抗刻蚀层210之间的刻蚀选择比，在形成间隙260的过程中，有利于降低刻蚀与抗刻蚀层210侧壁相接触的部分初始核心层的工艺难度，而且在去除核心层240以形成第三凹槽的步骤中，还有利于使得抗刻蚀层210能够被保留用于作为图形化目标层110的掩膜，相应保证抗刻蚀层210能够起到相应的掩膜效果，从而有利于提高图形化目标层110的图形传递精度和工艺效果，进而使目标图形满足工艺要求。
88.此外，掩膜侧墙200位于核心层240的外侧壁，位于核心层240外侧壁的掩膜侧墙200为外侧墙；在去除核心层240形成第三凹槽之后，沿第一方向相邻的第三凹槽之间的距离由核心层240定义，有利于使沿第一方向相邻的第三凹槽之间实现更小的距离，相应地，在图形化第一凹槽101、第二凹槽102和第三凹槽下方的目标层110以形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度。
89.目标层110为待进行图形化以形成目标图形的膜层。目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管中的鳍部、全包围栅极晶体管中的沟道叠层或硬掩膜层等图形。
90.本实施例中，目标层110为介电层，目标图形为互连槽。互连槽用于为形成互连线提供空间位置，介电层用于实现相邻互连线之间的电隔离。相应地，本实施例中，基底100中可以形成有晶体管、电容器等半导体器件，基底100中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底100包括衬底120和位于衬底120上的目标层110。因此，介电层为imd层，介电层的材料包括低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
91.本实施例中，基底100还包括位于目标层110上的硬掩膜材料层130。
92.后续先图形化硬掩膜材料层130形成硬掩膜层，再以硬掩膜层为掩膜图形化目标层110，有利于提高图形化目标层110的工艺稳定性，相应提高图形传递的精度；硬掩膜材料层130还能够在后续的刻蚀工艺中定义刻蚀停止位置，以免对目标层110造成损伤。作为示例，硬掩膜材料层130的材料为氮化钛。
93.核心层210用于为形成第三凹槽占据空间位置。抗刻蚀层210用于与掩膜侧墙200共同作为后续图形化目标层110的掩膜。本实施例中，抗刻蚀层210和核心层240的材料包括：无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。本实施例中，抗刻蚀层210中的掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。本实施例中，核心层240和抗刻蚀层210之间的刻蚀选择比至少为20:1。核心层240和抗刻蚀层210之间具有较高的刻蚀选择比，从而降低去除核心层240的工艺对抗刻蚀层210造成误刻蚀的概率，相应保证抗刻蚀层210能够被保留用于作为图形化目标层110的掩膜。
94.间隙260用于为形成掩膜侧墙200提供空间位置。本实施例中，间隙260环绕核心层220的侧壁，间隙260位于核心层220的侧壁与抗刻蚀层210之间。相应地，间隙260用于定义第三凹槽与相邻的第二凹槽102之间的间隔。
95.沟槽270的侧壁用于为形成掩膜侧墙200提供支撑作用，沟槽270还用于与位于沟槽270侧壁的掩膜侧墙200定义第一凹槽101的图形和位置。
96.沟槽270暴露出核心层240的第一侧壁11，从而使得第一凹槽101与第一侧壁11的间隔为掩膜侧墙200的厚度，相应地，后续第三凹槽与第一凹槽101之间的间隔为掩膜侧墙
200的厚度，进而有利于使第三凹槽和第一凹槽101之间满足设计最小间隔。第一凹槽101用于定义目标图形的图形和位置。掩膜侧墙200用于与抗刻蚀层210用于作为图形化目标层110的掩膜。
97.本实施例中，通过沟槽270和掩膜侧墙200定义第一凹槽101的形状及位置，有利于降低第一凹槽101的形成难度，相应保障第一凹槽101的图形精度。而且，第一凹槽101与核心层240之间由掩膜侧墙200相隔离，第一凹槽101与后续第三凹槽之间相应由掩膜侧墙200相隔离，第一凹槽101与后续第二凹槽之间也由掩膜侧墙200相隔离，有利于使相邻凹槽之间实现设计最小间隔。
98.本实施例中，沿平行于基底100的方向，位于沟槽270侧壁的掩膜侧墙200的厚度大于或等于0.5倍间隙260的开口宽度，从而保证掩膜侧墙200能够将间隙260填充满。
99.本实施例中，沿平行于基底100的方向，掩膜侧墙200的厚度和间隙260的开口宽度相同，相应地，沿第二方向，第一凹槽101与相邻第二凹槽102、第一凹槽101与相邻第三凹槽、以及第二凹槽102与相邻第三凹槽之间的间隔均相同，也就是相邻两个凹槽之间的间隔均相同，在图形化第一凹槽101、第二凹槽102和第三凹槽下方的目标层110以形成目标图形后，沿第二方向，目标图形之间的间隔也相同，有利于提高目标图形的间隔均一性。
100.在具体实施中，掩膜侧墙200的厚度还能够与间隙260的开口宽度不相同，从而能够根据实际需求，调整掩膜侧墙200和间隙260的开口宽度，使得相邻两个凹槽之间的间隔不同，进而提高目标图形之间间隔的设计灵活度和自由度。
101.掩膜侧墙200的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。作为示例，掩膜侧墙200的材料为氧化钛。
102.第二凹槽102用于定义后续目标图形的形状和位置。第三凹槽用于定义后续目标图形的形状和位置。
103.所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
104.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。