锁相环参数校正方法、锁相环、数据处理装置和存储介质与流程

1.本公开的实施例涉及一种锁相环电路的参数校正方法、锁相环电路、数据处理装置、电子设备和非瞬时可读存储介质。


背景技术：

2.锁相环电路是一种基于负反馈的用于产生稳定本地振荡或时钟信号的电路模块，是许多射频系统、通信系统、数字系统中不可或缺的一个模块。随着集成电路工艺的发展，模拟锁相环电路面临着由电源电压降低、金属-氧化物半导体场效应晶体管(mosfet)的栅极漏电增大等带来的性能恶化、设计难度增加等一系列问题，同时，模拟锁相环电路的环路滤波器电容占用了较大的芯片面积，尤其在窄带应用环境下，这些因素都制约着模拟锁相环电路在先进工艺中的应用。为了应对这些问题，全数字锁相环电路获得了越来越广泛的应用。


技术实现要素：

3.本公开至少一个实施例提供一种锁相环电路的参数校正方法，该锁相环电路包括数字环路滤波器，该方法包括：设置锁相环电路的多个目标参数；基于多个目标参数，获取数字环路滤波器的多个滤波系数，将多个滤波系数提供至数字环路滤波器，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致。
4.例如，在本公开至少一个实施例中，锁相环电路还包括时间数字转换器和数字控制振荡器。时间数字转换器和数字环路滤波器通信连接，数字环路滤波器和数字控制振荡器通信连接。基于多个目标参数，获取数字环路滤波器的多个滤波系数，包括：基于多个目标参数以及与数字控制振荡器相关联的第一测量结果和与时间数字转换器相关联的第二测量结果，获取多个滤波系数。
5.例如，本公开至少一个实施例提供的方法还包括：设置多个目标参数中的至少一个目标参数的第一初始值；设置对应于第一测量结果的第二初始值；基于第一初始值和第二初始值，设置多个滤波系数中的至少一个滤波系数的第三初始值。第一初始值、第二初始值和第三初始值用于作为获取多个滤波系数的基准参数。
6.例如，在本公开至少一个实施例中，基于多个目标参数以及与数字控制振荡器相关联的第一测量结果和与时间数字转换器相关联的第二测量结果，获取多个滤波系数，包括：基于多个目标参数和第一测量结果，获取第一滤波系数和第二滤波系数，通过第一滤波系数和第二滤波系数，使得锁相环电路的多个工作参数在第一锁定阶段对应地与多个目标参数保持一致。
7.例如，在本公开至少一个实施例中，基于多个目标参数以及与数字控制振荡器相关联的第一测量结果和与时间数字转换器相关联的第二测量结果，获取多个滤波系数，还包括：基于第一滤波系数、第二滤波系数和第二测量结果，获取第三滤波系数和第四滤波系数，通过所述第三滤波系数和所述第四滤波系数，使得所述锁相环电路的多个工作参数在
第二锁定阶段对应地与所述多个目标参数保持一致。
8.例如，在本公开至少一个实施例中，所述第一测量结果基于所述数字控制振荡器在输入为第一频率控制字时输出的第一振荡信号，以及基于所述数字控制振荡器在输入为第二频率控制字时输出的第二振荡信号。
9.例如，在本公开至少一个实施例中，所述第一频率控制字不同于所述第二频率控制字。
10.例如，在本公开至少一个实施例中，所述第一测量结果包括所述数字控制振荡器的增益值。
11.例如，在本公开至少一个实施例中，所述第二测量结果基于所述时间数字转换器在输入为第一时钟信号和第二时钟信号时输出的数字信号，所述第一时钟信号与所述第二时钟信号之间具有预设相位差。
12.例如，在本公开至少一个实施例中，所述预设相位差对应所述数字控制振荡器的时钟周期。
13.例如，在本公开至少一个实施例中，所述第二测量结果包括所述时间数字转换器的第一量化精度与第二量化精度之间的比值；所述第一量化精度对应于第一锁定阶段，所述第二量化精度对应于第二锁定阶段。
14.例如，在本公开至少一个实施例中，所述第一量化精度基于所述数字控制振荡器的时钟周期，所述第二量化精度基于所述时间数字转换器中的反相器的延迟时间。
15.例如，在本公开至少一个实施例中，所述多个目标参数至少包括所述锁相环电路的带宽和相位裕度。
16.例如，在本公开至少一个实施例中，所述锁相环电路包括全数字锁相环电路。
17.例如，本公开至少一个实施例还提供一种锁相环电路，包括数字环路滤波器和数据处理装置。所述数字环路滤波器和所述数据处理装置通信连接，所述数据处理装置包括：设置单元，被配置为设置所述锁相环电路的多个目标参数；获取单元，被配置为基于所述多个目标参数，获取所述数字环路滤波器的多个滤波系数，将所述多个滤波系数提供至所述数字环路滤波器，使得所述锁相环电路的多个工作参数对应地与所述多个目标参数保持一致。
18.例如，本公开至少一个实施例提供的锁相环电路还包括时间数字转换器和数字控制振荡器。所述时间数字转换器和所述数字环路滤波器通信连接，所述数字环路滤波器和所述数字控制振荡器通信连接，所述数据处理装置与所述时间数字转换器和所述数字控制振荡器通信连接。所述获取单元包括计算单元，所述计算单元被配置为：基于所述多个目标参数以及基于与所述数字控制振荡器相关联的第一测量结果和与所述时间数字转换器相关联的第二测量结果，获取所述多个滤波系数。
19.例如，本公开至少一个实施例提供的锁相环电路还包括分频器。所述分频器与所述时间数字转换器和所述数字控制振荡器通信连接。所述分频器配置为将所述数字环路滤波器输出信号进行分频处理，并且将分频处理后的信号提供给所述时间数字转换器。
20.例如，本公开至少一个实施例还提供一种数据处理装置，包括处理器和存储器，该存储器包括一个或多个计算机程序模块。所述一个或多个计算机程序模块被存储在所述存储器中并被配置为由所述处理器执行，用于执行如上述任意实施例提供的锁相环电路的参
数校正方法的指令。
21.例如，本公开至少一个实施例还提供一种电子设备，包括如上述任意实施例提供的数据处理装置以及锁相环电路，该锁相环电路与数据处理装置连接。
22.例如，本公开至少一个实施例还提供一种非瞬时可读存储介质，其上存储有计算机指令。所述计算机指令被处理器执行时执行如上述任意实施例提供的锁相环电路的参数校正方法。
附图说明
23.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
24.图1为本公开至少一个实施例提供的一种全数字锁相环电路的结构示意图；
25.图2为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的流程图；
26.图3为本公开至少一个实施例提供的一种锁相环电路的频率特性模型的示意图；
27.图4为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的操作示意图；
28.图5为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的另一种操作示意图；
29.图6a为本公开至少一个实施例提供的检测第二测量结果的示意图；
30.图6b为本公开至少一个实施例提供的检测第二测量结果过程中使用的多个信号的对比图；
31.图7为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的示意图；
32.图8为本公开至少一个实施例提供的第四滤波系数的计算方法的示意图；
33.图9a为本公开至少一个实施例提供的一种锁相环电路的结构示意图；
34.图9b为本公开至少一个实施例提供的另一种锁相环电路的结构示意图；
35.图10为本公开至少一个实施例提供的一种数据处理装置的示意框图；
36.图11为本公开至少一个实施例提供的又一种数据处理装置的示意框图；
37.图12为本公开至少一个实施例提供的一种电子设备的示意框图；以及
38.图13为本公开至少一个实施例提供的一种非瞬时可读存储介质的示意图。
具体实施方式
39.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
40.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其
等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
41.图1为本公开至少一个实施例提供的一种全数字锁相环电路的结构示意图。
42.如图1所示，本公开至少一个实施例提供了一种全数字锁相环电路10。该全数字锁相环电路10包括时间数字转换器(time to digital convert，tdc)11、数字环路滤波器(digital loop filter，dlf)12、数字控制振荡器(digitally controlled oscillator，dco)13、反馈分频器(feedback divider，fd)14和积分微分调制器(sigma-delta modulator，sdm)15。
43.例如，如图1所示，tdc 11可以用于检测参考时钟信号f
ref
和经过fd 14分频处理后的时钟信号fv之间的时间差，并将该时间差转换为数字信号，该数字信号的值与两个时钟信号(即f
ref
和fv)之间的时间差成正比。tdc 11产生的数字信号发送给dlf 12。dlf 12是一种数字滤波器，例如，图1中的dlf 12为一个一阶数字滤波器。该dlf 12内部包括一个积分路径和一个比例路径，该积分路径对dlf 12的输入信号做移动累积平均处理，该比例路径对dlf 12的输入信号做线性比例缩放处理，这两种路径分别由系数ki和系数k
p
控制其频率响应特性，dlf 12的频率响应特性会直接影响整个全数字锁相环电路10的频率特性。由于系数ki和k
p
可以从外部控制，通常可以通过这两组参数来对全数字锁相环电路10的频率特性进行人工校正和调整。需要说明的是，本公开的实施例并不限制dlf 12为一阶数字滤波器，也可以是多阶数字滤波器，可以根据实际需求来设置。
44.从tdc 11输出的信号经由dlf 12滤波处理之后，产生一组数字频率控制字(frequency control word，fcw)，以便控制dco 13。该dco 13可以用于产生一个稳定振荡的时钟信号，即图1中所示的输出时钟信号f
out
。dco 13的输出时钟信号f
out
受上述频率控制字控制，且该输出时钟信号f
out
的频率与频率控制字的值成正比。dco 13的输出时钟信号f
out
经过fd 14进行分频处理，分频比由外部的分频控制字n设置，fd 14输出的时钟信号fv的频率为dco 13输出的时钟信号f
out
的频率的1/n。sdm 15可以使得fd 14实现小数分频和扩频时钟(spread spectrum clocking，ssc)的功能。经由fd 14分频之后的时钟信号fv传输给tdc 11，由tdc 11将时钟信号fv与参考时钟信号f
ref
进行相位对比。由于环路负反馈的控制，当锁相环电路10进入锁定状态后，fd 14输出的时钟信号fv与参考时钟信号f
ref
的频率和相位均相同。在这种情况下，全数字锁相环电路10的输出时钟信号f
ou
的频率为参考时钟信号f
ref
的频率的n倍。
45.需要说明的是，图1所示的全数字锁相环电路10仅仅是示例性的，全数字锁相环电路10还可以包括更多或更少的部件，例如图1所示的全数字锁相环电路10可以不包括sdm 15，本公开的实施例对全数字锁相环电路的具体结构不做限制。
46.作为一个闭环反馈系统，锁相环电路的频率传输特性对整个环路系统具有重要的意义，频率传输特性不仅决定了整个环路系统的动态特性，也对锁相环电路的噪声特性有很大的影响。然而，在当前的cmos工艺中，芯片生产制造过程中工艺参数的偏差、芯片工作时温度和电压的变化(在本文中，将这些工艺偏差和环境变化等简称为pvt(process,voltage,temperature)变化)使得锁相环电路的频率传输特性发生变化，导致环路的特性
和噪声性能与预期设计有所偏差。为保证在不同的pvt环境下，锁相环电路能满足期望的性能要求，在电路设计过程中就要留出足够的余量，或者在后续应用中根据实际测试结果手动调整电路参数，这会导致电路面积和功耗的增加，电路设计的难度增大。
47.针对上述锁相环电路所面临的问题，本公开至少一个实施例提供了一种锁相环电路的参数校正方法。该锁相环电路包括数字环路滤波器，该方法包括设置锁相环电路的多个目标参数，基于多个目标参数，获取数字环路滤波器的多个滤波系数，将多个滤波系数提供至数字环路滤波器，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致。
48.相应地，本公开至少一个实施例还提供了一种对应于上述锁相环电路的参数校正方法的锁相环电路、数据处理装置、电子设备和非瞬时可读存储介质。
49.本公开至少一个实施例提供的锁相环电路的参数校正方法，通过设置的多个目标参数，可以自动调节数字环路滤波器的多个滤波系数，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致，从而使得锁相环电路的整体工作特性(例如，频率特性)保持不变，提高了锁相环电路的稳定性。
50.需要说明的是，本公开至少一个实施例提供的锁相环电路的参数校正方法不限于应用于图1所示的全数字锁相环电路，也可以应用于其他类型或其他结构的锁相环电路。
51.下面通过几个示例或实施例对根据本公开的至少一个实施例提供的锁相环电路的参数校正方法进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例或实施例中不同特征可以相互组合，从而得到新的示例或实施例，这些新的示例或实施例也都属于本公开保护的范围。
52.图2为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的流程图。
53.例如，本公开至少一个实施例提供了一种锁相环电路的参数校正方法20，如图2所示。例如，该锁相环电路的参数校正方法20可以应用于各种类型的锁相环电路，并且该锁相环电路包括数字环路滤波器。例如，在一个示例中，锁相环电路的参数校正方法20可以应用于如图1所示的全数字锁相环电路10，该全数字锁相环电路10包括数字环路滤波器12。例如，该锁相环电路的参数校正方法20包括以下操作s201-s202：
54.步骤s201：设置锁相环电路的多个目标参数。
55.步骤s202：基于多个目标参数，获取数字环路滤波器的多个滤波系数，将多个滤波系数提供至数字环路滤波器，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致。
56.本公开至少一个实施例提供的锁相环电路的参数校正方法20，通过设置的多个目标参数，可以自动调节数字环路滤波器的多个滤波系数，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致。因此，锁相环电路的整体工作特性(例如，频率特性)保持不变，提高了锁相环电路的稳定性。
57.需要说明的是，在本公开至少一个实施例中，步骤s201-步骤s202可以顺序执行，可以并行执行，也可以按调整后的其他次序执行，本公开的实施例对各个步骤的执行顺序不作限制，可以根据实际情况调整。
58.还需要说明的是，在本公开至少一个实施例中，锁相环电路的参数校正方法20可以选择地执行步骤s201-步骤s202中的部分步骤，也可以执行除了步骤s201-步骤s202以外的一些附加步骤，本公开的实施例对此不做限制。
59.例如，在本公开至少一个实施例中，锁相环电路的多个目标参数可以包括锁相环电路的带宽和锁相环电路的相位裕度，相应地，锁相环电路的多个工作参数则是锁相环电路在工作过程中的带宽和相位裕度。锁相环电路的带宽和相位裕度都与锁相环电路的频率特性相关。需要说明的是，锁相环电路的多个目标参数也可以包括其他参数，本公开的实施例对此不作限制。
60.图3为本公开至少一个实施例提供的一种锁相环电路的频率特性模型的示意图。
61.例如，本公开至少一个实施例提供一种全数字锁相环电路的频率特性模型，如图3所示。图3中所示的全数字锁相环电路包括时间数字转换器(tdc)、数字环路滤波器(dlf)、数字控制振荡器(dco)和反馈分频器(fd)，每个部件对应的框中分别是与该部件对应的传输函数。
62.例如，在一个示例中，结合图3，全数字锁相环电路的传输函数h
open
(s)如表达式(1)所示：
[0063][0064]
其中，t
ref
为参考时钟信号f
ref
的时钟周期，t
tdc
为时间数字转换器(tdc)的量化精度，即tdc输出数字信号变化一个最低有效位(lsb)所对应的输入信号时间差变化的大小，k
p
和ki分别为数字环路滤波器(dlf)中的比例路径和积分路径的增益值系数，通常k
p
＞＞ki，k
dco
为数字控制振荡器(dco)的增益值，即dco输入频率控制字变化一个最低有效位(lsb)引起输出频率变化的大小，n为反馈分频器(fd)的分频比。表达式(1)中，项又称为tdc的增益值，表示为k
tdc
。
[0065]
例如，在一个示例性方面，根据上述表达式(1)，可以推导出有关带宽bw的表达式(2)：
[0066][0067]
根据表达式(2)，可知锁相环电路中影响带宽bw的参数包括：t
ref
、k
dco
、k
p
、t
tdc
和n。在这些参数中，k
dco
和t
tdc
由实际的dco模块和tdc模块的特性决定，k
dco
和t
tdc
的大小都会受pvt变化的影响。例如，在一个示例中，当pvt变化使芯片上的部件运行速度变慢时，k
dco
会变小，t
tdc
会变大。又例如，在一个示例中，当pvt变化使芯片上的部件运行速度变快时，k
dco
会变大，t
tdc
会变小。由于k
dco
和t
tdc
随pvt变化的方向相反，而在带宽bw的表达式中(即，表达式(2)中)k
dco
和t
tdc
分别处于分母和分子的位置，两者的变化导致带宽bw的变化会更加显著。为了避免带宽bw变化对锁相环电路的性能的影响，常规做法是增大设计余量，或者根据工艺变化人工调整dlf的系数k
p
。
[0068]
例如，在另一个示例性方面，从锁相环电路的稳定性角度分析，该锁相环电路有两个位于原点的极点和一个零点，零点位置的频率fz由表达式(3)表示：
[0069][0070]
考虑这些极点和零点的影响，在带宽频率bw处，相位裕度pm为：
[0071]
[0072]
根据表达式(4)，相位裕度pm的大小取决于的比值。根据表达式(3)，fz由ki和k
p
的比值，以及t
ref
决定，这三个参数(ki、k
p
和t
ref
)本身不受pvt变化影响。因此，在这三个参数固定的情况下，pvt变化引起的bw变化会直接造成相位裕度pm的变化。为了避免相位裕度pm变化导致锁相环电路的稳定性问题，常规做法也是增大设计余量，或者根据工艺变化人工调整dlf的系数k
p
和ki。
[0073]
本公开至少一个实施例提供的锁相环电路的参数校正方法20引入了环路参数自动校正的机制，可以自动调整环路滤波器的滤波系数k
p
和ki，使环路整体频率特性保持不变。
[0074]
例如，在本公开至少一个实施例中，对于步骤s201，可以预先设置锁相环电路的多个目标参数，例如带宽和相位裕度等。例如，在一个示例中，可以通过外部寄存器来设置多个目标参数。例如，在另一个示例中，可以通过预设表格来设置多个目标参数。本公开的实施例对目标参数的具体设置方式不作限制。
[0075]
例如，在本公开至少一个实施例中，通过外部带宽设置寄存器来设定带宽，由bw
set
表示。例如，在本公开至少一个实施例中，通过外部相位裕度设置寄存器来设定相位裕度，由pm
set
表示。
[0076]
例如，在本公开至少一个实施例中，对于步骤s202，基于预先设置的带宽bw
set
和相位裕度pm
set
，可以获取数字环路滤波器的滤波系数k
p
和ki，将多个滤波系数k
p
和ki提供至数字环路滤波器，使得锁相环电路在实际工作过程中的带宽和相位裕度始终等于预先设置的bw
set
和pm
set
，从而保证锁相环电路的整体频率特性保持不变，提高锁相环电路的稳定性。
[0077]
例如，在本公开至少一个实施例中，一种全数字锁相环电路的锁定过程可以分为三个阶段：频率快速锁定阶段、粗锁阶段和细锁阶段。
[0078]
需要说明的是，在本公开至少一个实施例中，粗锁阶段可以是本公开的实施例中提及的第一锁定阶段的具体实施方式，细锁阶段可以是本公开的实施例中提及的第二锁定阶段的具体实施方式。例如，在一个示例中，锁相环电路在粗锁阶段的相位误差大于锁相环电路在细锁阶段的相位误差。例如，在一个示例中，锁相环电路在粗锁阶段的相位误差在第一预定范围内，锁相环电路在细锁阶段的相位误差在第二预定范围内，第一预定范围与第二预定范围不同。例如，第一预定范围与第二预定范围可以根据实际需求来设置。需要说明的是，本公开的实施例对锁相环电路的锁定阶段的划分仅仅是示例性的，可以根据实际需求来设定。
[0079]
例如，在频率快速锁定阶段，全数字锁相环电路以频率锁定环路的形式工作，锁相环电路内部可以通过一个计数器对dco输出时钟信号的周期进行计数，将在参考时钟信号f
ref
的一个周期内的计数值与n做比较。当该计数值接近n时通常认为dco的频率接近锁定状态。例如，在这种情况下，dco的频率在f
ref
*n附近，其中，f
ref
表示参考时钟信号fref的频率值，即
[0080]
例如，在粗锁阶段，dco输出时钟信号f
out
的频率已接近锁定状态，然而，dco的输出时钟信号f
out
经过反馈分频器fd分频处理之后的时钟信号fv与参考时钟信号f
ref
之间的相位误差还较大。在这种情况下，可以用一个较大的tdc量化精度对相位误差进行量化。
[0081]
例如，在本公开至少一个实施例中，在粗锁阶段，tdc的量化精度是基于dco输出时钟信号f
out
的时钟周期t
dco
。需要说明的是，在本公开至少一个实施例中，在粗锁阶段的tdc的量化精度可以是本公开的实施例中提及的第一量化精度的具体实施方式。
[0082]
例如，在一个示例中，tdc的量化精度可以以dco输出时钟信号f
out
的周期t
dco
为量化基准。例如，采用t
dco
的倍数作为tdc的量化精度，即t
tdc
＝α*t
dco
，其中，α可以取值0.5、1、2等，本公开的实施例对α的取值不作限制，可以根据实际情况设置。在这种情况下，tdc的增益值益值
[0083]
例如，在一个示例中，假设α取值1，则tdc的量化精度为dco输出时钟信号f
out
的周期t
dco
，即t
tdc
＝t
dco
，相位误差量化结果为δφ*t
ref
/(2*π*t
dco
)。在粗锁阶段，由于tdc量化精度较粗，也就是t
tdc
较大，则tdc增益值较小。通常，为了保持恒定的锁相环电路的特性，在粗锁阶段，数字环路滤波器dlf的滤波系数k
p
和ki会设置为一个较大的值。
[0084]
例如，在细锁阶段，全数字锁相环电路的相位误差降低到一个较小值，为了保证小的静态相位误差，需要较高的tdc量化精度。例如，在本公开至少一个实施例中，在细锁阶段，tdc的量化精度是基于tdc的反相器的延迟时间。需要说明的是，在本公开至少一个实施例中，在细锁阶段的tdc的量化精度可以是本公开的实施例中提及的第二量化精度的具体实施方式。
[0085]
例如，在本公开至少一个实施例中，tdc是以反相器链(inverter chain)的形式，tdc的量化精度可以设置为一级反相器的延迟时间，表示为t
res
，即t
tdc
＝t
res
，相位误差量化结果为
△
φ*t
ref
/(2*π*t
res
)。在这种情况下，tdc增益值较大。通常，为了保持恒定的锁相环电路的特性，在细锁阶段，数字环路滤波器dlf的滤波系数k
p
和ki会设置为一个较小的值。
[0086]
例如，在本公开至少一个实施例中，对于频率快速锁定阶段，数字控制振荡器dco通常直接根据计数器结果进行控制，无需经过数字环路滤波器dlf。因此，在频率快速锁定阶段，不会出现锁相环电路的稳定性问题，无须对锁相环电路的参数进行校正。
[0087]
例如，在本公开至少一个实施例中，对于粗锁阶段(也称为第一锁定阶段)，锁相环电路已切换至经由数字环路滤波器dlf控制数字控制振荡器dco的状态。因此，在粗锁阶段，需要考虑锁相环电路的动态特性，并在不同pvt条件下对数字环路滤波器dlf的滤波系数(k
p
和ki)进行校正。
[0088]
例如，在本公开至少一个实施例中，对于粗锁阶段，时间数字转换器tdc的量化精度设置为α*t
dco
，则时间数字转换器tdc增益值根据上述锁相环电路的工作原理，可知t
ref
＝n*t
dco
，结合上述表达式(2)，可以推导出在粗锁阶段的带宽bwc的表示式(5)如下：
[0089][0090]
其中，k
pc
表示在粗锁阶段的滤波系数k
p
。由于在粗锁阶段，时间数字转换器tdc增益值较小，环路滤波器的滤波系数k
p
和ki会相应设置为一个较大值。例如，在本公开的实施
例中，采用k
pc
和k
ic
分别表示对应粗锁阶段的环路滤波器的滤波系数。需要说明的是，在本公开的实施例中，对应粗锁阶段的环路滤波器的滤波系数k
pc
和k
ic
分别是本公开的实施例提及的第一滤波系数和第二滤波系数的具体实施方式。
[0091]
根据上述表达式(5)可知，在粗锁阶段，影响带宽bwc的参数只有k
dco
和k
pc
。由于在粗锁阶段，数字控制振荡器dco的输出时钟信号的频率已基本稳定，时间数字转换器tdc的量化精度t
tdc
＝α*t
dco
可视为一个恒定值，不会受pvt变化影响，因此，在粗锁阶段，为了保证带宽bwc恒定，仅需要根据数字控制振荡器(dco)增益值k
dco
的变化调整第一滤波系数k
pc
。
[0092]
例如，在本公开至少一个实施例中，结合上述表达式(3)可知，对于粗锁阶段的零点位置频率f
zc
的表达式(6)如下：
[0093][0094]
根据表达式(6)可知，在粗锁阶段，为了保证f
zc
恒定，仅仅需要根据第一滤波系数k
pc
确定第二滤波系数k
ic
即可。根据表达式(4)可知，相位裕度pm的大小取决于的比值，因此，在粗锁阶段，只要bwc和f
zc
保持不变，相位裕度pmc也保持不变。
[0095]
例如，在本公开至少一个实施例中，对于细锁阶段，时间数字转换器tdc的量化精度切换至一个较高的量化精度。例如，以反相器链形式的时间数字转换器tdc为示例，其量化精度设置为一级反相器的时延，即t
tdc
＝t
res
，则时间数字转换器tdc增益值结合上述表达式(2)，可以推导出在细锁阶段的带宽bwf的表示式(7)如下：
[0096][0097]
其中，k
pf
表示在细锁阶段的滤波系数k
p
。由于在细锁阶段，时间数字转换器tdc增益值较大，环路滤波器的滤波系数k
p
和ki会相应设置为一个较小值。例如，在本公开至少一个实施例中，采用k
pf
和k
if
分别表示对应细锁阶段的数字环路滤波器的滤波系数。需要说明的是，在本公开的实施例中，对应细锁阶段的环路滤波器的滤波系数k
pf
和k
if
分别是本公开提及的第三滤波系数和第四滤波系数的具体实施方式。
[0098]
根据上述表达式(7)可知，在细锁阶段，影响带宽bwf的参数有k
dco
、t
res
和k
pf
。因此，在细锁阶段，为了保证带宽bwf恒定，需要根据增益值k
dco
和t
res
的变化调整第三滤波系数k
pf
。
[0099]
例如，在本公开至少一个实施例中，结合上述表达式(3)可知，对于细锁阶段的零点位置频率f
zf
的表达式(8)如下：
[0100][0101]
根据表达式(8)可知，在细锁阶段，为了保证f
zf
恒定，仅仅需要根据第三滤波系数k
pf
确定第四滤波系数k
if
即可。根据表达式(4)可知，相位裕度pm的大小取决于的比值，因此，在细锁阶段，只要bwf和f
zf
保持不变，相位裕度pmf也保持不变。
[0102]
例如，本公开至少一个实施例提供了一种锁相环电路的参数校正方法，可以保证锁相环电路在粗锁阶段和细锁阶段，其频率特性都保持恒定，不受pvt变化的影响。因此，粗
锁阶段的带宽(bwc)和相位裕度(pmc)以及细锁阶段的带宽(bwf)和相位裕度(pmf)都分别等于预先设置的带宽(bw
set
)和相位裕度(pm
set
)的大小，即bwc＝bwf＝bw
set
，pmc＝pmf＝pm
set
。
[0103]
根据表达式(5)和(7)，由bwc＝bwf，可得：
[0104][0105]
即
[0106][0107]
假设
[0108][0109]
因此，为了保证bwc＝bwf，
[0110]kpc
＝β
tdc
·kpf
ꢀꢀꢀ
(9)
[0111]
其中，β
tdc
表示粗锁阶段的tdc量化精度和细锁阶段的tdc量化精度之间的比值，即第一量化精度和第二量化精度之间的比值。
[0112]
根据表达式(6)和(8)，由f
zc
＝f
zf
，可得：
[0113][0114]
则
[0115][0116]
基于表达式(9)和(10)可知，对应粗锁阶段的环路滤波器的滤波系数(k
pc
和k
ic
)和对应细锁阶段的环路滤波器的滤波系数(k
pf
和k
if
)之间存在比例关系，即存在比例因子β
tdc
。
[0117]
结合前述描述和推导的表达式，下面详细说明锁相环电路的参数校正方法20中步骤s202(即基于多个目标参数，获取数字环路滤波器的多个滤波系数)的具体实施方式。
[0118]
图4为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的操作示意图，图5为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的另一种操作示意图。
[0119]
例如，在本公开至少一个实施例中，锁相环电路除了数字环路滤波器之外，还包括时间数字转换器和数字控制振荡器，时间数字转换器和数字环路滤波器通信连接，数字环路滤波器和数字控制振荡器通信连接。以图1所示的全数字锁相环电路10为示例，锁相环电路10包括tdc 11、dlf 12以及dco 13。时间数字转换器tdc 11和数字环路滤波器dlf 12通信连接，数字环路滤波器dlf 12和数字控制振荡器dco 13通信连接。对于步骤s202，基于多个目标参数，获取数字环路滤波器的多个滤波系数，包括以下步骤s401，如图4所示。
[0120]
步骤s401：基于多个目标参数以及与数字控制振荡器相关联的第一测量结果和与时间数字转换器相关联的第二测量结果，获取多个滤波系数。
[0121]
例如，在本公开至少一个实施例中，与数字控制振荡器相关联的第一测量结果包
括数字控制振荡器的增益值k
dco
。
[0122]
例如，在本公开至少一个实施例中，与时间数字转换器相关联的第二测量结果包括时间数字转换器的第一量化精度与第二量化精度之间的比值。结合上述内容，第二测量结果包括β
tdc
，即粗锁阶段的时间数字转换器tdc的量化精度和细锁阶段的时间数字转换器tdc的量化精度之间的比值。
[0123]
需要说明的是，第一测量结果和第二测量结果还可以包括其他参数，本公开的实施例对此不作限制，可以根据实际需求来设置。
[0124]
例如，在一个示例中，基于预设的带宽bw
set
和相位裕度pm
set
，以及测量得到的数字控制振荡器dco增益值k
dco
和与时间数字转换器tdc相关联的β
tdc
，可以计算得到数字环路滤波器的第一滤波系数k
pc
、第二滤波系数k
ic
、第三滤波系数k
pf
和第四滤波系数k
if
。
[0125]
例如，在本公开至少一个实施例中，对于步骤s401，基于多个目标参数以及与数字控制振荡器相关联的第一测量结果和与时间数字转换器相关联的第二测量结果，获取多个滤波系数，可以包括以下步骤s501和s502，如图5所示。
[0126]
步骤s501：基于多个目标参数和第一测量结果，获取第一滤波系数和第二滤波系数，通过第一滤波系数和第二滤波系数，使得锁相环电路的多个工作参数在第一锁定阶段对应地与多个目标参数保持一致。
[0127]
例如，在本公开至少一个实施例中，根据上述表达式(5)，且bw
set
＝bwc，其中α为预先设定的固定值。因此，基于设置的带宽bw
set
以及第一测量结果k
dco
，可以得到第一滤波系数k
pc
。例如，根据上述表达式(4)和表达式(6)，其中t
ref
为参考时钟信号f
ref
的周期，也是可以预先设定的固定值。因此，基于设置的相位裕度pm
set
以及上述得到的第一滤波系数k
pc
，可以得到第二滤波系数k
ic
。例如，在一个示例中，将获取的第一滤波系数k
pc
和第二滤波系数k
ic
设置到全数字环路滤波器上，可以使得锁相环电路在粗锁阶段(也称为第一锁定阶段)的带宽和相位裕度对应地与所设置的带宽和相位裕度保持一致。
[0128]
步骤s502：基于第一滤波系数、第二滤波系数和第二测量结果，获取第三滤波系数和第四滤波系数，通过第三滤波系数和第四滤波系数，使得锁相环电路的多个工作参数在第二锁定阶段对应地与多个目标参数保持一致。
[0129]
例如，在一个示例中，根据表达式(9)，即k
pc
＝β
tdc
·kpf
，以及表达式(10)，即k
ic
＝β
tdc
·kif
可知，基于第一滤波系数k
pc
、第二滤波系数k
ic
和第二测量结果β
tdc
，可以计算得到第三滤波系数k
pf
和第四滤波系数k
if
。例如，在一个示例中，将获取的第三滤波系数k
pf
和第四滤波系数k
if
设置到全数字环路滤波器上，可以使得锁相环电路在细锁阶段(也称为第二锁定阶段)的带宽和相位裕度对应地与所设置的带宽和相位裕度保持一致。
[0130]
因此，本公开至少一个实施例提供的锁相环电路的参数校正方法，可以基于设定的目标参数，自动调整数字环路滤波器dlf的多个滤波系数，使得锁相环电路的频率特性保持不变，提高锁相环电路的稳定性。
[0131]
例如，在本公开至少一个实施例中，第一测量结果是基于数字控制振荡器在输入为第一频率控制字时输出的第一振荡信号，以及基于数字控制振荡器在输入为第二频率控制字时输出的第二振荡信号。
[0132]
例如，在本公开至少一个实施例中，由于数字控制振荡器dco的增益值k
dco
在不同
的dco振荡频率下发生变化，为了减小测量误差，对k
dco
的测量应该在频率快速锁定阶段结束之后执行，例如在粗锁阶段开始时执行。因为在粗锁阶段，dco振荡频率已趋于稳定，接近锁相环电路最终的锁定频率。例如，在本公开至少一个实施例中，可以通过调整dco的频率控制字，检测dco输出频率的变化来测量k
dco
。
[0133]
由于频率的检测需要一个基准频率作为参照，在一个示例中，以参考时钟信号f
ref
的频率值f
ref
作为检测基准。例如，在一个示例中，在参考时钟信号f
ref
的m个周期内对dco输出时钟信号f
out
的周期数进行计数，将该计数值除以m，即为dco当前的振荡频率。需要说明的是，m为大于0的整数。
[0134]
例如，在本公开至少一个实施例中，可以通过如下方式来测量数字控制振荡器dco的增益值k
dco
。首先，选择两个频率控制字(分别为fcw0和fcw1)作为dco的输入。需要说明的是，这两个频率控制字(fcw0和fcw1)应尽量选取在频率快速锁定阶段结束后dco的频率控制字附近，以免测量频率点与锁定频率偏差太大。例如，以参考时钟信号f
ref
的m个周期为测量时长(m*t
ref
)，在频率控制字fcw0下测量到dco输出的时钟信号的周期数为ndco0，在频率控制字fcw1下测量到dco输出的时钟信号的周期数为ndco1，则在fcw0和fcw1下dco的振荡频率分别为：
[0135][0136][0137]
由此可得到关于dco的增益值k
dco
的表达式(11)：
[0138][0139]
因此，根据表达式(11)可以测量得到数字控制振荡器dco的增益值k
dco
。
[0140]
需要说明的是，在本公开的实施例中，上述频率控制字fcw0是本公开的实施例中提及的第一频率控制字的具体实施方式，上述频率控制字fcw1是本公开的实施例中提及的第二频率控制字的具体实施方式，在fcw0的控制下dco输出的时钟信号是本公开的实施例中提及的第一振荡信号的具体实施方式，并且该第一振荡信号的频率为freq0，在fcw1的控制下dco输出的时钟信号是本公开的实施例中提及的第二振荡信号的具体实施方式，并且第二振荡信号频率为freq1。
[0141]
例如，在本公开至少一个实施例中，第一频率控制字不同于第二频率控制字。例如，第一频率控制字和第二频率控制字可以设置为与dco的锁定频率的差值小于某一阈值。本公开的实施例对第一频率控制字和第二频率控制字的具体取值不作限制，可以根据实际情况来设定。
[0142]
例如，在本公开至少一个实施例中，第二测量结果基于时间数字转换器在输入为第一时钟信号和第二时钟信号时输出的数字信号，并且第一时钟信号与第二时钟信号之间具有预设相位差。例如，在本公开至少一个实施例中，第一时钟信号与第二时钟信号之间的预设相位差对应数字控制振荡器的时钟周期。
[0143]
例如，在本公开至少一个实施例中，第二测量结果包括β
tdc
，即粗锁阶段的时间数字转换器tdc的量化精度和细锁阶段的时间数字转换器tdc的量化精度之间的比值。例如，
如上所述，粗锁阶段的tdc量化精度设置为dco输出时钟信号f
out
的周期t
dco
的α倍，即t
tdc
＝α*t
dco
，其中α的值可以根据实际情况来设置。例如，如上所述，细锁阶段的tdc量化精度设置为一级反相器的延迟时间，即t
tdc
＝t
res
。
[0144]
例如，在本公开至少一个实施例中，可以通过如下方式测量第二测量结果β
tdc
。例如，在一个示例中，以α*t
dco
为基准检测细锁阶段的tdc量化精度t
res
，直接得到β
tdc
＝α*t
dco
/t
res
。又例如，在另一个示例中，可以先以t
dco
为基准检测细锁阶段的tdc量化精度t
res
，再将比值t
dco
/t
res
乘以α，得到β
tdc
＝α*t
dco
/t
res
＝α*β，其中β表示比值t
dco
/t
res
，α为预先设定的固定值，例如0.5、1、2等。
[0145]
图6a为本公开至少一个实施例提供的检测第二测量结果的示意图，图6b为本公开至少一个实施例提供的检测第二测量结果过程中使用的多个信号的对比图。
[0146]
如图6a和图6b所示，以t
dco
为基准，检测方式为在细锁tdc输入端输入两个相位差间隔t
dco
的时钟。例如，在本公开至少一个实施例中，将第一时钟信号clk_cal1和第二时钟信号clk_cal2作为时间数字转换器tdc的输入，tdc的量化输出即为比值t
dco
/t
res
＝β。然后，β乘以设定的固定值α可以得到第二测量结果β
tdc
。
[0147]
例如，在一个示例中，第一时钟信号clk_cal1和第二时钟信号clk_cal2具有相位差t
dco
。该相位差t
dco
可以由dco的输出时钟信号f
dco
经过d类触发器(dff)延迟一个时钟周期产生。如图6b所示，第一时钟信号clk_cal1和第二时钟信号clk_cal2之间的相位差为dco的输出时钟信号f
dco
的一个周期t
dco
。需要说明的是，在本公开的实施例中，dco的输出时钟信号f
dco
不一定等于锁相环电路的输出时钟信号f
out
，因为dco的输出时钟信号f
dco
可能还需要经过一个分频器进行分频处理。
[0148]
图7为本公开至少一个实施例提供的一种锁相环电路的参数校正方法的示意图。
[0149]
例如，本公开至少一个实施例还提供一种锁相环电路的参数校正方法70，如图7所示。
[0150]
例如，在本公开至少一个实施例中，锁相环电路的参数校正方法70包括设置多个目标参数中的至少一个目标参数的第一初始值，设置对应于第一测量结果的第二初始值，基于第一初始值和第二初始值，设置多个滤波系数中的至少一个滤波系数的第三初始值。该第一初始值、第二初始值和第三初始值用于作为获取多个滤波系数的基准参数。
[0151]
例如，在本公开的实施例中，通过设置第一初始值、第二初始值和第三初始值作为获取多个滤波系数的基准参数，使得锁相环电路的参数校正方法70中所有运算都是除法运算，以便在硬件上进行复用，节约硬件逻辑资源。
[0152]
例如，如图7所示，锁相环电路的参数校正方法70包括以下步骤s701-s708。
[0153]
对于步骤s701，设置一组初始值(bw_0、k
dco_0
、k
pc_0
)。例如，在锁相环电路的预设带宽范围内选取一个带宽bw_0作为默认值，即第一初始值。根据数字控制振荡器dco的特征，预估一个k
dco
的初始值k
dco_0
，即第二初始值。需要说明的是，该第二初始值不需要很精确，只需保证后续比值计算不会发生位宽溢出即可。利用该第一初始值(带宽bw_0)和第二初始值(k
dco_0
)，基于以下表达式，可以得到k
pc
的初始值k
pc_0
，即第三初始值。
[0154][0155]
将这组初始值(bw_0、k
dco_0
、k
pc_0
)作为基准参数存储到电路中，以用于后续获取多
个滤波系数。例如，在一个示例中，粗锁阶段的锁相环电路的滤波系数和细锁阶段的锁相环电路的滤波系数均可以从该组初始值推导得出。
[0156]
对于步骤s702，计算第一初始值bw_0和设定带宽bw
set
的比值b。例如，在一个示例中，通过外部带宽设定寄存器设置有带宽bw
set
，根据粗锁阶段的带宽bwc的表达式，即上述表达式(5)，带宽bwc与k
dco
*k
pc
成正比。因此，在基准参数的基础上，按照设定带宽bw
set
与第一初始值bw_0之间的比值b，等比例增大k
dco
*k
pc
即可得到设定带宽bw
set
的大小。
[0157]
对于步骤s703，在基准参数的基础上，根据步骤s702计算得到的比值b，调整内部参数k
dco_1
、k
pc_1
。例如通过以下表达式，
[0158]kdco_1
＝k
dco_0
[0159][0160]
可得
[0161][0162]
即调整之后的内部参数k
dco_1
、k
pc_1
所表示的带宽bw
c_1
等于外部寄存器设定的带宽bw
set
。
[0163]
对于步骤s704，以参考时钟信号f
ref
为基准，检测电路中的k
dco
的大小，计算实际k
dco
与内部参数k
dco_1
的比值rk
dco
，即需要说明的是，前面的实施例中已经介绍了如何检测dco的增益值k
dco
的方法，在此不再赘述。
[0164]
对于步骤s705，根据步骤s704中测量到的k
dco
与内部参数k
dco_1
之间的比值rk
dco
校正k
pc
：
[0165][0166]
可得
[0167][0168]
可以看到，在粗锁阶段，当k
dco
因pvt条件变化发生变化时，可以自动调整第一滤波系数k
pc
使工作过程中的带宽保持和设定带宽bw
set
一致。
[0169]
对于步骤s706，通过外部相位裕度设定寄存器来设定相位裕度pm
set
或pmset，该pmset是通过表达式pm
set
＝arctan(pmset)*180
°
/π来确定，即pmset＝bw
set
/fz。根据表达式(5)和(6)，有
[0170][0171]
式中，k
dco
·
t
ref
已在步骤s704中测量k
dco
时(表达式11)得到，这里用mndco表示：
[0172]
[0173]
可以得到：
[0174][0175]
基于上述表达式，可以得到k
ic
的值。由此，在粗锁阶段，当k
dco
因pvt条件变化发生变化时，可以自动调整第二滤波系数k
ic
使工作过程中的相位裕度和设定的相位裕度pm
set
或者pmset保持一致。图8为本公开至少一个实施例提供的第二滤波系数k
ic
的计算方法示意图。例如，在一个示例中，通过图8所示的计算方法来计算k
ic
的值，在该计算方法中，所有运算都是除法运算，以便在硬件上进行复用，从而节约硬件逻辑资源。
[0176]
需要说明的是，本公开的实施例对第二滤波系数k
ic
的计算方法不作限制，也可以采用其他计算方法，只要能计算出k
ic
的值即可。
[0177]
对于步骤s707，检测第二测量结果β
tdc
。需要说明的是，前面的实施例中已经介绍了如何检测第二测量结果β
tdc
的方法，在此不再赘述。
[0178]
对于步骤s708，将第一滤波系数k
pc
和第二滤波系数k
ic
按步骤s707中检测得到的β
tdc
比例缩放得到第三滤波系数k
pf
和第四滤波系数k
if
。
[0179][0180][0181]
可得：
[0182][0183][0184]
由此，在细锁阶段，当k
dco
和t
res
因pvt条件变化发生变化时，可以自动调整第三滤波系数k
pf
和第四滤波系数k
if
使工作过程中的带宽和设定带宽bw
set
保持一致，工作过程中的相位裕度和设定的相位裕度pm
set
或者pmset保持一致。
[0185]
需要说明的是，在本公开的实施例中，也可以不设置基准参数，基于本公开的实施例提供的表达式(例如，上述表达式(5)-(11)等)计算得到多个滤波系数，这可以根据实际需求来设置。
[0186]
例如，在本公开至少一个实施例中，假设参考时钟信号f
ref
的频率值f
ref
＝50mhz＝50e6，n＝40，f
dco
＝f
ref
*n＝2ghz＝2e9，t
dco
＝1/f
dco
＝500ps＝5e-10，t
res
＝10ps＝1e-11，外部设定的带宽bw
set
＝1mhz＝1e6，外部设定的pmset＝bw
set
/fz＝10，选择粗锁阶段的tdc量化精度为一个dco周期，即α＝1，选择k
dco
测量基准f
ref
周期数m＝8。
[0187]
例如，对于步骤s701，设定第一初始值带宽bw_0＝5mhz＝5e6，第二初始值k
dco_0
＝10mhz/lsb＝10e6，第三初始值k
pc_0
＝3.14。可见，这组设定的初始值满足表达式
[0188]
例如，对于步骤s702，设定带宽bw
set
＝1mhz＝1e6，基于表达式，＝1mhz＝1e6，基于表达式，计算得到b＝5。
[0189]
例如，对于步骤s703，根据比值b调整参数，如下所示：
[0190]kdco_1
＝k
dco_0
＝10mhz/lsb＝10e6；
[0191]kpc_1
＝k
pc_0
/b＝3.14/5＝0.628；
[0192][0193]
例如，对于步骤s704，检测dco的实际增益值k
dco
。例如，以参考时钟信号f
ref
为基准，在m个(8个)周期t
ref
内对dco输出时钟周期数进行计数。设置dco的第一频率控制字fcw0＝600时，计得计数值ndco0为320；设置dco的第二频率控制字fcw1＝602时，计得计数值ndco1为324，基于表达式(11)可得：
[0194]
mn
dco
＝(ndco1-ndco0)/[(fcw1-fcw0)*m]＝0.25
[0195]kdco
＝mn
dco
*t
ref
＝12.5mhz/lsb＝12.5e6
[0196]
rk
dco
＝k
dco
/k
dco_1
＝1.25
[0197]
例如，对于步骤s705，根据步骤s704中测量到的k
dco
与内部参数k
dco_1
之间的比值rk
dco
修正k
pc
。k
pc
＝k
pc_1
/rk
dco
＝0.5025。此时，实际带宽bwc＝(k
dco
*k
pc
)/(2
·
π
·
α)＝1mhz＝1e6＝bw
set
。
[0198]
例如，对于步骤s706，根据图8的计算方法，可得：
[0199]
a＝1/k
pc
＝1.99
[0200]
b＝k
pc
/a＝0.2525(＝k
pc2
)
[0201]
c＝α/mn
dco
＝4
[0202]
d＝b/c＝0.063125；
[0203]
由于外部设定的相位裕度值pmset＝10，可得k
ic
＝d/pmset＝0.0063125。此时，由此，计算得到第一滤波系数k
pc
和第二滤波系数k
ic
。该第一滤波系数k
pc
和第二滤波系数k
ic
使得锁相环电路在粗锁阶段的工作带宽和相位裕度等于设定的带宽和相位裕度。
[0204]
例如，对于步骤s707，通过图6a所示的方法，测量得到β＝t
dco
/t
res
＝50，则β
tdc
＝α*β＝50。
[0205]
例如，对于步骤s708，基于k
pc
和k
ic
，以及β
tdc
得到k
pf
和k
if
。
[0206]kpf
＝k
pc
/β
tdc
＝1.005e-2
[0207]kif
＝k
ic
/β
tdc
＝1.2625e-4
[0208]
此时，工作带宽此时，工作带宽
[0209]
由此可见，计算得到第三滤波系数k
pf
和第四滤波系数k
if
。该第三滤波系数k
pf
和第
四滤波系数k
if
使得锁相环电路在细锁阶段的工作带宽和相位裕度等于设定的带宽和相位裕度。
[0210]
因此，本公开至少一个实施例提供的锁相环电路的参数校正方法，可以基于设定的目标参数，自动调整数字环路滤波器dlf的多个滤波系数，使得锁相环电路的频率特性保持不变，提高锁相环电路的稳定性。此外，通过将调整过程中的所有运算都转换为除法运算，以便在硬件上进行复用，节约了硬件逻辑资源。
[0211]
图9a为本公开至少一个实施例提供的一种锁相环电路的结构示意图，图9b为本公开至少一个实施例提供的另一种锁相环电路的结构示意图。
[0212]
例如，本公开至少一个实施例提供了一种锁相环电路90，如图9a所示。该锁相环电路90包括数字环路滤波器91和数据处理装置92，该数字环路滤波器91和数据处理装置92通信连接。例如，如图9a所示，该数据处理装置92包括设置单元920和获取单元921。
[0213]
例如，设置单元920被配置为设置锁相环电路的多个目标参数。例如，设置单元920可以实现步骤s201，其具体实现方法可以参考步骤s201的相关描述，在此不再赘述。
[0214]
例如，获取单元921被配置为基于多个目标参数，获取数字环路滤波器的多个滤波系数，将多个滤波系数提供至数字环路滤波器，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致。例如，该获取单元921可以实现步骤s202，其具体实现方法可以参考步骤s202的相关描述，在此不再赘述。
[0215]
例如，上述设置单元920和获取单元921被配置执行的具体操作均可以参见上文中本公开的至少一个实施例提供的锁相环电路的参数校正方法20/70的相关描述，在此不再赘述。
[0216]
需要说明的是，设置单元920和获取单元921可以通过软件、硬件、固件或它们的任意组合实现，例如，设置单元920和获取单元921可以分别实现为设置电路920和获取电路921，本公开的实施例对它们的具体实施方式不作限制。
[0217]
例如，在本公开至少一个实施例中，如图9b所示，锁相环电路900包时间数字转换器tdc 910、数字环路滤波器dlf 920、数字控制振荡器dco 930和数据处理装置940。时间数字转换器tdc 910和数字环路滤波器dlf 920通信连接，数字环路滤波器dlf 920和数字控制振荡器dco 930通信连接，数据处理装置940与时间数字转换器tdc 910和数字控制振荡器dco 930通信连接。例如，数据处理装置940中的获取单元包括计算单元，该计算单元被配置为基于多个目标参数以及基于与数字控制振荡器相关联的第一测量结果和与时间数字转换器相关联的第二测量结果，获取多个滤波系数。例如，该计算单元可以实现步骤s401，其具体实现方法可以参考步骤s401的相关描述，在此不再赘述。
[0218]
例如，在本公开至少一个实施例中，如图9b所示，除了时间数字转换器tdc 910、数字环路滤波器dlf 920、数字控制振荡器dco 930和数据处理装置940之外，锁相环电路900还可以包括反馈分频器fd 950。该反馈分频器950与时间数字转换器tdc 910和数字控制振荡器dco 930通信连接。该反馈分频器fd 95被配置为将数字控制振荡器dco 930输出信号进行分频处理，并且将分频处理后的信号提供给时间数字转换器tdc 910。
[0219]
例如，在本公开至少一个实施例中，锁相环电路900还包括积分微分调制器sdm 950。需要说明的是，图9a和图9b所示的锁相环电路90/900仅仅是示例性的，锁相环电路还可以包括更多或更少的部件，本公开的实施例对此不作限制。
[0220]
例如，在本公开至少一个实施例中，数据处理装置940可以包括目标参数设置单元、测量结果设置单元和滤波系数设置单元。例如，目标参数设置单元被配置为设置多个目标参数中的至少一个目标参数的第一初始值。例如，测量结果设置单元被配置为设置对应于第一测量结果的第二初始值。例如，滤波系数设置单元被配置为基于第一初始值和第二初始值，设置多个滤波系数中的至少一个滤波系数的第三初始值。该第一初始值、第二初始值和第三初始值用于作为获取多个滤波系数的基准参数。例如，目标参数设置单元、测量结果设置单元和滤波系数设置单元可以实现的操作可以参考前述锁相环电路的参数校正方法20/70的相关描述，在此不再赘述。
[0221]
例如，在本公开至少一个实施例中，该计算单元可以包括粗锁保持单元和细锁保持单元。例如，粗锁保持单元被配置为基于多个目标参数和第一测量结果，获取第一滤波系数和第二滤波系数，通过第一滤波系数和第二滤波系数，使得锁相环电路的多个工作参数在第一锁定阶段对应地与多个目标参数保持一致。例如，粗锁保持单元可以实现步骤s501，其具体实现方法可以参考步骤s501的相关描述，在此不再赘述。
[0222]
例如，细锁保持单元被配置为基于第一滤波系数、第二滤波系数和第二测量结果，获取第三滤波系数和第四滤波系数，通过第三滤波系数和第四滤波系数，使得锁相环电路的多个工作参数在第二锁定阶段对应地与多个目标参数保持一致。例如，细锁保持单元可以实现步骤s502，其具体实现方法可以参考步骤s502的相关描述，在此不再赘述。
[0223]
例如，在本公开的实施例中，上述计算单元、目标参数设置单元、测量结果设置单元、滤波系数设置单元、粗锁保持单元和细锁保持单元被配置执行的具体操作均可以参见上文中本公开的至少一个实施例提供的锁相环电路的参数校正方法20/70的相关描述，在此不再赘述。
[0224]
需要说明的是，上述计算单元、目标参数设置单元、测量结果设置单元、滤波系数设置单元、粗锁保持单元和细锁保持单元可以通过软件、硬件、固件或它们的任意组合实现，例如，上述计算单元、目标参数设置单元、测量结果设置单元、滤波系数设置单元、粗锁保持单元和细锁保持单元可以分别实现为计算电路、目标参数设置电路、测量结果设置电路、滤波系数设置电路、粗锁保持电路和细锁保持电路，本公开的实施例对它们的具体实施方式不作限制。
[0225]
例如，在本公开至少一个实施例中，第一测量结果可以基于数字控制振荡器在输入为第一频率控制字时输出的第一振荡信号，以及基于数字控制振荡器在输入为第二频率控制字时输出的第二振荡信号。例如，在本公开至少一个实施例中，第一频率控制字不同于第二频率控制字。例如，在本公开至少一个实施例中，第一测量结果包括数字控制振荡器的增益值。
[0226]
例如，在本公开至少一个实施例中，第二测量结果基于时间数字转换器在输入为第一时钟信号和第二时钟信号时输出的数字信号，第一时钟信号与第二时钟信号之间具有预设相位差。例如，在本公开至少一个实施例中，预设相位差对应数字控制振荡器的时钟周期。例如，在本公开至少一个实施例中，第二测量结果包括时间数字转换器的第一量化精度与第二量化精度之间的比值，第一量化精度对应于第一锁定阶段，第二量化精度对应于第二锁定阶段。例如，在本公开至少一个实施例中，第一量化精度基于数字控制振荡器的时钟周期，第二量化精度基于时间数字转换器中的反相器的延迟时间。
[0227]
例如，在本公开至少一个实施例中，多个目标参数至少包括锁相环电路的带宽和相位裕度。例如，在本公开至少一个实施例中，锁相环电路包括全数字锁相环电路。
[0228]
应当理解的是，本公开至少一个实施例提供的锁相环电路90/900可以实施前述锁相环电路的参数校正方法20/70，也可以实现与前述锁相环电路的参数校正方法20/70相似的技术效果，在此不作赘述。
[0229]
需要注意的是，在本公开的实施例中，锁相环电路90/900可以包括更多或更少的电路或单元，并且各个电路或单元之间的连接关系不受限制，可以根据实际需求而定。各个电路的具体构成方式不受限制，可以根据电路原理由模拟器件构成，也可以由数字芯片构成，或者以其他适用的方式构成。
[0230]
图10是本公开至少一个实施例提供的一种数据处理装置的示意框图。
[0231]
例如，在本公开至少一个实施例中，如图10所示，数据处理装置1001包括处理器110和存储器120。存储器120包括一个或多个计算机程序模块1201。一个或多个计算机程序模块1201被存储在存储器120中并被配置为由处理器110执行，该一个或多个计算机程序模块1201包括用于执行本公开的至少一个实施例提供的锁相环电路的参数校正方法20/70的指令，其被处理器110执行时，可以执行本公开的至少一个实施例提供的锁相环电路的参数校正方法20/70中的一个或多个步骤。存储器120和处理器110可以通过总线系统和/或其它形式的连接机构(未示出)互连。
[0232]
例如，处理器110可以是中央处理单元(cpu)、数字信号处理器(dsp)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元，例如现场可编程门阵列(fpga)等；例如，中央处理单元(cpu)可以为x86或arm架构等。处理器110可以为通用处理器或专用处理器，可以控制数据处理装置1001中的其它组件以执行期望的功能。
[0233]
例如，存储器120可以包括一个或多个计算机程序产品的任意组合，计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(ram)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(rom)、硬盘、可擦除可编程只读存储器(eprom)、便携式紧致盘只读存储器(cd-rom)、usb存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块1201，处理器110可以运行一个或多个计算机程序模块1201，以实现数据处理装置1001的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。该数据处理装置1001例如可以是片上系统(soc)或者包括该soc的计算机、电视、显示器等。该数据处理装置1001的具体功能和技术效果可以参考上文中关于锁相环电路的参数校正方法20/70的描述，此处不再赘述。
[0234]
图11为本公开至少一个实施例提供的又一种数据处理装置300的示意框图。本公开实施例中的终端设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、pda(个人数字助理)、pad(平板电脑)、pmp(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字tv、台式计算机等等的固定终端。图11示出的数据处理装置300仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
[0235]
例如，如图11所示，在一些示例中，数据处理装置300包括处理装置(例如中央处理器、图形处理器等)301，其可以根据存储在只读存储器(rom)302中的程序或者从存储装置308加载到随机访问存储器(ram)303中的程序而执行各种适当的动作和处理。在ram 303
中，还存储有计算机系统操作所需的各种程序和数据。处理装置301、rom 302以及ram 303通过总线304被此相连。输入/输出(i/o)接口305也连接至总线304。
[0236]
例如，以下部件可以连接至i/o接口305：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置306；包括诸如液晶显示器(lcd)、扬声器、振动器等的输出装置307；包括例如磁带、硬盘等的存储装置308；以及包括诸如lan卡、调制解调器等的网络接口卡的通信装置309。通信装置309可以允许数据处理装置300与其他设备进行无线或有线通信以交换数据，经由诸如因特网的网络执行通信处理。驱动器310也根据需要连接至i/o接口305。可拆卸介质311，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器310上，以便于从其上读出的计算机程序根据需要被安装入存储装置308。虽然图11示出了包括各种装置的数据处理装置300，但是应理解的是，并不要求实施或包括所有示出的装置。可以替代地实施或包括更多或更少的装置。
[0237]
例如，该数据处理装置300还可以进一步包括外设接口(图中未示出)等。该外设接口可以为各种类型的接口，例如为usb接口、闪电(lighting)接口等。该通信装置309可以通过无线通信来与网络和其他设备进行通信，该网络例如为因特网、内部网和/或诸如蜂窝电话网络之类的无线网络、无线局域网(lan)和/或城域网(man)。无线通信可以使用多种通信标准、协议和技术中的任何一种，包括但不局限于全球移动通信系统(gsm)、增强型数据gsm环境(edge)、宽带码分多址(w-cdma)、码分多址(cdma)、时分多址(tdma)、蓝牙、wi-fi(例如基于ieee 802.11a、ieee 802.11b、ieee 802.11g和/或ieee 802.11n标准)、基于因特网协议的语音传输(voip)、wi-max，用于电子邮件、即时消息传递和/或短消息服务(sms)的协议，或任何其他合适的通信协议。
[0238]
例如，数据处理装置400可以为手机、平板电脑、笔记本电脑、电子书、游戏机、电视机、数码相框、导航仪等任何设备，也可以为任意的数据处理装置及硬件的组合，本公开的实施例对此不作限制。
[0239]
例如，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置309从网络上被下载和安装，或者从存储装置308被安装，或者从rom 302被安装。在该计算机程序被处理装置301执行时，执行本公开实施例所公开的锁相环电路的参数校正方法20/70。
[0240]
需要说明的是，本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开的实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开的实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种
形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、rf(射频)等等，或者上述的任意合适的组合。
[0241]
在一些实施方式中，客户端、服务器可以利用诸如http(hypertext transfer protocol，超文本传输协议)之类的任何当前已知或未来研发的网络协议进行通信，并且可以与任意形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(“lan”)，广域网(“wan”)，网际网(例如，互联网)以及端对端网络(例如，ad hoc端对端网络)，以及任何当前已知或未来研发的网络。
[0242]
上述计算机可读介质可以是上述数据处理装置300中所包含的；也可以是单独存在，而未装配入该数据处理装置300中。
[0243]
本公开至少一个实施例还提供一种电子设备。图12是根据本公开至少一个实施例的一种电子设备1200的示意框图。如图12所示，电子设备1200可以包括图10或图11中所示的任一数据处理装置1001/300；以及锁相环电路，例如，锁相环电路可以为本公开的实施例提供的图1所示的全数字锁相环电路10，也可以为其他类似或结构的锁相环电路，本公开的实施例对此不作限制。该锁相环电路与上述数据处理装置1001/300连接。应当理解的是，本公开实施例提供的电子设备1200可以实施前述锁相环电路的参数校正方法20/70，也可以实现与前述锁相环电路的参数校正方法20/70相似的技术效果，在此不作赘述。
[0244]
本公开至少一个实施例还提供一种非瞬时可读存储介质。图13是本公开至少一个实施例提供的一种非瞬时可读存储介质的示意框图。如图13所示，非瞬时可读存储介质130上存储有计算机指令111，该计算机指令111被处理器执行时执行如上所述的锁相环电路的参数校正方法20/70中的一个或多个步骤。
[0245]
例如，该非瞬时可读存储介质130可以是一个或多个计算机可读存储介质的任意组合，例如，一个计算机可读存储介质包含用于设置锁相环电路的多个目标参数的计算机可读的程序代码，另一个计算机可读存储介质包含用于基于多个目标参数，获取数字环路滤波器的多个滤波系数，将多个滤波系数提供至数字环路滤波器，使得锁相环电路的多个工作参数对应地与多个目标参数保持一致的计算机可读的程序代码。当然，上述各个程序代码也可以存储在同一个计算机可读介质中，本公开的实施例对此不作限制。
[0246]
例如，当该程序代码由计算机读取时，计算机可以执行该计算机存储介质中存储的程序代码，执行例如本公开任一个实施例提供的锁相环电路的参数校正方法20/70。
[0247]
例如，存储介质可以包括智能电话的存储卡、平板电脑的存储部件、个人计算机的硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom)、便携式紧致盘只读存储器(cd-rom)、闪存、或者上述存储介质的任意组合，也可以为其他适用的存储介质。例如，该可读存储介质也可以为图10中的存储器120，相关描述可以参考前述内容，此处不再赘述。
[0248]
在本公开中，术语“多个”指两个或两个以上，除非另有明确的限定。
[0249]
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或
者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
[0250]
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。