具有延伸框架的多芯片封装的制作方法

具有延伸框架的多芯片封装


背景技术：

1.随着2.5/3d半导体封装的持续小型化，存在这样的挑战：增加封装z高度以及创建高度集成的多芯片封装中的各种部件所需的实体占用面积。减小的封装占用面积还导致信号线/迹线路由拥塞。另外，存在来自电性能损害(例如，信号延迟、衰减损耗以及收发器集成电路(ic)管芯之间的大量功率环路电感)以及由参考平面(例如，电源或地参考平面)不连续性引起的电性能折衷的担忧。沿传输线的能量损耗以及阻抗不连续性可能引起信号完整性劣化，这可能影响高数据速率应用(例如，以≥20ghz(奈奎斯特频率)操作的串行解串(serdes)总线或者以≥6.4ghz操作的双倍数据速率(ddr)存储器总线)的功能。
2.为了解决这些担忧中的一些，形状因子小型化和/或改进的电性能解决方案已经包括使用嵌入式技术(例如，嵌入有源硅器件和无源器件)、无源桥接互连和/或解耦电容器架构。然而，对于通过嵌入式有源硅和/或无源器件的封装z高度减小，可能存在从拥挤的封装散热的额外挑战。
附图说明
3.在附图中，相同的附图标记在不同的视图中一般地指相同的部分。附图不一定按比例绘制，而是重点一般地放在说明本公开的原理上。为了清楚起见，各种特征或元件的尺寸可以任意地扩大或缩小。在以下描述中，参考以下附图描述本公开的各个方面，在附图中：
4.图1示出了根据本公开的一方面的半导体封装的示例性顶视布局图。
5.图1a示出了沿图1中所示的半导体封装的a-a’线的截面图；
6.图2示出了根据本公开的一方面的另一示例性半导体封装的截面图；
7.图3示出了根据本公开的另一方面的半导体封装的示例性顶视布局图；
8.图3a示出了沿图3中所示的半导体封装的a-a’线的截面图；
9.图4a到图4h示出了根据本公开的一方面的组装半导体封装的示例性工艺流程；
10.图5示出了根据本公开的一方面的用于示例性方法的简化流程图；并且
11.图6示出了根据本公开的一方面的示例性计算设备。
具体实施方式
12.以下具体实施方式参考附图，附图以说明的方式示出了其中可以实践本公开的具体细节和方面。这些方面被足够详细地描述以使得本领域技术人员能够实践本公开。为器件提供各个方面，并且为方法提供各个方面。应当理解，器件的基本属性也适用于方法，反之亦然。在不脱离本公开的范围的情况下，可以利用其他方面，并且可以进行结构和逻辑改变。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其他方面组合以形成新的方面。
13.根据本公开，多芯片半导体封装可以包括互连框架，互连框架在其底表面上具有用于封装内的高带宽互连的延伸再分布层。互连框架可以耦合到封装衬底并且可以延伸超
过封装衬底的至少第一侧边。在一方面中，互连框架可以通过在封装衬底的所有侧边之上延伸来“包围”封装衬底，并且具有比封装衬底大的占用面积。在一方面中，封装衬底可以具有范围从15x15mm2到75x75mm2的尺寸。
14.多芯片半导体封装可以具有至少部分地定位在互连框架之上并且耦合到互连框架并且耦合到封装衬底的第一半导体器件。互连框架还包括从顶表面延伸的凹陷区域，并且第一半导体器件和附加“凹陷”半导体器件可以定位在凹陷中。在另一方面中，多个“框架”半导体器件可以在封装衬底的旁边定位在互连框架的底表面上。在又一方面中，多个无源器件可以嵌入在互连框架中并且耦合到再分布层，以用于改进的功率输送，并且替代地，散热器或电磁屏蔽件可以嵌入在互连框架中或者在互连框架的顶表面与底表面之间延伸。在又一方面中，嵌入式器件可以相邻于散热器或电磁屏蔽件而定位，例如，一个或多个嵌入式器件可以定位在互连框架中的凹陷与散热器或电磁屏蔽件之间的区域中。
15.本公开的技术优点包括但不限于：(1)通过减小的封装衬底占用面积和总器件厚度的平台小型化，其中，小芯片或器件设置在互连框架上，这减小了封装衬底有效面积要求；(2)通过小芯片之间和/或管芯到小芯片之间的更高的管芯到管芯互连带宽密度和更短的互连(即，信号延迟、衰减损耗的减少)和改进的功率完整性(即，器件的解耦电容器与功率输送网络之间的减小的功率回路电感)来改进器件性能；和/或(3)使用集成散热器和/或热界面层来改进散热。
16.根据如图1所示的本公开的一方面，半导体封装100的示例性顶视布局图包括可以具有凹陷区域103的互连框架101，并且在互连框架101之下可以是封装衬底102(表示为虚线)。在这一方面中，第一半导体器件或管芯104和附加凹陷半导体器件或管芯107可以定位在凹陷区域103中，在第一半导体器件104和附加凹陷半导体器件107下可以是空腔110(表示为虚线)。而且，在互连框架101之下可以是第二半导体器件或小芯片105以及附加框架半导体器件或小芯片106和108(全部通过虚线表示)。
17.在图1a中，提供了如图1中所示的半导体封装100的沿截面a-a’线的截面图。在这一方面中，互连框架101包括两个层，即，框架构造层101a和再分布层101b，其中，在凹陷区域103中的空腔110形成穿过这些层到达下方的封装衬底102的开口。在一方面中，框架构造层101a可以是非导电层(例如，玻璃、电介质、硅衬底、模制的有机材料等)或导电层(例如，金属、金属合金、半导体等)。在一方面中，互连框架可以具有在200um到400um的范围内的厚度，并且再分布层可以具有在10um到50um的范围内的厚度。
18.在另一方面中，凹陷区域103可以提供第一半导体器件104，第一半导体器件104具有降低半导体封装100的z高度的深度，并且取决于框架构造层101a的厚度，第一半导体器件104可以具有可以与互连框架101的顶表面齐平的高度。在一方面中，凹陷区域103可以具有在互连框架的总厚度的30％到70％的范围内的深度。
19.而且如图1a中所示，第一半导体器件104具有金属化层114，金属化层114可以耦合到多个凹陷焊料凸块112(多个凹陷焊料凸块112通过凹陷过孔113耦合到再分布层101b)并且耦合到多个空腔焊料凸块111(多个空腔焊料凸块111耦合到封装衬底102)。应当理解，附加凹陷半导体107以及类似地定位的任何其他附加凹陷半导体器件也可以与第一半导体器件104耦合在一起。
20.在另一方面中，第二半导体器件105以及附加框架半导体器件108和106(未示出)
可以通过多个焊料凸块115耦合到再分布层101b。第二半导体器件105可以包括但不限于片上系统(soc)、cpu核心、现场可编程门阵列(fpga)或加速器。附加框架器件108可以是耦合到再分布层101b的具有作为中间元件的内插器109的堆叠的小芯片(例如，dram存储器或高带宽存储器)。第二半导体器件105和附加框架半导体器件108可以定位与封装衬底102的旁边，这减小了用于半导体器件100的部件占用面积。在一方面中，封装衬底102可以通过多个小的衬底焊料凸块116耦合到再分布层101b，以促进信号、电源和/或地参考电压(vss)连接，小的衬底焊料凸块116具有比空腔焊料凸块111的小的几何结构。
21.在又一方面中，空腔焊料凸块的几何结构可以包括在80μm到200μm的范围内的凸块间距x1(即，两个相邻凸块的中心之间的距离)。在另一方面中，小的衬底焊料凸块116可以具有在10μm到60μm的范围内的凸块间距x2。
22.在图1a中所示的又一方面中，封装衬底102可以具有多个微过孔117。微过孔117可以耦合到焊料球118，焊料球118耦合到主板或印刷电路板120上的接触焊盘121。另外，衬底102可以包括一个或多个刚性核心层119，以用于改进的机械性能，即，高刚性，以用于改进的封装衬底翘曲控制。在本公开的替代方面中，封装衬底可以是无核心衬底，由于减小的封装堆叠几何结构、最小化的阻抗不连续性和信号回波损耗，无核心衬底可以提供形状因子的进一步小型化以及改进的电性能。
23.在又一方面中，电子部件123(例如，电容器、电感器、电阻器等)可以在主板120上定位在附加框架器件108下，以进一步减小主板的尺寸。
24.图2示出了根据本公开的一方面的另一示例性半导体封装的截面图。在这一方面中，互连框架201包括两个层，即，框架构造层201a和再分布层201b，其中，凹陷区域203形成在框架构造层201a中。根据本公开的一方面，第一半导体管芯204可以放置在凹陷区域203中并且耦合到定位在下方的封装衬底202，封装衬底202进而可以耦合到定位在更下方的印刷电路板。
25.在图2的方面中，互连框架201的框架构造层201a包括耦合到再分布层201b的嵌入式电子部件222a和222b。嵌入式电子部件222a和222b可以是无源器件。例如，无源器件可以包括电容器、电阻器、电感器、变压器和一些二极管，如在本公开的范围内。
26.在本公开的一方面中，无源器件可以是解耦电容器；具体地，其可以是陶瓷或硅电容器。第二半导体小芯片205和电子部件208(例如，其可以是电压调节器模块)也可以耦合到再分布层201b。在这一方面中，可以通过解耦电容器和/或电压调节器模块与有源半导体器件(即，第一管芯和/或小芯片)之间的直接和/或缩短的距离来实现降低的功率ac环路电感和改进的功率完整性。
27.如图3中所示，根据本公开的另一方面，半导体封装300的示例性顶视布局图包括可以具有凹陷区域303的互连框架301，并且在互连框架301之下可以是封装衬底302(表示为虚线)。凹陷区域303可以延伸超过封装衬底302的两个侧端，并且在本公开的范围内的其他方面中可以延伸超出封装衬底的所有四个侧。
28.在图3的方面中，第一半导体器件或管芯304和两个附加凹陷半导体器件或管芯307可以定位在凹陷区域303中，并且在第一半导体器件304和两个附加凹陷半导体器件307下可以是空腔(未示出)。在凹陷区域303中的第一半导体器件304也可以延伸超过封装衬底302的两个侧端，如图所示。而且，在互连框架301之下也可以是第二半导体器件或小芯片
305以及附加框架半导体器件或小芯片308(两者均通过虚线表示)。
29.另外，如图3和图3a中所示，元件333可以集成到互连框架301中，并且可以是例如散热器或电磁屏蔽件。根据本公开的一方面，元件333可以由金属或金属合金制成，并且可以包围第一半导体器件304和附加凹陷器件307而定位。在另一方面中，元件333可以穿过再分布层301b在互连框架301的顶表面与底表面之间延伸。
30.图3a示出了沿图3中所示的半导体封装的a-a’截面线的截面图。在这一方面中，互连框架301包括框架构造层301a和再分布层301b，其中，凹陷区域303中的空腔310形成穿过这些层到达封装衬底302的开口，封装衬底302耦合到主板320。第二半导体器件305以及附加框架半导体器件308和306(未示出)可以在封装衬底302的旁边在其底表面上耦合到再分布层301b。
31.此外，对于图3a中所示的方面，凹陷区域303的部分以及第一半导体器件304的部分可以延伸超过封装衬底302的侧边。在这一方面中，第一半导体器件的延伸超过封装衬底的侧边的部分可以定位第二半导体器件305以及附加框架半导体器件308和306(未示出)之上，第二半导体器件305以及附加框架半导体器件308和306(未示出)可以在封装衬底302旁边。应当理解，根据本公开，凹陷区域和第一半导体器件可以仅延伸超过封装衬底的一个侧边。
32.另外，在图3a中所示的方面中，元件333可以集成到互连框架301中，其中，元件333具有等于框架构造层301a的厚度并且附接到再分布层301b。如果元件333是散热器，则其可以通过热界面材料连接到与顶表面相邻的热沉或其他集成散热器。如果元件333是电磁屏蔽件，则其可以通过再分布层耦合到参考电压(例如，地(vss)参考电压)，以屏蔽凹陷区域303中的半导体器件免受电磁噪声耦合和/或干扰。在另一方面中，第二元件333’(未示出)可以被配置为在框架构造层301a内并且与元件333间隔开。在一方面中，第二元件333’可以设置在元件333与凹陷区域303之间，并且耦合到第二参考电压，例如，电源(vcc)参考电压。
33.图4a到图4h提供了涉及根据本公开的一方面的用于半导体封装的示例性工艺流程的截面图。制作方法和材料的选择旨在通过减小用于高速(＞20ghz)应用和其他应用的封装衬底占用面积和总体器件厚度(其中，小芯片和其他电子部件设置在互连框架上)，来增强半导体封装小型化。对于本领域普通技术人员显而易见的是，在不脱离本发明范围的情况下，可以对下文公开的工艺操作进行修改。
34.在图4a中，将具有形成在框架构造层401a上的再分布层401b的互连框架401放置在第一载体440上。框架构造层401a可以是硅衬底或者有机材料的模制单层(或层压结构)，有机材料包括环氧树脂、聚酯树脂和乙烯基酯。再分布层401b可以通过标准金属构建工艺(例如，光刻(电镀/蚀刻)工艺)形成。
35.在图4b中，可以倒置互连框架401，以使框架构造层401a在顶部上，并且再分布层401b放置在第二载体441上。
36.在图4c中，可以去除框架构造层401a的部分，以形成凹陷区域403，并且在凹陷区域403中，可以去除框架构造层401a和再分布层401b的另一部分，以暴露第二载体441的表面，以形成空腔410。凹陷区域403和空腔410可以通过激光或机械钻孔处理步骤(作为单个步骤或者两个独立的步骤)形成。还有可能使用反应离子蚀刻形成这些开口。
37.在图4d中，使用激光或机械钻孔工艺在凹陷区域403中形成多个过孔开口，并且可
以通过电镀工艺用导电材料填充过孔开口，以形成多个凹陷过孔413，凹陷过孔413可以耦合到再分布层401b。
38.在图4e中，可以使用标准焊料回流工艺在多个凹陷过孔413上形成凹陷焊料凸块412。
39.在图4f中，可以将互连框架401从第二载体441去除，并且将互连框架401倒置，以用于放置在第三载体442上。此后，可以将第二半导体器件405和附加框架半导体器件408(分别具有预先定位的焊料凸块415a和415b)对准并且耦合到再分布层401b上。可以使用标准热压接合和/或焊料回流工艺耦合第二半导体器件405和附加框架半导体器件408。应当理解，在这一附接工艺期间，也可以将其他附加框架器件(未示出)耦合到再分布层401b。该中间组件将被称为400a。
40.在图4g中，可以将中间组件400a从第三载体442去除，并且将中间组件400a倒置，以用于耦合到所提供的封装衬底402。封装衬底402可以包括多个小的衬底焊料凸块416以及大于衬底焊料凸块的多个空腔焊料凸块411。在这一方面中，可以对准中间组件400a，以用于与封装衬底402耦合，以将多个空腔焊料球定位在空腔410中，并且将第二半导体器件405和附加框架半导体器件408定位封装衬底402旁边。可以使用标准热压接合和/或焊料回流工艺耦合中间组件400a和封装衬底402。
41.在图4h中，可以将第一半导体管芯404定位在凹陷区域403中并且与凹陷焊料凸块412和空腔焊料凸块对准，以用于分别与封装衬底402和互连框架401耦合。可以使用标准热压接合和/或焊料回流工艺实行第一半导体管芯404的耦合。
42.图5示出了根据本公开的方面的包括图4a到图4h中所示的组装工艺的示例性方法的简化流程图。
43.操作502可以涉及形成具有框架构造层和再分布层的互连框架。
44.操作504可以涉及在框架构造层中形成凹陷区域并且在互连框架的凹陷区域中形成空腔。
45.操作506可以涉及将半导体器件耦合到互连框架。
46.操作508可以涉及将互连框架耦合到封装衬底。
47.操作510可以涉及将管芯定位在互连框架的凹陷区域中，并且将管芯耦合到互连框架和封装衬底。
48.图6示出了根据本公开的各个方面的具有多芯片半导体封装600的示例性计算设备60，其中，在互连框架位于封装内。在各种实施方式中，计算设备60可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(pda)、超移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在一方面中，计算设备60可以是移动计算设备。在其他实施方式中，计算设备60可以是处理数据的任何其他电子设备。
49.在又一方面中，计算设备60可以具有板，例如，主板620，板具有若干组件，包括但不限于可以或可以不物理地和电气地耦合到这样的主板620的半导体处理器。其他部件可包括但不限于易失性存储器(例如dram)、非易失性存储器(例如rom)、闪存存储器、图形处理器、数字信号处理器、密码处理器、通信芯片、芯片组、天线、显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(gps)设备、罗盘、盖革计数器、加
速计、陀螺仪、扬声器、相机、以及大容量存储设备(例如，硬盘驱动器、光盘(cd)、数字多功能盘(dvd)等等)。在本公开的范围内，例如，在上面阐述的其他部件中使用多芯片半导体封装，其中互连框架位于封装内。
50.根据本公开，使用多芯片半导体封装的计算设备60可以包括多个通信芯片，其中互连框架位于封装内。通信芯片还可以根据全球移动通信系统(gsm)、通用分组无线业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络来操作。通信芯片可以根据gsm演进的增强型数据(edge)、gsm edge无线接入网(geran)、通用陆地无线接入网(utran)或演进型utran(e-utran)来操作。通信芯片可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)、其派生物以及被指定为3g、4g、5g及以上的任何其他无线协议来操作。在其他方面中，通信芯片可以根据其他无线协议来操作。例如，第一通信芯片可以专用于诸如wi-fi和蓝牙的较短距离无线通信，并且第二通信芯片可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do等的较长距离无线通信。
51.在另一方面中，通信芯片可以实现用于向和从计算设备60传递数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固态介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些方面它们可能不包含。
52.通信芯片可以实施若干无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee 502.11族)、ieee502.16标准(例如，ieee 502.16-2005修订)、长期演进(lte)项目以及任何修订、更新和/或修正(例如，高级lte项目、超移动宽带(umb)项目(也被称为“3gpp2”)等)。ieee 502.16兼容的bwa网络一般地被称为wimax网络，即代表全球微波接入互通的首字母缩写词，它是通过ieee502.16标准的一致性和互通性测试的产品的认证标志。
53.为了更容易理解和付诸实践，现在将通过示例的方式描述用于特定方面的本方法和器件。为了简洁起见，可以省略对特征和属性的重复描述。
54.示例
55.示例1可以包括一种器件，其包括：封装衬底；互连框架，互连框架延伸超过封装衬底的第一侧边，互连框架包括定位在封装衬底的顶表面之上并且耦合到封装衬底的顶表面的底表面；第一半导体器件，第一半导体器件至少部分地定位在互连框架之上并且耦合到互连框架；以及第二半导体器件，第二半导体器件在封装衬底的旁边定位在互连框架的底表面上。
56.示例2可以包括示例1和/或本文公开的任何其他示例的器件，其中，互连框架还包括再分布层和框架构造层；以及多个过孔，多个过孔耦合到再分布层，其中，第一器件耦合到多个过孔，以用于连接到再分布层，并且第二半导体通过多个焊料凸块耦合到再分布层。
57.示例3可以包括示例2和/或本文公开的任何其他示例的器件，其中，框架构造层还包括凹陷区域，其中，多个过孔中的一些过孔定位在凹陷中；并且第一半导体器件定位在凹陷区域中并且耦合到凹陷区域中的过孔。
58.示例4可以包括示例3和/或本文公开的任何其他示例的器件，其还包括：延伸超过封装衬底的至少一个侧边的凹陷区域的部分和第一半导体器件的部分。
59.示例5可以包括示例4和/或本文公开的任何其他示例的器件，其中，延伸超过封装衬底的至少一个侧边的第一半导体器件的部分定位在第二半导体器件之上。
60.示例6可以包括示例2和/或本文公开的任何其他示例的器件，其还包括：形成用于封装衬底的延伸平台的互连框架，互连框架延伸超过封装衬底的至少第二侧边，并且凹陷区域包括暴露封装衬底的顶表面的空腔。
61.示例7可以包括示例3和/或本文公开的任何其他示例的器件，其中，框架构造层还包括嵌入式无源器件。
62.示例8可以包括示例3和/或本文公开的任何其他示例的器件，框架构造层还包括集成散热器。
63.示例9可以包括示例3和/或本文公开的任何其他示例的器件，其中，框架构造层还包括集成电磁屏蔽件。
64.示例10可以包括示例7和/或本文公开的任何其他示例的器件，其中，第一半导体器件至少部分地定位在空腔之上，器件还包括定位在空腔中的多个焊料凸块，多个焊料凸块将第一半导体器件耦合到封装衬底的顶表面。
65.示例11可以包括示例10和/或本文公开的任何其他示例的器件，其还包括一个或多个附加凹陷半导体器件，一个或多个附加凹陷半导体器件定位在凹陷中并且至少部分地在空腔之上，其中，多个焊料凸块将第一半导体器件和一个或多个附加半导体器件耦合到封装衬底的顶表面。
66.示例12可以包括示例7和/或本文公开的任何其他示例的器件，其还包括一个或多个附加框架半导体器件，一个或多个附加框架半导体器件在封装衬底的旁边耦合到互连框架的底表面。
67.示例13可以包括示例7和/或本文公开的任何其他示例的器件，其还包括内插器，内插器在封装衬底的旁边耦合到互连框架的底表面。
68.示例14可以包括一种计算设备，该计算设备包括印刷电路板、耦合到印刷电路板的封装衬底；封装衬底包括：互连框架，互连框架延伸超过封装衬底的至少一个侧边，互连框架包括定位在封装衬底的顶表面之上并且耦合到封装衬底的顶表面的底表面；第一半导体器件，第一半导体器件至少部分地定位在互连框架之上并且耦合到互连框架；以及第二半导体器件，第二半导体器件在封装衬底的旁边定位在互连框架的底表面上。
69.示例15可以包括示例14和/或本文公开的任何其他示例的计算设备，其中，互连框架还包括再分布层和框架构造层；以及多个过孔，多个过孔耦合到再分布层，其中，第一器件耦合到多个过孔，以用于连接到再分布层，并且第二半导体通过多个焊料凸块耦合到再分布层。
70.示例16可以包括示例15和/或本文公开的任何其他示例的计算设备，其中，框架构造层还包括凹陷区域，其中，多个过孔中的一些过孔定位在凹陷中；并且第一半导体器件定位在凹陷区域中并且耦合到凹陷区域中的过孔。
71.示例17可以包括示例16和/或本文公开的任何其他示例的计算设备，还包括：形成用于封装衬底的延伸平台的互连框架，互连框架延伸超过封装衬底的至少第二侧边；包括暴露封装衬底的顶表面的空腔的凹陷区域，其中，第一半导体器件部分地定位在空腔之上；以及定位在空腔中的多个焊料凸块，多个焊料凸块将第一半导体器件耦合到封装衬底的顶
表面。
72.示例18可以包括一种方法，该方法包括：提供封装衬底；形成互连框架；将第二半导体器件耦合到互连框架的底表面；将互连框架耦合到封装衬底的顶表面，以将第二半导体定位在封装衬底的旁边；以及将第一半导体器件耦合到封装衬底的顶表面并且耦合到互连框架的部分。
73.示例19可以包括示例18和/或本文公开的任何其他示例的方法，其中，形成互连框架还包括：提供框架构造层；在框架构造层上形成再分布层，再分布层包括多个金属化层，其中，第二半导体器件和封装衬底耦合到再分布层。
74.示例20可以包括示例19和/或本文公开的任何其他示例的方法，其中，根据权利要求19所述的方法，其中，形成互连框架还包括：在框架构造层中形成凹陷区域；以及在凹陷区域中形成空腔，空腔穿过互连框架的框架构造层和再分布层而开口。
75.应当理解，本文针对具体器件描述的任何属性也可以适用于本文描述的任何器件。还应当理解，本文针对具体方法描述的任何属性可以适用于本文描述的任何方法。此外，应当理解，对于本文描述的任何器件或方法，不一定将所描述的所有部件或操作都包含在器件或方法中，而是可以仅包含一些(但不是所有)部件或操作。
76.术语“包括(comprising)”应被理解为具有与术语“包括(including)”类似的广义含义，并且应被理解为暗示包括陈述的整体(integer)或操作或整体或操作的群组，但不排除任何其他整体或操作或整体或操作的群组。该定义也适用于术语“包括(comprising)”的变体，例如“包括(comprise)”和“包括(comprises)”。
77.本文中的术语“耦合”(或“连接”)可以被理解为电耦合或机械耦合，例如附接或固定或附接，或者仅接触而没有任何固定，并且将理解的是，可以提供直接耦合或间接耦合(换句话说，耦合而没有直接接触)两者。
78.尽管已经参考具体方面特别地示出和描述了本公开，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本公开的范围的情况下，可以在形式和细节上对其进行各种改变。因此，本公开的范围由所附权利要求书指示，并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有改变。