具有延伸框架的多芯片封装的制作方法

技术特征：
1.一种器件，包括：封装衬底；互连框架，所述互连框架延伸超过所述封装衬底的第一侧边，所述互连框架包括定位在所述封装衬底的顶表面之上并且耦合到所述封装衬底的所述顶表面的底表面；第一半导体器件，所述第一半导体器件至少部分地定位在所述互连框架之上并且耦合到所述互连框架；以及第二半导体器件，所述第二半导体器件在所述封装衬底的旁边定位在所述互连框架的所述底表面上。2.根据权利要求1所述的器件，其中，所述互连框架还包括再分布层和框架构造层；以及多个过孔，所述多个过孔耦合到所述再分布层，其中，所述第一器件耦合到所述多个过孔，以用于连接到所述再分布层，并且第二半导体通过多个焊料凸块耦合到所述再分布层。3.根据权利要求2所述的器件，其中，所述框架构造层还包括凹陷区域，其中，所述多个过孔中的一些过孔定位在所述凹陷中；并且所述第一半导体器件定位在所述凹陷区域中并且耦合到所述凹陷区域中的所述过孔。4.根据权利要求3所述的器件，还包括：延伸超过所述封装衬底的所述至少一个侧边的所述凹陷区域的部分和所述第一半导体器件的部分。5.根据权利要求4所述的器件，其中，延伸超过所述封装衬底的所述至少一个侧边的所述第一半导体器件的所述部分定位在所述第二半导体器件之上。6.根据权利要求2所述的器件，还包括：形成用于所述封装衬底的延伸平台的所述互连框架，所述互连框架延伸超过所述封装衬底的至少第二侧边，并且所述凹陷区域包括暴露所述封装衬底的所述顶表面的空腔。7.根据权利要求3所述的器件，其中，所述框架构造层还包括嵌入式无源器件。8.根据权利要求3所述的器件，其中，所述框架构造层还包括集成散热器。9.根据权利要求3所述的器件，其中，所述框架构造层还包括集成电磁屏蔽件。10.根据权利要求7所述的器件，其中，所述第一半导体器件至少部分地定位在所述空腔之上，所述器件还包括定位在所述空腔中的多个焊料凸块，所述多个焊料凸块将所述第一半导体器件耦合到所述封装衬底的所述顶表面。11.根据权利要求10所述的器件，还包括一个或多个附加凹陷半导体器件，所述一个或多个附加凹陷半导体器件定位在所述凹陷中并且至少部分地在所述空腔之上，其中，所述多个焊料凸块将所述第一半导体器件和所述一个或多个附加半导体器件耦合到所述封装衬底的所述顶表面。12.根据权利要求7所述的器件，还包括一个或多个附加框架半导体器件，所述一个或多个附加框架半导体器件在所述封装衬底的旁边耦合到所述互连框架的所述底表面。13.根据权利要求7所述的器件，还包括内插器，所述内插器在所述封装衬底的旁边耦合到所述互连框架的所述底表面。14.一种计算设备，包括：印刷电路板；耦合到所述印刷电路板的封装衬底，所述封装衬底包括：
互连框架，所述互连框架延伸超过所述封装衬底的至少一个侧边，所述互连框架包括定位在所述封装衬底的顶表面之上并且耦合到所述封装衬底的所述顶表面的底表面；第一半导体器件，所述第一半导体器件至少部分地定位在所述互连框架之上并且耦合到所述互连框架；以及第二半导体器件，所述第二半导体器件在所述封装衬底的旁边定位在所述互连框架的所述底表面上。15.根据权利要求14所述的计算设备，其中，所述互连框架还包括再分布层和框架构造层；以及多个过孔，所述多个过孔耦合到所述再分布层，其中，所述第一器件耦合到所述多个过孔，以用于连接到所述再分布层，并且第二半导体通过多个焊料凸块耦合到所述再分布层。16.根据权利要求15所述的计算设备，其中，所述框架构造层还包括凹陷区域，其中，所述多个过孔中的一些过孔定位在所述凹陷中；并且所述第一半导体器件定位在所述凹陷区域中并且耦合到所述凹陷区域中的所述过孔。17.根据权利要求16所述的计算设备，还包括：形成用于所述封装衬底的延伸平台的所述互连框架，所述互连框架延伸超过所述封装衬底的至少第二侧边；包括暴露所述封装衬底的所述顶表面的空腔的所述凹陷区域，其中，所述第一半导体器件部分地定位在所述空腔之上；以及定位在所述空腔中的多个焊料凸块，所述多个焊料凸块将所述第一半导体器件耦合到所述封装衬底的所述顶表面。18.一种方法，包括：提供封装衬底；形成互连框架；将第二半导体器件耦合到所述互连框架的底表面；将所述互连框架耦合到所述封装衬底的顶表面，以将所述第二半导体定位在所述封装衬底的旁边；以及将第一半导体器件耦合到所述封装衬底的所述顶表面并且耦合到所述互连框架的部分。19.根据权利要求18所述的方法，其中，形成所述互连框架还包括：提供框架构造层；在所述框架构造层上形成再分布层，所述再分布层包括多个金属化层，其中，所述第二半导体器件和所述封装衬底耦合到所述再分布层。20.根据权利要求19所述的方法，其中，形成所述互连框架还包括：在所述框架构造层中形成凹陷区域；以及在所述凹陷区域中形成空腔，所述空腔穿过所述互连框架的所述框架构造层和所述再分布层而开口。

技术总结
根据各个方面，一种多芯片半导体封装包括：封装衬底；互连框架，互连框架延伸超过封装衬底的第一侧边，互连框架包括定位在封装衬底的顶表面之上并且耦合到封装衬底的顶表面的底表面；第一半导体器件，第一半导体器件至少部分地定位在互连框架之上并且耦合到互连框架；以及第二半导体器件，第二半导体器件在封装衬底的旁边定位在互连框架的底表面上。该互连框架还包括再分布层和框架构造层以及耦合到再分布层的多个过孔，其中，该框架构造层还包括凹陷区域，并且第一半导体器件位在凹陷区域中。域中。域中。


技术研发人员：谢目荣 林涑玲 康忠斌 汪晓莹 黄桂菁
受保护的技术使用者：英特尔公司
技术研发日：2021.08.03
技术公布日：2022/3/3