半导体结构及其形成方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，传统的栅介质层随着特征尺寸的减小不断变薄，使得晶体管的漏电随之增加，造成半导体器件功耗过高。
3.为解决上述问题，现有技术采用将金属栅极替代多晶硅栅极的方式形成栅极。其中，在替代栅工艺中，先形成多晶硅伪栅极，并进一步形成相应的器件结构，在相应的器件结构形成后，刻蚀掉多晶硅伪栅极，形成栅极沟槽，再用合适的金属材料填充栅极沟槽以形成金属栅极，从而可以使金属栅极避开形成器件结构过程中的高温处理，避免晶体管的阈值电压漂移，从而影响晶体管的性能。
4.然而，现有的半导体工艺形成的器件性能不佳。


技术实现要素：

5.本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。
6.为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：
7.提供基底，所述基底包括衬底、位于所述衬底上的伪栅极、位于所述伪栅极两侧的侧墙；所述基底包括隔离区，所述隔离区在其延伸方向上与多个伪栅极相交；
8.去除所述隔离区内的伪栅极，暴露所述伪栅极两侧的侧墙；
9.沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙，形成横切隔离沟槽；
10.形成填充所述横切隔离沟槽的横切隔离结构。
11.相应的，本发明实施例还提供一种半导体结构，包括：
12.基底，所述基底包括衬底、位于所述衬底上的栅极，以及位于所述栅极两侧的侧墙，其中，所述基底包括隔离区，所述隔离区在其延伸方向上与多个栅极相交；
13.位于所述隔离区内的横切隔离结构；
14.其中，所述侧墙延伸至所述横切隔离结构下方，且位于所述横切隔离结构下方的侧墙沿所述侧墙背离所述栅极方向的厚度小于所述栅极两侧的侧墙。
15.与现有技术相比，本发明实施例的技术方案具有以下优点：
16.本发明实施例中，在形成横切隔离沟槽时，去除所述隔离区内的伪栅极，暴露所述伪栅极两侧的侧墙之后，还沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙，以去除可能位于伪栅极之间的突起，避免后续工艺中所述突起造成的金属栅极的损伤，进而提高器件的性能。
附图说明
17.图1至图9是一种半导体结构的形成方法中各步骤对应的结构示意图；
18.图10至图23是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；
19.图24至图26为本发明实施例半导体结构的结构示意图。
具体实施方式
20.由背景技术可知，现有工艺所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
21.参考图1至图9，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
22.如图1至图2所示，提供基底，所述基底包括衬底101、位于所述衬底上的多个并行的伪栅极120，以及填充在所述伪栅极120之间的层间介质层130，其中，所述基底包括隔离区10a，所述隔离区10a的延伸方向与所述多个并行的伪栅极120相交。其中，图2为图1沿aa’方向的剖视图。
23.如图3所示，去除所述隔离区10a内部分厚度的伪栅极和层间介质层。
24.如图4所示，采用各向异性的刻蚀工艺刻蚀去除所述隔离区10a内的伪栅极，形成横切所述多个并行的伪栅极的横切隔离沟槽121。
25.如图5所示，在所述横切隔离沟槽中沉积形成横切隔离结构140。
26.如图6所示，在剩余的伪栅极位置形成金属栅极150。
27.如图6至图8所示，湿法刻蚀去除所述金属栅极150中的隔离栅极151，形成截断隔离沟槽161。其中，图8为图7沿bb’方向的剖视图。
28.如图9所示，形成填充所述截断隔离沟槽161的截断隔离结构160。
29.发明人发现，上述方法形成的器件性能不佳，这是因为，所述伪栅极结构的形成过程中或形成后的工艺过程中，可能会使伪栅极结构基于环境影响(如温度、压力等)形成突起，如图2～5中所示的黑色阴影区，例如，伪栅极为多晶硅时，在高温环境下(例如侧墙沉积工艺过程中的高温环境)，容易出现结晶化，从而突出于原工艺空间，侵入至伪栅极两侧的侧墙；进一步的，在横切隔离沟槽的形成过程中，各向异性的刻蚀工艺仅在垂直于衬底表面的方向进行刻蚀，而不会向其他方向刻蚀，以避免损伤其他部分的伪栅极，这就导致突出于原工艺空间的突起部分无法去除，这部分无法去除的突起如果与剩余的伪栅极相连，会使得后续形成在伪栅极工艺空间的金属栅极同时延伸至该突起位置，从而在湿法刻蚀去除金属栅极中的隔离栅极的步骤时，刻蚀液极易刻蚀该突起位置的材料，并通过该突起位置(如图8中所示)，浸入至本不需要刻蚀的金属栅极中(如图7中虚线箭头所示)，造成器件的栅极结构的损伤。
30.发明人进一步研究认为，完全去除伪栅极侧面的侧墙可以解决这一技术问题，然而，基于侧墙深度过大，且相应的用于完全去除侧墙的刻蚀工艺通常沿自侧墙顶面至侧墙底面的方向，使得完全去除侧墙不易实现，极易造成刻蚀残留，从而不能彻底的去除伪栅极的突起，影响器件的性能，且在半导体结构的同等深度中，还包括有其他复杂的器件结构，相应的用于完全去除侧墙的刻蚀工艺极易损伤其他器件结构，造成器件性能下降。
31.基于此，本发明实施例提供了一种半导体结构及其形成方法，所述方法包括：提供
基底，所述基底包括衬底、位于所述衬底上的伪栅极、位于所述伪栅极两侧的侧墙；所述基底包括隔离区，所述隔离区在其延伸方向上与多个伪栅极相交；去除所述隔离区内的伪栅极，暴露所述伪栅极两侧的侧墙；沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙，形成横切隔离沟槽；形成填充所述横切隔离沟槽的横切隔离结构。
32.在本发明实施例中，在形成横切隔离沟槽时，去除所述隔离区内的伪栅极，暴露所述伪栅极两侧的侧墙之后，还沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙，以去除可能位于伪栅极之间的突起，避免后续工艺中所述突起造成的金属栅极的损伤，进而提高器件的性能。
33.进一步的，本发明实施例沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙，易于实现，从而能够彻底去除伪栅极的突起，且不损伤半导体结构的同等深度其他的器件结构，相较于完全去除所述侧墙，本发明实施例提高了器件的性能。
34.为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
35.图10至图23是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
36.参考图10-图11，提供基底200，所述基底包括衬底201、位于所述衬底上的多个伪栅极220，以及位于所述伪栅极两侧的侧墙。
37.其中，图11是沿图10中cc’方向的剖视图。
38.其中，所述基底包括隔离区20a，所述隔离区20a在其延伸方向上与多个伪栅极相交220，可选的，所述隔离区的延伸方向垂直于所述伪栅极的延伸方向。所述隔离区20a为所述基底200用于形成横切隔离沟槽的区域，该区域覆盖多个伪栅极的部分区域，以及所述多个伪栅极之间的部分区域，以通过后续对隔离区的刻蚀，形成横切隔离沟槽。
39.所述隔离区的宽度不宜过大也不宜过小，若所述隔离区的过大，后续形成的横切隔离沟槽的宽度也会对应过大，会占用过多的空间，不利于缩小半导体结构的尺寸；若所述隔离区的宽度过小，后续形成的横切隔离沟槽的宽度也会对应过小，不利于起到隔离器件的作用。相应的，隔离区的宽度可以为20纳米至30纳米。
40.所述衬底201用于为其他结构提供支撑。在本发明实施例中，所述衬底201的材料可以为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。所述衬底201表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
41.所述伪栅极220为后续制程中形成的金属栅极结构占据空间位置。所述伪栅极220可以为多晶硅，在其他实施例中，所述伪栅极220的材料还可以为单晶硅、无定型硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
42.其中，在进行器件结构的形成工艺中，为便于同时形成多个器件结构，通常在所述衬底上同时形成多个并行的伪栅极，从而便于在器件形成工艺中同时进行对应的处理，简化工艺流程。
43.所述伪栅极220两侧形成有侧墙230，所述侧墙230可以定义源漏掺杂层的形成区域。进一步的，在本发明实施例中，所述基底还包括填充在所述侧墙背离所述伪栅极一侧的
层间介质层240，所述层间介质层240用于隔离不同的器件结构，并进一步为器件定义工艺空间。
44.所述侧墙的材料可以为氮化硅。在本发明的其他实施例中，所述侧墙也可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
45.所述层间介质层240的材料为绝缘材料。本实施例中，所述层间介质层240的材料为氧化硅。在其他实施例中，所述层间介质层240的材料还可以为氮化硅或氮氧化硅等其他介质材料。
46.在本发明实施例中，所述伪栅极220上还可以形成有硬掩膜层250，所述侧墙230和层间介质层240与所述硬掩膜层250齐平。其中，所述硬掩膜层250用于保护所述伪栅极，所述硬掩膜层250的材料可以为氮化硅，其他实施例中，所述硬掩膜层的材料还可以为氮氧化硅。
47.在本发明实施例中，所述基底还包括凸立于所述衬底的鳍部，所述伪栅极横跨所述鳍部。所述鳍部的材料可以与所述衬底的材料相同，也可以与所述衬底的材料不同。所述伪栅极横跨在所述分立的鳍部上，从而可以以所述鳍部为沟道结构，进行器件的控制。
48.参考图12至图14，去除所述隔离区内的伪栅极220，以暴露所述伪栅极220两侧的侧墙230。
49.通过去除所述隔离区内的伪栅极220，暴露所述伪栅极220两侧的侧墙230，从而可以沿所述侧墙230背离所述伪栅极220方向，进行所述侧墙230的减薄，进而彻底的去除所述伪栅极220可能出现的突起。
50.在本实施例中，考虑到基底结构中，伪栅极顶面下方部分厚度的结构较为简单，且相应的器件结构较少，所述去除所述隔离区内的伪栅极，可以首先去除隔离区内的部分厚度的半导体结构，之后再进行剩余伪栅极的去除，从而可以降低后续剩余伪栅极的刻蚀深度，从而降低刻蚀工艺难度。
51.具体的，在本实施例中，所述半导体结构还包括层间介质层，对应的，所述去除所述隔离区内的伪栅极，包括：
52.参考图12至图13，其中，图13为图12中cc’方向的剖视图，沿垂直于所述衬底表面方向，去除部分厚度的伪栅极220、侧墙230和层间介质层240；
53.其中，在本实施例中，所述基底还包括鳍部时，基于所述鳍部顶面上的器件结构较少，所述鳍部顶面以下的器件结构较多且复杂，因此，本实施例中，剩余所述层间介质层的顶面高于所述鳍部的顶面。
54.在本发明实施例中，所述伪栅极上还形成有硬掩膜层，相应的，本步骤中还进一步去除所述隔离区20a内的硬掩膜层。
55.具体的，可以通过光刻、刻蚀等一系列的半导体工艺，去除所述隔离区内的硬掩膜层、伪栅极、侧墙和层间介质层。例如，可以形成图形化的第一掩膜层(如图12所示的260)，所述第一掩膜层具有暴露所述隔离区的开口，并进一步以该第一掩膜层260为掩膜，去除对应区域的硬掩膜层250、伪栅极、侧墙和层间介质层(如图13所示)。
56.参考图14，去除剩余的伪栅极，暴露剩余侧墙230朝向伪栅极一侧的表面。
57.可选的，可以通过光刻、刻蚀等一系列的半导体工艺，去除剩余的伪栅极。例如，可
以形成图形化的第二掩膜层，所述第二掩膜层具有暴露所述隔离区的开口，并进一步以该第二掩膜层为掩膜，去除对应部分的伪栅极。
58.可以理解的是，在去除伪栅极的过程中，基于伪栅极的材料与其他部分的材料不同，可以根据材料的特性，选择对伪栅极材料的选择刻蚀比较高的刻蚀工艺刻蚀所述伪栅极，从而可以减少对器件结构的其他部分造成损伤。
59.在本发明实施例中，可以采用各向异性的刻蚀工艺，例如等离子工艺刻蚀去除所述伪栅极，从而可以避免对器件的其他区域造成损伤。
60.可以理解的是，在采用各向异性的刻蚀工艺去除所述伪栅极时，仅能去除与暴露的伪栅极顶面垂直方向的伪栅极结构，从而容易使侵入至伪栅极两侧的突起无法去除。从而，在本实施例中，通过进一步的减薄侧墙，实现突起的彻底去除。
61.在本发明实施例中，还进一步包括对所述基底暴露的侧墙表面进行第一清洗处理的过程，通过所述第一清洗处理，以去除刻蚀伪栅极步骤中可能出现的聚合物残留。
62.具体的，所述第一清洗处理可以包括：进行hf溶液清洗，清洗温度可以为10℃～30℃；接着，进行hpm(h2so4和h2o2的混合溶液)溶液清洗，清洗温度可以为80℃～160℃；接着，进行碱性溶液(如：nh4oh、h2o2和h2o的混合溶液)清洗，清洗温度可以为20℃～90℃。
63.接着，参考图15，沿所述侧墙背离所述伪栅极方向(图15所示的箭头方向)，减薄所述隔离区内暴露的侧墙，形成横切隔离沟槽。
64.所述横切隔离沟槽用于在伪栅极延伸方向上截断所述伪栅极，以在伪栅极延伸方向上隔离出的多个对应的器件结构。需要说明的是，为便于半导体集成工艺的进行，所述横切隔离沟槽在沿垂直于伪栅极延伸方向上对多个伪栅极同时进行切断，以同时隔离出多个器件结构。对应的，所述隔离区的延伸方向垂直于所述多个伪栅极的延伸方向，且与所述伪栅极相交。
65.在本发明实施例中，通过去除所述隔离区内暴露的侧墙，从而可以去除可能残留在侧墙内的突起，避免后续工艺中所述突起造成的金属栅极的损伤，进而提高器件的性能。
66.需要说明的是，所述伪栅极的突起通常尺寸很小，因此，仅通过沿所述侧墙背离所述伪栅极方向，减薄所述侧墙，能够实现对所述突起的去除。
67.基于本发明实施例中，所述侧墙的刻蚀方向为沿所述侧墙背离所述伪栅极方向，从而可以从一个较大的表面实现侧墙的去除，从而刻蚀速率大，刻蚀效果好。可选的，基于本实施例所述侧墙的刻蚀速率较大，也可以在减薄所述侧墙的步骤中，去除较大厚度的所述侧墙，例如，去除预设厚度的侧墙，所述预设厚度可以为所述侧墙厚度的20％～100％，也就是说，可以在减薄所述侧墙厚度的步骤中，完全去除所述侧墙，从而彻底去除所述突起。
68.在本发明实施例中，可以采用原子层刻蚀方式(ale)减薄所述侧墙。具体的，所述沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内的侧墙，可以包括：采用第一工艺对所述侧墙朝向所述伪栅极一侧的表面进行改性处理；采用第二工艺对改性后的所述侧墙的表面进行刻蚀处理。其中，通过所述第一工艺对所述侧墙表面进行改性，配合所述第二工艺对改性后的侧墙表面进行刻蚀，从而有效减薄所述侧墙朝向所述伪栅极一侧的表面。
69.其中，所述第一工艺和所述第二工艺可以循环进行，从而重复执行该减薄流程，直至在沿所述侧墙背离所述伪栅极方向上去除预设厚度的侧墙。可选的，所述流程可以循环执行10次～30次，以实现对所述侧墙的减薄。
70.在本发明实施例中，所述第一工艺和所述第二工艺可以为等离子工艺，通过在等离子腔体内循环进行改性和刻蚀过程，实现减薄所述隔离区内的侧墙。可以理解的是，所述第一工艺和所述第二工艺同为等离子工艺，可以简化工艺流程，避免不同的工艺环境变换造成器件的污染。
71.具体的，所述第一工艺中，反应气体可以为氢气(h2)、氦气(he)中的一种或多种，所述第二工艺中，反应气体可以为含氟(f)气体和氨气(nh3)的混合气体。示例的，所述第一工艺中，反应气体可以为氢气和氦气，其中，氢气流量为100sccm～500sccm，氦气流量为100sccm～500sccm，反应压强为5mt～20mt，源功率(source power)为500w～1500w，偏置功率(bias power)为200w～500w；所述第二工艺中，反应气体为三氟化氮(nf3)和氨气，其中，三氟化氮流量为5sccm～50sccm，氨气流量为10sccm～100sccm，反应压强为100mt～500mt，源功率(source power)为300w～700w。所述第二工艺中，还可以进一步在反应腔体内通入流量为300sccm～700sccm的氩气(ar)。
72.需要说明的是，在所述第一工艺中，所述压强略小，用于使腔体内的等离子体在水平向(侧墙朝向所述伪栅极的表面为水平向)充分反应，所述第二工艺中的等离子体，倾向于与改性后的侧墙表面的反应，所述压强略大，用于将等离子体充分压入侧墙底部，实现对侧墙朝向所述伪栅极的表面的整面的减薄。
73.并且，在所述第二工艺中，所述源功率可以为300w～700w，所述偏置功率可以略低(例如0w～10w)或不设置(即0w)。
74.在本发明实施例中，在沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙之后，还进一步包括：对所述基底暴露的侧墙表面进行第二清洗处理，以去除刻蚀侧墙步骤中可能出现的聚合物残留。
75.具体的，所述第二清洗处理可以包括：进行hf溶液清洗，清洗温度可以为10℃～30℃；接着，进行hpm(h2so4和h2o2的混合溶液)溶液清洗，清洗温度可以为80℃～160℃；接着，进行碱性溶液(如：nh4oh、h2o2和h2o的混合溶液)清洗，清洗温度可以为20℃～90℃。
76.进一步的，在本发明实施例中，还在形成横切隔离沟槽之后，形成填充所述横切隔离沟槽的横切隔离结构之前，对所述横切隔离沟槽的表面进行表面化处理，以在所述横切隔离沟槽的表面形成过渡层(图中未示出)，所述过渡层材料与所述横切隔离结构的材料的晶格相匹配，从而可以使所述过渡层补充所述横切隔离沟槽表面的空位和悬挂价，使后续形成的横切隔离结构与横切隔离沟槽的表面更加贴合，提高横切隔离结构的隔离性能，从而提高器件的性能。
77.在本发明实施例中，所述横切隔离结构可以为氮化材料，所述对所述横切隔离沟槽的表面进行表面化处理包括：对所述横切隔离沟槽的表面进行氮化处理。
78.具体的，可以采用等离子工艺对所述横切隔离沟槽的表面进行氮化处理，其中，反应气体可以为氮气(n2)，流量可以为100sccm～1000sccm，反应压强可以为10mt～100mt，源功率可以为100w～1000w，反应时间可以为5s～30s。
79.接着，参考图16-17，形成填充所述横切隔离沟槽的横切隔离结构270。其中，图17为图16沿cc’方向的剖视图。
80.通过形成填充所述横切隔离沟槽的横切隔离结构270，以实现对器件结构的隔离。其中，所述横切隔离结构270的材料可以为绝缘材料，以使器件结构之间电性隔离。
81.其中，所述横切隔离结构270的材料可以为氮化硅、氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。在本发明实施例中，所述横切隔离结构270的材料可以为氮化硅。
82.在本发明实施例中，形成填充所述横切隔离沟槽的横切隔离结构的流程可以包括：形成完全覆盖所述基底具有所述横切隔离沟槽一侧的横切隔离材料；研磨去除所述基底表面的横切隔离材料，保留所述横切隔离沟槽内的横切隔离材料作为所述横切隔离结构270。
83.其中，形成横切隔离材料的工艺可以为流动化学气相沉积工艺(flowable chemical vapor deposition，fcvd)。所述研磨工艺可以为化学机械研磨，以使所述横切隔离结构形成良好的形貌特征。需要说明的是，在研磨处理所述横切隔离材料的过程中，可以同时去除所述第一掩膜层。
84.在本发明实施例中，在形成填充所述横切隔离沟槽的横切隔离结构之后，还可以包括以下流程：
85.参考图18，采用湿法刻蚀工艺去除所述基底上剩余的伪栅极，形成栅极沟槽281。
86.其中，去除所述伪栅极，形成栅极沟槽281，用于为后续形成金属栅极提供工艺空间。
87.为彻底去除所述基底上剩余的伪栅极和隔离掩膜层，本步骤采用湿法刻蚀工艺，对所述伪栅极和隔离掩膜层进行去除。具体的，可以采用酸性氧化刻蚀液如硝酸(hno3)和氢氟酸(hf)的混合溶液进行所述伪栅极的刻蚀。
88.需要说明的是，在进行伪栅极的去除过程中，所述伪栅极上还形成有硬掩膜层，对应的，在本步骤中，先去除所述硬掩膜层，暴露出所述伪栅极，进而进行所述伪栅极的去除。
89.其中，基于本发明实施例中已经减薄了可能形成有突起的侧墙，从而使得本步骤形成栅极沟槽的过程不会基于侧墙中的突起形成对应突起部分的空隙。
90.参考图19-图20，在所述栅极沟槽281中形成金属栅极280；其中，图20为图19沿dd’方向的剖视图。
91.具体的，在形成所述栅极沟槽281后，可以采用沉积、电镀等工艺，在所述栅极沟槽281中形成金属材料，并进一步通过研磨工艺去除所述栅极沟槽以外的金属材料，以在所述栅极沟槽281中形成金属栅极280。
92.需要说明的是，在本发明实施例的形成工艺中，形成的所述金属栅极280除包括用于作为器件结构中的栅极结构的金属导电栅极，还包括用于作为隔离栅极的隔离栅极282。所述隔离栅极282用于在后续步骤中刻蚀去除，并在对应的空间位置处形成截断隔离结构，从而用于实现器件结构之间的隔离。
93.其中，基于本发明实施例中形成栅极沟槽的过程不会基于侧墙中的突起形成对应突起部分的空隙，进而在本步骤中也不会出现形成在空隙中的金属材料。
94.进一步的，结合图20参考图21-图22，采用湿法刻蚀工艺去除所述金属栅极280中的隔离栅极282，形成截断隔离沟槽291。其中，图22是沿图21中dd’方向切割得到的剖视图。
95.对应的，在本步骤中，可以通过湿法刻蚀或湿法刻蚀与干法刻蚀的结合工艺进行所述隔离栅极的去除，本发明在此不做赘述。
96.其中，基于本发明实施例中已经减薄了可能形成有突起的侧墙，对应形成栅极沟
槽的过程不会基于侧墙中的突起形成对应突起部分的空隙，进而在形成金属栅极过程中也不会出现形成在空隙中的金属材料，使得本步骤也不会出现刻蚀液通过对应的空隙浸入至本不需要刻蚀的金属栅极中，或刻蚀液通过刻蚀去除空隙中的金属材料后进一步浸入至本不需要刻蚀的金属栅极中，避免了对器件的栅极结构造成损伤。
97.进一步的，参考图23，形成填充所述截断隔离沟槽的截断隔离结构290。
98.通过形成填充所述截断隔离沟槽的截断隔离结构290，以实现对器件结构的隔离。其中，所述截断隔离结构290的材料可以为绝缘材料，以使器件结构之间电性隔离。
99.其中，所述截断隔离结构290可以为氮化硅、氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。在本发明实施例中，所述截断隔离结构290可以为氮化硅。
100.在本发明实施例中，形成填充所述截断隔离沟槽的截断隔离结构290的流程可以包括：形成完全覆盖所述基底具有所述截断隔离沟槽一侧的截断隔离材料；研磨去除所述基底表面的截断隔离材料，保留所述截断隔离沟槽内的截断隔离材料作为所述截断隔离结构290。
101.形成截断隔离材料的工艺可以为流动化学气相沉积工艺(flowable chemical vapor deposition，fcvd)。所述研磨工艺可以为化学机械研磨，以使所述截断隔离结构形成良好的形貌特征。
102.本发明实施例中，在形成横切隔离沟槽时，去除所述隔离区内的伪栅极，暴露所述伪栅极两侧的侧墙之后，还沿所述侧墙背离所述伪栅极方向，减薄所述隔离区内暴露的侧墙，以去除可能位于伪栅极之间的突起，避免后续工艺中所述突起造成的金属栅极的损伤，进而提高器件的性能
103.本发明实施例还提供了一种半导体结构，参见图24-图26，其中，图25为图24中ee’方向的剖面图，图26位图24中ff’方向的剖面图，包括：
104.基底300，所述基底300包括衬底301、位于所述衬底上的栅极380，以及位于所述栅极380两侧的侧墙330，其中，所述基底300包括隔离区30a，所述隔离区30a在其延伸方向上与多个栅极380相交；
105.位于所述隔离区30a内的横切隔离结构370；
106.其中，所述侧墙330延伸至所述横切隔离结构370下方，且位于所述横切隔离结构370下方的侧墙(如图26所示的330)沿所述侧墙背离所述栅极方向的厚度小于所述栅极380两侧的侧墙(如图25所示的330)。
107.可选的，所述基底300还包括凸出于所述衬底的鳍部，所述栅极横跨在所述鳍部上。
108.可选的，所述基底300还包括截断隔离结构390，所述截断隔离结构390与所述栅极380并行且与所述横切隔离结构370相连。
109.所述隔离区30a为所述基底300设置横切隔离结构的区域，该区域横切多个并行的栅极380的部分结构，以及多个栅极之间的部分结构。
110.需要说明的是，所述横切隔离结构370用于在栅极延伸方向上横切所述栅极，以在栅极延伸方向上隔离出的多个对应的器件结构。需要说明的是，为便于半导体集成工艺的进行，所述横切隔离结构370在沿垂直于栅极延伸方向上对多个并行的栅极同时进行切断，
以同时隔离出多个器件结构。对应的，所述隔离区的延伸方向垂直于多个并行的栅极的延伸方向，且与所述栅极相交。
111.所述横切隔离结构370的宽度不宜过大也不宜过小，若所述横切隔离结构370的宽度过大，会占用过多的空间，不利于缩小半导体结构的尺寸；若所述横切隔离结构370的宽度过小，则不利于起到隔离器件的作用。相应的，横切隔离结构370的宽度可以为10纳米至30纳米。
112.所述衬底301用于为其他结构提供支撑。在本发明实施例中，所述衬底301的材料可以为硅。
113.在本发明实施例中，所述基底还包括凸立于所述衬底上分立的鳍部，所述多个伪栅极横跨所述鳍部。所述鳍部的材料可以与所述衬底的材料相同，也可以与所述衬底的材料不同。所述伪栅极横跨在所述分立的鳍部上，从而以所述鳍部为沟道结构，进行器件的控制。
114.所述栅极380两侧设置有侧墙330，所述侧墙330可以定义源漏掺杂层的形成区域。所述侧墙330的材料可以为氮化硅。在本发明的其他实施例中，所述侧墙也可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
115.所述层间介质层340的材料为绝缘材料。本实施例中，所述层间介质层340的材料为氧化硅。在其他实施例中，所述层间介质层340的材料还可以为氮化硅或氮氧化硅等其他介质材料。
116.其中，所述横切隔离结构370的材料可以为氮化硅、氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。在本发明实施例中，所述横切隔离结构370的材料可以为氮化硅。
117.所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
118.虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。