半导体结构及其形成方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极结构电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，sce)更容易发生。
3.因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且finfet相对于其他器件，与现有集成电路制造具有更好的兼容性。
4.在半导体领域中，根据工艺要求，通常还需要形成具有不同间距的鳍部，或者，将不需要位置处的伪鳍部去除，以使鳍部的图形层满足设计要求。目前一种做法是通过鳍切(fin cut)工艺实现以上目的。其中，鳍切工艺一般包括鳍先切(cut first)工艺和鳍后切(cut last)工艺。但是，目前切割工艺的工艺窗口小。


技术实现要素：

5.本发明实施例解决的问题是提供一种半导体结构及其形成方法，避免采用切割工艺，有利于增大去除位于所述切割区的伪侧墙的工艺窗口。
6.为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；在所述基底上形成分立的核心层；在所述核心层的侧壁上形成伪侧墙；在所述伪侧墙和核心层露出的目标层上形成填充层；刻蚀位于所述目标区的伪侧墙，在所述填充层和核心层之间形成沟槽；在所述沟槽中形成掩膜侧墙；去除所述核心层和填充层；以所述掩膜侧墙为掩膜，去除位于所述切割区的伪侧墙；以所述掩膜侧墙为掩膜，图形化所述目标层，形成目标图形。
7.相应的，本发明实施例还提供一种半导体结构，包括：基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；核心层，分立于所述目标层上；侧墙结构层，位于所述核心层的侧壁上，所述侧墙结构层包括位于所述切割区的伪侧墙以及位于所述目标区的掩膜侧墙，所述掩膜侧墙用于作为图形化所述目标层的掩膜；填充层，位于所述核心层和侧墙结构层露出的目标层上。
8.与现有技术相比，本发明实施例的技术方案具有以下优点：
9.本发明实施例提供半导体结构的形成方法中，刻蚀位于所述目标区的伪侧墙，在所述填充层和核心层之间形成沟槽，并在所述沟槽中形成掩膜侧墙；本实施例刻蚀位于所述目标区的伪侧墙，与利用切割工艺(cut)去除位于切割区的伪侧墙相比，刻蚀位于所述目标区的伪侧墙的工艺窗口更大，而且，本发明实施例能够以所述掩膜侧墙为掩膜，去除位于所述切割区的伪侧墙，并以所述掩膜侧墙为掩膜，图形化所述目标层，相应地，本发明实施例避免采用切割工艺去除所述切割区的伪侧墙，相应不需要在所述切割区形成用于切割工艺的图形转移掩膜(transfer mask)，从而有利于增大去除位于所述切割区的伪侧墙的工艺窗口、避免切割工艺中产生缺陷(例如：切割区的伪侧墙出现残留)等问题，进而提升了制程良率以及半导体结构的性能。
附图说明
10.图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
11.图6至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
12.由背景技术可知，通常还需要利用切割(cut)工艺来将不需要的图形去除，以使目标图形之间实现不同的间距或满足其他设计要求，例如：在半导体领域中，通常利用鳍切(fin cut)工艺来形成具有不同间距的鳍部。
13.但是，目前切割工艺的工艺窗口越来越小，而且难以适应器件的关键尺寸逐步缩小的需求。现以先切(cut first)工艺为示例，分析切割工艺的工艺窗口越来越小的原因。参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
14.参考图1，提供基底，包括用于形成目标图形的目标层1，所述基底包括用于形成目标图形的目标区i和与切割位置对应的切割区ii；在所述目标层1上形成分立的侧墙2。
15.参考图2至图4，去除位于所述切割区ii的所述侧墙2；去除位于所述切割区ii的所述侧墙2的步骤包括：在所述基底1上形成掩膜层3，所述掩膜层3具有露出位于所述切割区ii的侧墙2的掩膜开口4；以所述掩膜层3为掩膜，沿所述掩膜开口4刻蚀所述侧墙2；去除所述掩膜层3。
16.参考图5，以所述侧墙2为掩膜，图形化所述基底1，形成鳍部5。
17.所述形成方法中，去除位于切割区ii的侧墙2的工艺窗口较小，而且随着器件关键尺寸的进一步缩小，去除位于所述切割区ii的侧墙2的工艺窗口也越来越小。
18.具体地，随着器件关键尺寸的进一步缩小，所述掩膜开口4的开口尺寸也越来越小，这导致形成掩膜开口4的难度较大，形成掩膜开口4的过程包括光刻工艺，掩膜开口4的开口尺寸越来越小，对光刻工艺的套刻偏移精度的要求也越来越高，光刻工艺的工艺窗口较小；而且，为保证掩膜层3对位于目标区i的侧墙2具有足够的保护能力，掩膜层3通常需要具有较大的厚度，形成掩膜开口4的过程还包括刻蚀工艺，掩膜层3的厚度较大，同时掩膜开口4的尺寸较小，容易导致刻蚀工艺的高宽比较大，刻蚀工艺的工艺窗口也越来越小。
19.为了解决所述技术问题，本发明实施例提供半导体结构的形成方法中，刻蚀位于
所述目标区的伪侧墙，在所述填充层和核心层之间形成沟槽，并在所述沟槽中形成掩膜侧墙；本实施例刻蚀位于所述目标区的伪侧墙，与利用切割工艺(cut)去除位于切割区的伪侧墙相比，刻蚀位于所述目标区的伪侧墙的工艺窗口更大，而且，本发明实施例能够以所述掩膜侧墙为掩膜，去除位于所述切割区的伪侧墙，并以所述掩膜侧墙为掩膜，图形化所述目标层，相应地，本发明实施例避免采用切割工艺去除所述切割区的伪侧墙，相应不需要在所述切割区形成用于切割工艺的图形转移掩膜(transfer mask)，从而有利于增大去除位于所述切割区的伪侧墙的工艺窗口、防止切割工艺产生缺陷(例如：切割区的伪侧墙出现残留)等问题，进而提升了制程良率以及半导体结构的性能。
20.为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
21.图6至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
22.参考图6，提供基底，包括目标层100，所述基底包括用于形成目标图形的目标区i和与切割位置对应的切割区ii。基底用于为工艺制程提供平台。
23.目标层100为待进行图形化以形成目标图形的膜层。本实施例中，所述目标层100为初始衬底，后续图形化初始衬底，形成衬底以及凸出于衬底的鳍部，相应地，所述目标图形为鳍部。所述鳍部用于形成鳍式场效应晶体管(finfet)。
24.所述目标区i为后续目标图形层所在的区域，所述基底上除所述目标区i之外的区域为所述切割区ii。相应地，本实施例中，所述目标区i为有源区(active area，aa)，切割区ii为隔离区。
25.本实施例中，初始衬底的材料为硅。在其他实施例中，初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，初始衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。在另一些实施例中，初始衬底还可以包括第一半导体层以及外延生长于第一半导体层上的第二半导体层，后续图形化第二半导体层形成鳍部，第一半导体层保留作为衬底。
26.在其他实施例中，目标图形还可以为栅极结构、后段制程中的互连槽、全包围栅极(gaa)晶体管中的沟道叠层或硬掩膜(hard mask，hm)层等图形。根据实际需要形成的目标图形，所述目标层的材料还可以为其他相应的材料。
27.本实施例中，基底还包括依次堆叠于目标层100上的黏附层101和硬掩膜材料层102。所述黏附层101用于提高硬掩膜材料层102和目标层100之间的粘附性、减小膜层之间产生的应力。本实施例中，黏附层101的材料为氧化硅。
28.后续形成掩膜侧墙后，先以掩膜侧墙为掩膜图形化硬掩膜材料层102，形成硬掩膜层，即使在图形化目标层100的过程中掩膜侧墙发生损耗，还能够继续以硬掩膜层为掩膜图形化所述目标层100，有利于提高图形化目标层100的工艺稳定性，相应提高图形传递的精度。此外，后续在目标层100上形成核心层、去除所述核心层和填充层、以及以掩膜侧墙为掩膜刻蚀伪侧墙的过程均包括刻蚀工艺，所述硬掩膜材料层102还能够在这些刻蚀工艺中定义刻蚀停止位置，以免对其下方膜层造成刻蚀损伤，从而降低其下方待刻蚀膜层的顶面出现高度不一致问题的概率，相应提高后续图形化目标层100的刻蚀均一性。
29.硬掩膜材料层102的材料包括氮化硅、氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧
化硅中的至少一种。作为示例，硬掩膜材料层102的材料为氮化硅。
30.需要说明的是，本实施例中，形成方法还包括：在所述目标层100上形成刻蚀缓冲层110。具体地，所述刻蚀缓冲层110形成于硬掩膜材料层102上。
31.本实施例中，后续步骤还包括：在所述目标层100上形成分立的核心层；形成保形覆盖所述核心层和目标层100的侧墙膜，位于所述核心层侧壁上的侧墙膜用于作为伪侧墙；在所述核心层和伪侧墙露出的侧墙膜上形成填充层；去除部分高度的所述伪侧墙，形成沟槽；在所述沟槽中填充掩膜侧墙；去除所述核心层和填充层；以所述掩膜侧墙为掩膜，图形化目标层100，形成目标图形。
32.通过形成所述刻蚀缓冲层110，所述侧墙膜形成在所述刻蚀缓冲层110上，从而在后续图形化目标层100之前，还能够以所述掩膜侧墙为掩膜，刻蚀所述侧墙膜、刻蚀缓冲层110和伪侧墙；在去除填充层和核心层后，所述掩膜侧墙的一侧暴露出所述侧墙膜，另一侧暴露出基底表面，所述刻蚀缓冲层110用于减小掩膜侧墙两侧的膜层高度差异对刻蚀所述侧墙膜和伪侧墙的影响，以免出现刻蚀深度不一致的问题，从而有利于防止对位于刻蚀缓冲层110下方的膜层造成损伤，相应提高后续图形化目标层100的工艺效果，而且，还能够将掩膜侧墙的图形传递至伪侧墙、侧墙膜以及刻蚀缓冲层110中，当伪侧墙的底部存在底脚缺陷或侧壁垂直度较低时，有利于将伪侧墙的底部缺陷刻蚀去除，防止伪侧墙的图形缺陷对图形化目标层100造成不良影响，使被刻蚀后的伪侧墙、侧墙膜和刻蚀缓冲层110的侧壁垂直度较高，进而提高图形传递的精度。
33.本实施例中，所述刻蚀缓冲层110与伪侧墙之间的刻蚀选择比为1：2至2：1，所述刻蚀缓冲层110与伪侧墙的刻蚀性质接近，从而保证后续能够在同一步骤中，以所述掩膜侧墙为掩膜，刻蚀所述侧墙膜、伪侧墙和刻蚀缓冲层110，有利于降低以掩膜侧墙为掩膜刻蚀所述侧墙膜、伪侧墙和刻蚀缓冲层110的难度，相应提高伪侧墙底部的侧壁垂直度。
34.作为一种示例，所述刻蚀缓冲层110与伪侧墙之间的刻蚀选择比为1：1.1。
35.根据后续伪侧墙的材料，所述刻蚀缓冲层110的材料包括氧化硅、硅、碳化硅、氮氧化硅、碳氧化硅或碳氮氧化硅。本实施例中，所述刻蚀缓冲层110的材料为氧化硅。
36.所述刻蚀缓冲层110的厚度不宜过小，也不宜过大。如果所述刻蚀缓冲层110的厚度过小，容易导致刻蚀缓冲层110用于减小掩膜侧墙两侧的膜层高度差异对刻蚀所述侧墙膜和伪侧墙的影响的效果不明显；如果所述刻蚀缓冲过层110的厚度过大，则后续以掩膜侧墙为掩膜刻蚀伪侧墙、侧墙膜和刻蚀缓冲层110所需的时间过长，容易增加额外的工艺时间。为此，本实施例中，后续沿垂直于基底表面的方向，侧墙膜的厚度为参考厚度，所述刻蚀缓冲层110的厚度是参考厚度的3倍至8倍。
37.本实施例中，采用沉积工艺，形成所述刻蚀缓冲层110。所述沉积工艺可以为原子层沉积工艺和化学气相沉积工艺等。
38.继续参考图6，在目标层100上形成分立的核心层120。核心层120用于为后续形成伪侧墙提供支撑作用。具体地，核心层120分立于刻蚀缓冲层110上。
39.后续还会去除核心层120，因此，核心层120为易于被去除的材料，且核心层120的材料与刻蚀缓冲层110、以及后续形成的伪侧墙和掩膜侧墙具有刻蚀选择性，从而有利于减小去除核心层120的工艺对其他膜层的损伤以及降低去除核心层120的去除难度。所述核心层120的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，所述
核心层120的材料为无定形硅。
40.核心层120可以通过沉积和刻蚀相结合的工艺形成。核心层120也可以通过saqp或sadp等图形化工艺形成，以使核心层120具有更小的间距和尺寸。
41.参考图7，在所述核心层120的侧壁上形成伪侧墙130。
42.位于所述目标区i的伪侧墙130用于为后续形成掩膜侧墙占据空间位置。
43.具体地，所述伪侧墙130形成在所述刻蚀缓冲层110上。
44.本实施例中，伪侧墙130选用与刻蚀缓冲层110刻蚀性质接近的材料，具体地，刻蚀缓冲层110和伪侧墙130之间的刻蚀选择比为1：2至2：1，而且，所述伪侧墙130的材料与核心层120材料也具有刻蚀选择性。所述伪侧墙130的材料包括氧化硅、氮化硅、氮氧化硅、硅、氧化铝、氮化钛或氧化钛等材料。
45.本实施例中，所述伪侧墙130的材料与所述刻蚀缓冲层110的材料相同，有利于进一步降低后续在同一步骤中以掩膜侧墙为掩膜刻蚀所述伪侧墙130和刻蚀缓冲层110的工艺难度，提高工艺兼容性。
46.本实施例中，形成所述伪侧墙130的步骤包括：形成保形覆盖所述核心层120和目标层100的侧墙膜125，位于所述核心层120侧壁上的侧墙膜125用于作为所述伪侧墙130。
47.本实施例中，采用原子层沉积工艺，形成所述侧墙膜125。原子层沉积工艺具有较高的阶梯覆盖能力，从而提高侧墙膜125在所述核心层120的顶面和侧壁、以及刻蚀缓冲层110上的覆盖能力，相应有利于提高侧墙膜125的厚度均匀性，同时还有利于提高所述伪侧墙130的侧壁垂直度。
48.本实施例中，所述形成方法还包括：去除位于所述核心层120顶面上的所述侧墙膜125，从而暴露出所述核心层120的顶部，以便于后续去除核心层120，而且，还能够暴露出位于所述核心层120侧壁的所述伪侧墙130的顶面，以便于后续能够通过露出的伪侧墙130顶面，刻蚀位于所述目标区i的伪侧墙130。
49.参考图8至图10，在所述核心层120和伪侧墙130露出的目标层100上形成填充层140。后续去除部分高度的所述伪侧墙130，形成由填充层140与核心层120以及剩余的伪侧墙130围成的沟槽，填充层140用于为后续在沟槽中形成掩膜侧墙提供支撑的作用。
50.后续还会去除填充层140，因此，填充层140选用易于被去除的材料。所述填充层140的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，所述填充层140的材料与所述核心层120的材料相同，所述填充层140的材料为无定形硅，不仅有利于避免引入新的材料种类，以提高工艺兼容性、降低工艺风险，而且，后续形成掩膜侧墙后，能够在同一步骤中去除所述核心层120和填充层140，有利于简化工艺步骤。
51.所述形成方法还包括：去除位于所述核心层120顶面上的所述侧墙膜125，从而暴露出所述核心层120的顶部，以便于后续去除核心层120。本实施例中，在形成填充层140的步骤中，去除位于核心层120顶面上的侧墙膜125，有利于将形成填充层140与去除位于核心层120顶面的侧墙膜125相整合，从而简化工艺、提高工艺兼容性。
52.本实施例中，形成所述填充层140的步骤包括：如图8所示，形成覆盖所述侧墙膜125的填充材料层135；如图9所示，以位于所述核心层120顶面的所述侧墙膜125为停止位置，平坦化所述填充材料层135；如图10所示，在平坦化所述填充材料层135后，去除高于所述核心层120顶面的填充材料层135，形成所述填充层140。其中，在去除高于所述核心层120
顶面的填充材料层135的步骤中，去除位于所述核心层120顶面的所述侧墙膜125。
53.本实施例中，形成填充材料层135的工艺包括：旋涂工艺、化学气相沉积工艺和原子层沉积工艺中的一种或几种。作为一种示例，采用化学气相沉积(cvd)工艺，形成所述填充材料层135。化学气相沉积工艺的填充能力高，有利于提高填充材料层135在所述侧墙130之间的填充质量，降低填充材料层135中产生缺陷的概率，且化学气相沉积工艺的成本低。
54.本实施例中，以位于所述核心层120顶面的所述侧墙膜125为停止位置，平坦化所述填充材料层135，有利于降低平坦化填充材料层135的难度，进而有利于提高平坦化后的填充材料层135的顶面平坦度。具体地，平坦化所述填充材料层135的工艺包括化学机械研磨工艺。
55.本实施例中，采用刻蚀工艺，去除高于所述核心层120顶面的填充材料层135和位于所述核心层120顶面的所述侧墙膜125。具体地，所述刻蚀工艺可以为干法刻蚀工艺。干法刻蚀工艺的刻蚀精度和刻蚀效率高。
56.在其他实施例中，还能够在形成所述伪侧墙之后，形成所述填充层之前，去除位于所述核心层顶面和目标层上的侧墙膜。相应地，采用各向异性的刻蚀工艺，去除位于核心层顶面和目标层上的侧墙膜。具体地，各向异性的刻蚀工艺可以为各向异性的干法刻蚀工艺。形成所述填充层的步骤相应包括：在所述基底上形成覆盖所述核心层和伪侧墙的填充材料层；以所述伪侧墙的顶面为停止位置，平坦化所述填充材料层，形成所述填充层。
57.参考图11至图14，刻蚀位于目标区i的伪侧墙130，在填充层140和核心层120之间形成沟槽300。沟槽300用于为后续形成掩膜侧墙提供空间位置。
58.本实施例中，仅刻蚀位于所述目标区i的伪侧墙130，因此，所述沟槽200仅位于所述目标区i，从而使得后续掩膜侧墙不会形成在切割区ii，掩膜侧墙仅形成在所述目标区i，相应使得后续不需进行切割位于所述切割区ii的掩膜侧墙的步骤，进而避免进行切割工艺。
59.而且，刻蚀位于所述目标区i的伪侧墙130的过程包括形成覆盖切割区ii的伪侧墙130的保护层，本实施例刻蚀位于所述目标区i的伪侧墙130，与利用切割工艺(cut)去除位于切割区的伪侧墙相比，本实施例中保护层能够形成在填充层140和核心层120上，所述保护层的厚度较小，同时，保护层能够位于所述填充层140和核心层120上，这对形成所述保护层的光刻工艺的套刻偏移和关键尺寸偏差的容忍度更大，因此，所述保护层的图形化工艺的难度更低，有利于增大形成保护层的工艺窗口，此外，与仅刻蚀切割区ii的伪侧墙130相比，本实施例刻蚀位于目标区i的伪侧墙130，刻蚀的伪侧墙130的数量更多，相应使得刻蚀位于所述目标区i的伪侧墙130的工艺窗口更大。
60.本实施例中，刻蚀去除位于所述目标区i的部分高度伪侧墙130。在形成伪侧墙130的步骤中，所述伪侧墙130的侧壁具有一定的倾斜度，所述伪侧墙130的底部容易存在底脚(bottom footing)的问题，越靠近所述伪侧墙130的底部，所述伪侧墙130的横向尺寸越大，所述伪侧墙130的横向尺寸与设计尺寸之间的偏差越大，通过去除部分高度的伪侧墙130，从而在沟槽300中形成掩膜侧墙后，从而使掩膜侧墙的横向尺寸比伪侧墙130的横向尺寸更小，相应减小掩膜侧墙的横向尺寸与设计尺寸之间的偏差。
61.在其他实施例中，根据实际的工艺，刻蚀位于所述目标区的伪侧墙的步骤中，还可以刻蚀去除位于所述目标区的全部高度伪侧墙。
62.本实施例中，刻蚀位于所述目标区i的伪侧墙130包括以下步骤。
63.如图11至图12所示，在所述核心层120和填充层140上形成覆盖所述切割区ii的伪侧墙130顶面的保护层230，所述保护层230暴露出位于所述目标区i的伪侧墙130。所述保护层230用于作为刻蚀所述伪侧墙130的掩膜。
64.所述保护层230选用与所述伪侧墙130具有刻蚀选择性的材料，从而保证所述保护层230能够用于作为刻蚀伪侧墙130的掩膜。本实施例中，所述保护层230为无机硬掩膜材料，保护层230的材料包括氧化硅、氮化硅或氮化钛。
65.本实施例中，所述保护层230的材料为氮化硅。
66.在其他实施例中，保护层的材料还可以为有机掩膜材料。
67.本实施例中，形成所述保护层230的步骤包括：如图11所示，在所述保护层230上保护材料层210；在所述保护材料层210上形成掩膜层220；如图12所示，以所述掩膜层220为掩膜，刻蚀所述保护材料层210；去除掩膜层220。
68.本实施例中，所述掩膜层220的材料为光刻胶。
69.本实施例中，以所述掩膜层220为掩膜，刻蚀所述保护材料层210的工艺包括干法刻蚀工艺或湿法刻蚀工艺中的一种或两种。本实施例中，去除所述掩膜层220的工艺包括灰化工艺或湿法去胶工艺中的一种或两种。
70.如图13所示，以所述保护层230为掩膜，刻蚀所述目标区i的伪侧墙130。
71.本实施例中，在刻蚀所述目标区i的伪侧墙130的过程中，由于所述伪侧墙130与所述核心层120或填充层140之间均具有刻蚀选择比，因此，在沿平行于基底且垂直于伪侧墙130侧壁的方向，所述核心层120和填充层140能够定义刻蚀的停止位置，从而有利于降低刻蚀位于所述目标区i的伪侧墙130的工艺难度，使得本实施例能够灵活选用刻蚀伪侧墙130的工艺。
72.具体地，本实施例中，刻蚀所述目标区i的伪侧墙130的步骤中，所述伪侧墙130与所述核心层120或填充层140之间的刻蚀选择比至少为50：1，从而使得刻蚀伪侧墙130的工艺不易对核心层120或填充层140造成误刻蚀，进而防止扩大沟槽300的开口尺寸，相应保证后续的掩膜侧墙的关键尺寸与设计尺寸的偏差小，还有利于保证沟槽300的剖面形貌质量。
73.本实施例中，去除部分高度的所述伪侧墙130的工艺为各向同性的刻蚀工艺。在沿垂直于核心层120侧壁的方向上，伪侧墙130的厚度一致性高，各区域暴露出的伪侧墙130的顶部面积一致性高，因此，在采用各向同性的刻蚀工艺刻蚀所述伪侧墙130的过程中，对伪侧墙130的去除高度一致性也较高，且采用各向同性的刻蚀工艺还有利于降低对其他膜层的损伤，例如：降低对核心层120或填充层140造成误刻蚀的概率，以免扩大沟槽300的开口尺寸，相应保证沟槽300的开口尺寸与设计尺寸之间的偏差小。
74.本实施例中，采用干法刻蚀工艺或湿法刻蚀工艺中的一种或两种工艺，刻蚀所述目标区i的伪侧墙130。作为一种示例，所述伪侧墙130的材料为氧化硅，采用湿法刻蚀工艺，刻蚀所述目标区i的伪侧墙130，所述湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液。
75.如图14所示，去除所述保护层230。
76.具体地，根据所述保护层230的材料，选用去除保护层230的刻蚀工艺。本实施例中，保护层230的材料为氮化硅，采用湿法刻蚀工艺去除保护层230。
77.参考图15至图16，在所述沟槽300中形成掩膜侧墙150。所述掩膜侧墙150用于作为
后续刻蚀切割区ii的伪侧墙130和图形化目标层100的掩膜。
78.本实施例中，掩膜侧墙150仅位于所述目标区i上，后续能够以所述掩膜侧墙150为掩膜，去除位于所述切割区ii的伪侧墙130，并以所述掩膜侧墙150为掩膜，图形化所述目标层100，相应地，本实施例避免采用切割(cut)工艺去除所述切割区ii的伪侧墙130。
79.而且，由前述可知，沟槽300的开口尺寸和设计尺寸的偏差小，相应地，在沟槽300中形成掩膜侧墙150后，和伪侧墙130的横向尺寸相比，所述掩膜侧墙150的横向尺寸与设计尺寸之间的偏差更小，从而在以掩膜侧墙150为掩膜图形化目标层100的过程中，有利于提高图形传递的精度、减小目标图形的关键尺寸与设计尺寸之间的偏差，进而提高目标图形的图形精度(例如：关键尺寸精度)和形貌质量，还有利于改善间距摆动(pitch walking)的问题，相应有利于增大后续制程的工艺窗口、提高工艺制程良率以及半导体结构的性能。
80.本实施例中，所述掩膜侧墙150的材料与所述伪侧墙130、填充层140和核心层120中的任一个的材料均不同，从而保证掩膜侧墙150与所述伪侧墙130、填充层140和核心层120中的任一个均具有刻蚀选择性，进而保证后续去除填充层140和核心层120的工艺对掩膜侧墙150造成误刻蚀的概率低，且保证掩膜侧墙150用于作为刻蚀伪侧墙130和图形化目标层100的掩膜效果。
81.本实施例中，所述伪侧墙130和所述掩膜侧墙150之间的刻蚀选择比至少为10:1。所述伪侧墙130和所述掩膜侧墙150之间的刻蚀选择比较大，从而保证掩膜侧墙150能够用于作为去除切割区ii的伪侧墙130的刻蚀掩膜。
82.所述掩膜侧墙150的材料包括氮化硅、氧化硅、氮化钛、氧化钛和钛中的一种或多种。作为一种示例，所述掩膜侧墙150的材料为氮化硅。
83.本实施例中，形成所述掩膜侧墙150的步骤包括：如图15所示，在所述沟槽300中填充掩膜侧墙材料145，掩膜侧墙材料145还覆盖于所述填充层140和核心层120、以及所述切割区ii的伪侧墙130的顶面上；如图16所示，去除高于填充层140和核心层120的顶面的掩膜侧墙材料145，形成掩膜侧墙150。
84.本实施例中，形成所述掩膜侧墙材料145的工艺包括原子层沉积工艺。原子层沉积工艺具有较高的间隙填充能力，从而易于使掩膜侧墙材料145填充满所述沟槽300，而且原子层沉积工艺形成的膜层具有致密度高的特点，有利于提高掩膜侧墙的致密度，相应提高后续以掩膜侧墙为掩膜续刻蚀伪侧墙130和图形化目标层100的图形传递效果。
85.本实施例中，采用刻蚀工艺，去除高于所述填充层140和核心层120的顶面的所述掩膜侧墙材料145；所述刻蚀工艺包括干法刻蚀工艺。干法刻蚀工艺的刻蚀精度和刻蚀效率高。
86.本实施例中，位于所述切割区ii的伪侧墙130以及所述目标区i的掩膜侧墙150构成侧墙结构层200，侧墙结构层200位于所述核心层120的侧壁上。
87.具体地，本实施例中，所述目标区i还保留有部分剩余的所述伪侧墙130，位于所述目标区i的侧墙结构层200包括位于伪侧墙130和位于所述伪侧墙130上的掩膜侧墙150。
88.参考图17，去除所述核心层120和填充层140，以便于后续以掩膜侧墙150为掩膜图形化所述目标层100。本实施例中，去除所述核心层120和填充层140的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。本实施例中，去除所述核心层120和填充层140后，暴露出位于所述基底上的侧墙膜125。
89.参考图18，以所述掩膜侧墙150为掩膜，去除位于切割区ii的伪侧墙130。
90.去除位于所述切割区ii的伪侧墙130，从而防止位于切割区ii的伪侧墙130对后续图形化目标层100产生不良影响。
91.本实施例中，掩膜侧墙150仅位于所述目标区i上，因此能够以所述掩膜侧墙150为掩膜，去除位于所述切割区ii的伪侧墙130，相应地，本实施例避免采用切割(cut)工艺去除所述切割区的伪侧墙，也就不需要在所述切割区形成用于切割工艺的图形转移掩膜(transfer mask)，从而有利于增大去除位于所述切割区ii的伪侧墙130的工艺窗口、避免切割工艺中产生缺陷(例如：切割区的伪侧墙出现残留)等问题，进而提升了制程良率以及半导体结构的性能。
92.本实施例中，以掩膜侧墙150为掩膜，采用各向异性的刻蚀工艺，去除位于切割区ii的伪侧墙130。各向异性的刻蚀工艺具有各向异性刻蚀的特性，具体地，该刻蚀工艺的纵向刻蚀速率大于横向刻蚀速率，通过采用各向异性的刻蚀工艺，从而在将位于所述切割区ii的伪侧墙130去除的同时，降低对位于掩膜侧墙150下方的伪侧墙130造成横向误刻蚀的概率，使位于目标区i的伪侧墙130能够在掩膜侧墙150的遮挡下被保留，进而使得位于目标区i的伪侧墙130能够对掩膜侧墙150起到支撑的作用，保证掩膜侧墙150不易倾斜或倒塌。
93.本实施例中，在以所述掩膜侧墙150为掩膜，去除位于切割区ii的所述伪侧墙130的步骤中，还以掩膜侧墙150为掩膜，刻蚀侧墙膜125以及所述刻蚀缓冲层110和目标区i的伪侧墙130。
94.所述刻蚀缓冲层110能够减小掩膜侧墙150两侧的膜层高度差异对刻蚀所述侧墙膜125和伪侧墙130的影响，以免出现刻蚀深度不一致的问题，从而有利于防止对位于刻蚀缓冲层110下方的膜层造成损伤，相应提高后续图形化目标层100的工艺效果，而且，还能够将掩膜侧墙150的图形传递至伪侧墙130、侧墙膜125以及刻蚀缓冲层110中，有利于将伪侧墙130的底部缺陷刻蚀去除，以防止伪侧墙130的图形缺陷对图形化目标层100造成不良影响。
95.具体地，本实施例中，所述各向异性的刻蚀工艺为各向异性的干法刻蚀工艺。干法刻蚀工艺易于实现各向异性的刻蚀，且干法刻蚀工艺的工艺可控性高、刻蚀剖面控制性好。
96.参考图19，以掩膜侧墙150为掩膜，图形化目标层100，形成目标图形。
97.由前述可知，本实施例避免采用切割(cut)工艺去除所述切割区的伪侧墙，有利于增大去除位于所述切割区ii的伪侧墙130的工艺窗口、防止切割工艺产生缺陷(例如：切割区的伪侧墙出现残留)等问题，不仅有利于提升制程良率以及半导体结构的性能，还提高了图形化目标层100的图形化工艺效果和图形传递精度，相应提高了目标图形的图形精度和形貌质量。
98.而且，和伪侧墙的横向尺寸相比，所述掩膜侧墙150的横向尺寸与设计尺寸之间的偏差更小，掩膜侧墙150的图形精度高，从而在以所述掩膜侧墙150为掩膜图形化目标层100的过程中，有利于提高图形传递的精度、减小目标图形的关键尺寸与设计尺寸之间的偏差，相应提高图形化目标层100的图形化效果，进而提高目标图形的图形精度(例如：关键尺寸精度)和形貌质量，还有利于改善间距摆动的问题，相应有利于增大后续制程的工艺窗口、提高工艺制程良率以及半导体结构的性能。
99.本实施例中，所述目标层100为初始衬底，因此，以掩膜侧墙150为掩膜图形化初始
衬底，形成衬底180和凸出于衬底180的鳍部170，相应地，所述目标图形为鳍部170。所述鳍部170用于形成鳍式场效应晶体管(finfet)。本实施例形成的鳍部170的图形质量和尺寸精度高，有利于提高finfet的性能。
100.在其他实施中，目标图形还可以为栅极结构、后段制程中的互连槽、全包围栅极晶体管中的沟道叠层或硬掩膜层等图形。当目标图形为其他图形时，本实施例也有利于提高目标图形的图形质量和尺寸精度，相应提高器件的性能。
101.本实施例中，图形化目标层100之前，还以掩膜侧墙150为掩膜，依次图形化硬掩膜材料层102和黏附层101，剩余的硬掩膜材料层102用于作为硬掩膜层160。因此，即使在图形化目标层100的过程中，掩膜侧墙150被损耗，硬掩膜层160也能够继续作为图形化目标层100的掩膜，有利于提高图形传递的精度和稳定性。
102.相应的，本发明还提供一种半导体结构。参考图16，示出了本发明半导体结构一实施例的结构示意图。
103.所述半导体结构包括：基底，包括目标层100，所述基底包括用于形成目标图形的目标区i和与切割位置对应的切割区ii；核心层120，分立于所述目标层100上；侧墙结构层200，位于所述核心层120的侧壁上，所述侧墙结构层200包括位于所述切割区ii的伪侧墙130以及位于所述目标区i的掩膜侧墙150，所述掩膜侧墙150用于作为图形化所述目标层100的掩膜；填充层140，位于所述核心层120和侧墙结构层200露出的目标层100上。
104.本实施例中，通过使所述侧墙结构层200包括位于所述切割区ii的伪侧墙130以及位于所述目标区i的掩膜侧墙150，从而本实施例后续能够以所述掩膜侧墙150为掩膜，去除位于所述切割区ii的伪侧墙130，与利用切割工艺(cut)去除位于切割区的伪侧墙相比，本实施例避免采用切割工艺去除所述切割区的伪侧墙的步骤，相应不需要在所述切割区形成用于切割工艺的图形转移掩膜(transfer mask)，有利于增大去除位于所述切割区ii的伪侧墙130的工艺窗口、防止切割工艺产生缺陷(例如：切割区的伪侧墙出现残留)等问题，进而提升了制程良率以及半导体结构的性能。
105.基底用于为工艺制程提供平台。
106.目标层100为待进行图形化以形成目标图形的膜层。本实施例中，所述目标层100为初始衬底，后续图形化初始衬底，形成衬底以及凸出于衬底的鳍部，相应地，所述目标图形为鳍部。所述鳍部用于形成鳍式场效应晶体管(finfet)。
107.目标区i为后续目标图形层所在的区域，基底上除目标区i之外的区域为所述切割区ii。相应地，本实施例中，目标区i为有源区(active area，aa)，切割区ii为隔离区。本实施例中，初始衬底的材料为硅。其他实施例中，初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
108.另一些实施例中，目标图形还可以为栅极结构、后段制程中的互连槽、全包围栅极晶体管中的沟道叠层或硬掩膜层等图形。根据实际需要形成的目标图形，所述目标层的材料还可以为其他相应的材料。
109.本实施例中，基底还包括依次堆叠于目标层100上的黏附层101和硬掩膜材料层102。黏附层101用于提高硬掩膜材料层102和目标层100之间的粘附性、减小膜层之间产生的应力。本实施例中，所述黏附层101的材料为氧化硅。
110.后续先以掩膜侧墙150为掩膜图形化硬掩膜材料层102形成硬掩膜层，因此，即使
在图形化目标层100的过程中掩膜侧墙150发生损耗，还能够继续以硬掩膜层作为刻蚀掩膜，有利于提高图形化目标层100的工艺稳定性，相应提高图形传递的精度。此外，形成核心层120、去除所述核心层120和填充层140、以及以掩膜侧墙150为掩膜刻蚀伪侧墙130的过程均包括刻蚀工艺，所述硬掩膜材料层102还能够在这些刻蚀工艺中定义刻蚀停止位置，以免对其下方膜层造成刻蚀损伤。本实施例中，硬掩膜材料层102的材料为氮化硅。
111.所述核心层120用于为形成侧墙结构层200提供支撑作用。
112.后续还会去除核心层120，因此，核心层120为易于被去除的材料，且核心层120的材料与伪侧墙130和掩膜侧墙150的材料具有刻蚀选择性，从而有利于减小去除核心层120的工艺对其他膜层的损伤、以及降低去除核心层120的去除难度。所述核心层120的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，所述核心层120的材料为无定形硅。
113.侧墙结构层200中，伪侧墙130不用于作为图形化目标层100的掩膜，后续还会以掩膜侧墙150为掩膜，去除位于所述切割区ii的伪侧墙130，有利于防止伪侧墙130对图形化目标层100产生不良影响，进而提高图形传递的精度；而且，在后续去除填充层140和核心层120后，伪侧墙130位于掩膜侧墙150的底部，还用于为掩膜侧墙150提供支撑的作用。
114.本实施例中，伪侧墙130选用与核心层120和填充层140、以及掩膜侧墙150的材料具有刻蚀选择性的材料。所述伪侧墙130的材料包括氧化硅、氮化硅、氮氧化硅、硅、氧化铝、氮化钛或氧化钛等材料。
115.本实施例中，所述伪侧墙130的材料为氧化硅。
116.本实施例中，伪侧墙130还位于目标区i的掩膜侧墙150底部，位于目标区i的侧墙结构层200包括伪侧墙130和位于伪侧墙130上的掩膜侧墙150。
117.掩膜侧墙150用于作为后续刻蚀切割区ii的伪侧墙130和图形化目标层100的掩膜。本实施例中，掩膜侧墙150仅位于所述目标区i上，后续能够以所述掩膜侧墙150为掩膜，去除位于所述切割区ii的伪侧墙，并以所述掩膜侧墙150为掩膜，图形化所述目标层100，相应地，本实施例避免采用切割(cut)工艺去除所述切割区ii的伪侧墙130。
118.侧墙结构层200的侧壁具有一定的倾斜度，越靠近侧墙结构层200的底部，侧墙结构层200的横向尺寸越大，侧墙结构层200的横向尺寸与设计尺寸之间的偏差也越大，而越靠近侧墙结构层200的顶部，侧墙结构层200的横向尺寸与设计尺寸之间的偏差也越小，因此，与伪侧墙130的横向尺寸相比，掩膜侧墙150的横向尺寸与设计尺寸之间的偏差更小、图形精度更高，在以掩膜侧墙150为掩膜图形化目标层100的过程中，有利于提高图形传递的精度、减小目标图形的关键尺寸与设计尺寸之间的偏差，相应提高图形化目标层100的图形化效果，进而提高目标图形的图形精度(例如：关键尺寸精度)和形貌质量，还有利于改善间距摆动的问题，相应有利于增大后续制程的工艺窗口、提高工艺制程良率以及半导体结构的性能。
119.因此，所述掩膜侧墙150的材料与所述伪侧墙130、填充层140和核心层120中的任一个的材料均不同，从而保证掩膜侧墙150与所述伪侧墙130、填充层110和核心层120中的任一个之间均具有刻蚀选择性，进而保证后续去除填充层110和核心层120的工艺对掩膜侧墙150造成误刻蚀的概率低，且保证掩膜侧墙150用于作为刻蚀伪侧墙130和图形化目标层100的掩膜效果。
120.本实施例中，所述伪侧墙130和掩膜侧墙150之间的刻蚀选择比至少为10:1。所述掩膜侧墙150与伪侧墙130之间的刻蚀选择比较大，从而保证掩膜侧墙150能够用于作为去除切割区ii的伪侧墙130的刻蚀掩膜。
121.所述掩膜侧墙150的材料包括氮化硅、氧化硅、氮化钛、氧化钛和钛中的一种或多种。作为一种示例，所述掩膜侧墙150的材料为氮化硅。
122.填充层140用于在形成掩膜侧墙150的过程中提供支撑的作用。后续还会去除填充层140，因此，填充层140选用易于被去除的材料。填充层140的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，填充层140的材料与核心层120的材料相同，填充层140的材料为无定形硅，不仅有利于避免引入新的材料种类，以提高工艺兼容性、降低工艺风险，而且，后续能够在同一步骤中去除核心层120和填充层140，有利于简化工艺步骤。
123.本实施例中，所述半导体结构还包括：侧墙膜125，位于所述填充层140与目标层100之间且与所述伪侧墙130的底部相连；刻蚀缓冲层110，位于所述核心层120与所述目标层100之间、所述侧墙结构层200与所述目标层100之间、以及所述侧墙膜125与所述目标层100之间。
124.侧墙膜125被保留于半导体结构中，是由于在半导体结构的形成过程中，在形成填充层140的步骤中，去除位于核心层120顶面的侧墙膜125，因此，位于目标层100上的侧墙膜125被填充层140覆盖，从而保留于半导体结构中。
125.本实施例中，所述侧墙膜125与所述伪侧墙130为一体型结构，所述侧墙膜125的材料与伪侧墙130的材料相同。
126.侧墙膜125位于刻蚀缓冲层110上，从而在后续图形化目标层100之前，还能够以掩膜侧墙150为掩膜，刻蚀侧墙膜125、刻蚀缓冲层110和伪侧墙130；在去除填充层140和核心层120后，所述掩膜侧墙150的一侧暴露出所述侧墙膜120，另一侧暴露出基底表面，刻蚀缓冲层110用于减小掩膜侧墙150两侧的膜层高度差异对刻蚀侧墙膜125和伪侧墙130的影响，以免出现刻蚀深度不一致的问题，从而有利于防止对位于刻蚀缓冲层110下方的膜层造成损伤，相应提高后续图形化目标层100的工艺效果，而且，还能够将掩膜侧墙150的图形传递至伪侧墙130、侧墙膜125以及刻蚀缓冲层110中，当伪侧墙130的底部存在底脚缺陷或侧壁垂直度较低时，有利于将伪侧墙130的底部缺陷刻蚀去除，以防止伪侧墙130的图形缺陷对图形化目标层100造成不良影响，使被刻蚀后的伪侧墙130、侧墙膜125和刻蚀缓冲层110的侧壁垂直度较高，进而提高图形传递的精度。
127.本实施例中，所述刻蚀缓冲层110与伪侧墙130之间的刻蚀选择比为1:2至2：1，所述刻蚀缓冲层110与伪侧墙130的刻蚀性质接近，从而保证后续能够在同一步骤中，以所述掩膜侧墙130为掩膜，刻蚀所述侧墙膜125、伪侧墙130和刻蚀缓冲层110，有利于降低以掩膜侧墙150为掩膜刻蚀所述侧墙膜125、伪侧墙130和刻蚀缓冲层110的难度，相应提高伪侧墙130底部的侧壁垂直度。
128.作为一种示例，所述刻蚀缓冲层110与伪侧墙130之间的刻蚀选择比为1：1.1。本实施例中，刻蚀缓冲层110选用与伪侧墙130刻蚀性质接近的材料，而且，所述刻蚀缓冲层110的材料与核心层120或填充层140的材料也具有刻蚀选择性。所述刻蚀缓冲层110的材料包括氧化硅、硅、碳化硅、氮氧化硅、碳氧化硅或碳氮氧化硅。具体地，所述刻蚀缓冲层110和伪
侧墙130的材料相同，所述刻蚀缓冲层110的材料为氧化硅。
129.本实施例中，沿垂直于基底表面的方向，侧墙膜125的厚度为参考厚度，所述刻蚀缓冲层110的厚度是参考厚度的3倍至8倍。
130.所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
131.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。