静电保护器件及静电保护电路的制作方法

1.本发明实施例涉及半导体领域，特别涉及一种静电保护器件及静电保护电路。


背景技术：

2.静电无处不在，假如没有静电保护电路，一块芯片很快会被各种各样的静电所损伤，且这种损伤通常是致命的。
3.为了提高静电保护电路的静电泄放能力，泄放晶体管通常需要有较大尺寸；此外，静电保护电路的脉冲特性决定了电阻和电容会占用较大的芯片面积，再加上较大的泄放晶体管的面积，使得应用于芯片管脚的静电保护电路的有效面积较大。
4.随着芯片管脚的数量逐渐增多，减小静电保护电路的电路有效面积成为非常值得尝试的优化方向。


技术实现要素：

5.本发明实施例提供一种静电保护器件和静电保护电路，有利于减小静电保护器件的有效芯片面积，以及提高静电保护器件的静电泄放速度和泄放能力。
6.为解决上述问题，本发明实施例提供一种静电保护器件，包括：泄放晶体管，位于衬底上，用于泄放静电电荷；第一焊盘，位于第一金属层，与所述泄放晶体管的漏极区电连接；其中，所述第一焊盘在所述衬底上的投影与所述漏极区在所述衬底上的投影部分重叠。
7.另外，记所述第一焊盘在所述衬底上的投影为第一投影，记所述漏极区在所述衬底上的投影为第二投影，所述第一投影位于所述第二投影内。
8.另外，所述静电保护器件还包括：第二金属层，位于所述第一金属层和所述漏极区之间，所述第二金属层与所述第一金属层通过导电插塞电连接，所述漏极区与所述第二金属层通过第一接触孔电连接。
9.另外，记所述导电插塞在所述衬底上的投影为第三投影，记所述第一接触孔在所述衬底上的投影为第四投影，所述第三投影和所述第四投影均位于所述第二投影内。
10.另外，多个所述第一接触孔组成第一接触孔阵列，所述第一接触孔阵列相对于所述漏极区的中心呈中心对称。
11.另外，所述第一接触孔为凹槽型接触孔。如此，有利于降低第一接触孔与漏极区之间的接触电阻，进而提高静电保护器件的静电泄放能力。
12.另外，所述泄放晶体管的栅极结构呈环形形状，所述第一接触孔阵列的外边缘到对应的所述栅极结构的内边缘的距离相等。如此，有利于使得泄放电流在第一接触孔阵列朝向栅极结构的多个方向上均匀流动，保证泄放晶体管有较好的电流泄放能力。
13.另外，所述泄放晶体管的源极区接第二接触孔，所述第二接触孔到所述泄放晶体管的栅极结构的距离小于所述第一接触孔到所述泄放晶体管的栅极结构的距离。如此，有利于使得漏极区在泄放电流流通路径上具有较大的暴露面积，从而使得漏极区具有较好的散热能力，避免漏极区因电流较大而发生过热损坏，进而使得泄放晶体管具有较长的使用
寿命。
14.另外，所述泄放晶体管的栅极结构呈环形形状，所述漏极区位于所述栅极结构内。如此，有利于进一步提高泄放电流的均匀性。
15.另外，所述环形形状包括四边形、六边形、八边形。
16.另外，所述环形形状的内部拐角均大于90度。如此，有利于降低拐角的电流冲击强度，避免拐角因电流冲击过强而提前老化以及损坏，保证泄放晶体管具有较长的使用寿命。
17.另外，所述泄放晶体管的栅极结构相对于所述漏极区的中心点呈中心对称。
18.另外，所述漏极区的面积大于所述泄放晶体管的源极区的面积。
19.另外，所述静电保护器件还包括：打线焊盘，位于重布线金属层，所述打线焊盘与所述第一焊盘电连接，所述重布线金属层位于所述第一金属层上方。
20.另外，所述静电保护器件还包括：重布线通孔，用于将所述第一金属层和所述重布线金属层进行电连接。
21.另外，记所述第一焊盘在所述衬底上的投影为第一投影，记所述漏极区在所述衬底上的投影为第二投影，记所述重布线通孔在所述衬底上的投影为第五投影，记所述打线焊盘在所述衬底上的投影为第六投影，所述第一投影、所述第五投影均位于所述第二投影内，所述第六投影位于所述第二投影外。如此，有利于避免打线焊盘在打线键合时的应力对泄放晶体管的漏极区造成影响，保证泄放晶体管具有良好的泄放能力；此外，由于不再需要利用第一焊盘进行打线键合，因此可以缩小第一焊盘的尺寸。
22.另外，所述打线焊盘的面积大于所述第一焊盘的面积。如此，有利于降低静电保护器件的打线键合难度。
23.相应地，本发明实施例还提供一种静电保护电路，包括：上述任一项所述的静电保护器件；电源端，与所述第一焊盘电连接；接地端，与所述泄放晶体管的源极区电连接。
24.另外，静电保护电路还包括：静电脉冲感测电路，连接于所述电源端和所述接地端之间，用于感测所述电源端的静电脉冲，并输出脉冲标识信号，所述泄放晶体管根据所述脉冲标识信号打开或关断。
25.另外，静电保护电路还包括：驱动电路，连接于所述电源端和所述接地端之间，所述驱动电路接收所述脉冲标识信号，并输出驱动信号，所述驱动信号连接于所述泄放晶体管的栅极结构。
26.另外，所述静电脉冲感测电路包括电阻和电容，所述电阻的第一端接所述电源端，所述电阻的第二端接所述电容的第一端，所述电容的第二端接所述接地端；所述驱动电路包括反相器，所述反相器的输入端接所述电阻的第二端，所述反相器的输出端接所述泄放晶体管的栅极结构。
27.另外，所述静电脉冲感测电路包括电阻和电容，所述电容的第一端接所述电源端，所述电容的第二端接所述电阻的第一端，所述电阻的第二端接所述接地端，所述电容的第二端接所述泄放晶体管的栅极结构。
28.相应地，本发明实施例还提供一种静电保护电路，包括：上述任一项所述的静电保护器件；输入输出端，与所述第一焊盘电连接；电源端，与所述泄放晶体管的源极区电连接。
29.另外，所述泄放晶体管的源极区与所述泄放晶体管的栅极结构电连接。
30.另外，所述泄放晶体管为p型晶体管。
31.相应地，本发明实施例还提供一种静电保护电路，包括：上述任一项所述的静电保护器件；输入输出端，与所述第一焊盘电连接；接地端，与所述泄放晶体管的源极区电连接。
32.另外，所述泄放晶体管的源极区与所述泄放晶体管的栅极结构电连接。
33.另外，所述泄放晶体管为n型晶体管。
34.与现有技术相比，本发明实施例提供的技术方案具有以下优点：
35.上述技术方案中，第一焊盘的投影与漏极区的投影部分重叠，有利于减小静电保护器件的有效芯片面积，进而在平行于衬底表面的方向上，为其他电子元件预留空间；此外，投影部分重叠，还有利于缩短第一焊盘与漏极区之间的导线长度，从而降低静电泄放路径上的寄生电阻和寄生电容，进而提高静电保护器件的泄放速度和泄放能力。
附图说明
36.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
37.图1至图5为本发明一实施例提供的静电保护器件的结构示意图；
38.图6为本发明另一实施例提供的静电保护器件的结构示意图；
39.图7为本发明又一实施例提供的静电保护器件的结构示意图；
40.图8至图13为本发明实施例提供的静电保护电路的结构示意图。
具体实施方式
41.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
42.参考图1至图3，图1至图3为本发明一实施例提供的静电保护器件的结构示意图；其中，图1为静电保护器件的主视图，图2为静电保护器件的俯视图，图3为静电保护器件的局部结构立体图。
43.静电保护器件包括：泄放晶体管11，位于衬底10上，用于泄放静电电荷；第一焊盘12，位于第一金属层m1，与泄放晶体管11的漏极区111电连接；其中，第一焊盘12在衬底10上的投影与漏极区111在衬底10上的投影部分重叠。
44.本实施例中，记第一焊盘12在衬底10上的投影为第一投影，记漏极区111在衬底10上的投影为第二投影，第一投影位于第二投影内。如此，有利于进一步减小静电保护器件的有效面积，进而在平行于衬底10表面的方向上，为其他电子元件预留更多空间；同时，第一焊盘12到达漏极区111的距离最短，有利于提高静电保护器件的静电泄放能力。
45.本实施例中，静电保护器件还包括：第二金属层m2，位于第一金属层m1和漏极区111之间，第二金属层m2与第一金属层m1通过导电插塞131电连接，漏极区111与第二金属层m2通过第一接触孔132电连接。
46.在第一金属层m1和第二金属层m2之间，还可以具有一层或多层金属层，相邻金属层之间可通过导电插塞131电连接；导电插塞131与第一接触孔132的材料不同，导电插塞
131的材料通常为金属，例如铜或铝或钴或镍或由多种金属组成的合金等，第一接触孔132的材料通常为金属半导体材料，例如硅化钴、硅化镍等等。
47.本实施例中，记导电插塞131在衬底10上的投影为第三投影，记第一接触孔132在衬底10上的投影为第四投影，第三投影和第四投影均位于第二投影内。如此，有利于减小静电保护器件的有效面积。
48.此外，第四投影还位于第一投影内。如此，可通过垂直连线的方式将第一焊盘12与漏极区111连接，无需增加泄放电流在第二金属层m2和导电插塞131内的导电路径长度，有利于降低泄放电流流通路径的寄生电阻，提高静电保护器件的泄放能力。
49.本实施例中，参考图4，多个第一接触孔132组成第一接触孔阵列132a，第一接触孔阵列132a相对于漏极区111的中心呈中心对称。如此，有利于保证经由第一接触孔132流向源极112(参考图1)的泄放电流具有较好的均匀性，进而保证泄放晶体管11具有良好的泄放能力。
50.在其他实施例中，还可以合并多个尺寸较小的第一接触孔，形成横截面尺寸较大的第一接触孔，从而进一步降低第一接触孔的寄生电阻，进一步提高静电保护器件的泄放能力。
51.继续参考图1、图2和图3，在一种实施例中，导电插塞131和第一接触孔132均完全位于第一焊盘12下方，esd泄放电流从第一焊盘12经导电插塞131到第二金属层m2，再经第一接触孔132到泄放晶体管11的漏极区111，如此，esd泄放电流路径最短，从而进一步提高静电保护器件的泄放能力。第一接触孔132甚至可以摆脱drc rule的限制，例如，将图2中4x4的第一接触孔132做成1个大的接触孔，这样电流泄放路径上的寄生电阻更小，从而进一步提高静电保护器件的泄放能力。
52.本实施例中，第一接触孔132为凹槽型接触孔，即第一接触孔132部分位于漏极区111内。如此，有利于进一步降低第一接触孔132与漏极区111之间的接触电阻，进而提高静电保护器件的静电泄放能力。
53.本实施例中，参考图4，泄放晶体管11(参考图1)的栅极结构113呈环形形状，第一接触孔阵列132a的外边缘到栅极结构113的内边缘的距离相等。具体地，在第一接触孔阵列132a朝向栅极结构113的不同方向上，第一接触孔阵列132a的外边缘到栅极结构113的内边缘之间具有第一间距d1、第二间距d2、第三间距d3以及第四间距d4，第一间距d1、第二间距d2、第三间距d3以及第四间距d4相等。
54.如此，有利于使得泄放电流在第一接触孔阵列132a朝向栅极结构113的多个方向上均匀流动，保证泄放晶体管11具有良好的电流泄放能力。
55.继续参考图1和图2，本实施例中，泄放晶体管11的源极区112接第二接触孔133，第二接触孔133到泄放晶体管11的栅极结构113的距离小于第一接触孔132到泄放晶体管11的栅极结构113的距离。如此，有利于使得漏极区111在泄放电流流通路径上具有较大的暴露面积，从而使得漏极区111具有较好的散热能力，避免漏极区111因电流较大而发生过热损坏，进而使得泄放晶体管11具有良好的泄放能力和较强的可靠性。
56.本实施例中，漏极区111与源极区112之间可以不设置ldd结构，以进一步减小导通电阻，提高泄放能力以及减小发热；此外，还可以在漏极区111下方增加阱区，或者将漏极区111和源极区112整体置于阱区内，从而减轻泄放晶体管11的漏电问题。
57.本实施例中，泄放晶体管11的栅极结构113呈环形形状，漏极区111位于栅极结构113内。如此，有利于进一步提高泄放电流的均匀性。
58.本实施例中，环形形状包括四边形、六边形、八边形等正多边形，且正多边形的侧边条数为偶数。
59.本实施例中，环形形状的内部拐角均大于90度。参考图5，以栅极结构113的环形形状为正四边形为例，环形形状的内轮廓具有第一拐角θ1，外轮廓具有第二拐角θ2，通过在环形形状的内轮廓拐角处和外轮廓拐角处设置倒角，使得环形形状的第一拐角θ1和第二拐角θ2大于90度。如此，有利于降低栅极结构113拐角处的电流冲击强度，避免拐角因电流冲击过强而提前老化以及损坏，保证泄放晶体管11具有较长的使用寿命。
60.需要说明的是，设置倒角所形成的小侧边并不算入环形形状的侧边条数；此外，在其他实施例中，也可仅对内轮廓的第一拐角或外轮廓的第二拐角进行调整，即仅在内轮廓或外轮廓的拐角处设置倒角。
61.此外，参考图6，当栅极结构213为非环形形状时，栅极结构213相对于漏极区211的中心点211a呈中心对称。具体地，在中心点211a朝向栅极结构213的不同方向上，中心点211a与栅极结构213具有第一中心间距d21、第二中心间距d22、第三中心间距d23以及第四中心间距d24，且第一中心间距d21、第二中心间距d22、第三中心间距d23以及第四中心间距d24相等。如此，有利于保证泄放晶体管的泄放电流均匀性。
62.本实施例中，漏极区111的面积大于泄放晶体管11的源极区112的面积。如此，有利于保证漏极区111具有较好的散热能力。
63.继续参考图2，本实施例中，静电保护器件还包括第三金属层151和第四金属层152，第三金属层151、第四金属层152以及第二金属层m2同层设置，第三金属层151连接第二接触孔133。在一种实施例中，例如第三金属层151进一步与接地端连接，用于将电源端的静电电流泄放到接地端。第四金属层152与第二金属层m2电连接，以引出漏极区111的电压。在一种实施例中，例如第二金属层m2连接电源端，第四金属层152用于将电源端电连接到其他电路。
64.本实施例中，第四金属层152与第二金属层m2的拐角连接，如此，为第三金属层151预留较大的空间；在其他实施例中，参考图7，在栅极结构213的一侧，第三金属层251和第四金属层252间隔排列。
65.继续参考图2，本实施例中，第二金属层m2、第三金属层151、第四金属层152均可做倒角处理，类似于图5的倒角结构，这样的倒角处理同样能够减小电流对金属层的冲击，进而提高金属层的寿命和金属层的可靠性。
66.本实施例中，静电保护器件还包括：打线焊盘14，位于重布线金属层m3，打线焊盘14与第一焊盘12电连接，重布线金属层m3位于第一金属层m1上方，即位于第一金属层m1远离衬底10的一侧。
67.由于不再需要利用第一焊盘12进行打线键合，因此可省略第一焊盘12原本为打线键合预留的空间，从而缩小第一焊盘12的尺寸，例如，缩小后的第一焊盘12在平行于衬底10表面方向上的尺寸可小于等于30μm
×
30μm，甚至可以更小。
68.本实施例中，静电保护器件还包括：重布线通孔141，用于将第一金属层m1和重布线金属层m3进行电连接。
69.继续参考图1、图2和图3，本实施例中，记第一焊盘12在衬底10上的投影为第一投影，记漏极区111在衬底10上的投影为第二投影，记重布线通孔141在衬底10上的投影为第五投影，记打线焊盘14在衬底10上的投影为第六投影，第一投影、第五投影均位于第二投影内，第六投影位于第二投影外。通过片上重布线层技术(on die rdl)重新定义用于打线键合的焊盘的位置，有利于避免打线焊盘14的打线键合的应力对泄放晶体管11的漏极区111造成影响，从而保证泄放晶体管11具有良好的泄放能力。
70.本实施例中，打线焊盘14的面积大于第一焊盘12的面积，例如，打线焊盘14的面积等于60μm
×
60μm。如此，有利于降低静电保护器件的打线键合的难度。
71.本实施例中，第一焊盘的投影与漏极区的投影部分重叠，有利于减小静电保护器件的有效芯片面积，进而在平行于衬底表面的方向上，为其他电子元件预留空间；此外，投影部分重叠，还有利于缩短第一焊盘与漏极区之间的导线长度，从而降低静电泄放路径上的寄生电阻和寄生电容，从而提高静电保护器件的泄放速度和泄放能力。
72.相应地，本发明实施例还提供一种静电保护电路，静电保护电路包括上述任一项的静电保护器件。
73.参考图1和图8，静电保护电路包括：上述任一项的静电保护器件31；电源端v
dd
，与第一焊盘14电连接；接地端v
ss
，与泄放晶体管11的源极区112电连接。
74.本实施例中，静电保护电路还包括：静电脉冲感测电路32，连接于电源端v
dd
和接地端v
ss
之间，用于感测电源端v
dd
的静电脉冲，并输出脉冲标识信号，泄放晶体管11根据脉冲标识信号打开或关断。
75.具体地，参考图9，静电脉冲感测电路32包括电容321和电阻322，电容321的第一端接电源端v
dd
，电容321的第二端接电阻322的第一端，电阻322的第二端接接地端v
ss
，电容321的第二端接泄放晶体管11的栅极结构113。
76.需要说明的是，图9为了图示的简洁，采用泄放晶体管11示意静电保护器件31，后续其他图示中的相同简洁画法不再进行说明。
77.在其他实施例中，参考图10，静电保护电路还包括：驱动电路43，连接于电源端v
dd
和接地端v
ss
之间，驱动电路43接收静电脉冲感测电路42输出的脉冲标识信号，并向静电保护器件41输出驱动信号，驱动信号连接于泄放晶体管的栅极结构。
78.具体地，参考图11，静电脉冲感测电路42(参考图10)包括电阻421和电容422，电阻421的第一端接电源端v
dd
，电阻421的第二端接电容422的第一端，电容422的第二端接接地端v
ss
；驱动电路43(参考图10)包括反相器431，反相器431的输入端接电阻421的第二端，反相器431的输出端接泄放晶体管41的栅极结构。
79.本实施例中，提供了一种可应用于电源端和接地端之间的静电保护电路，有利于提高电源端与接地端之间静电泄放能力。
80.相应地，本发明实施例还提供一种静电保护电路，静电保护电路包括上述任一项的静电保护器件。
81.参考图13，静电保护电路包括：上述任一项的静电保护器件；输入输出端i/o，与第一焊盘电连接；电源端v
dd
，与泄放晶体管61的源极区连接。
82.具体地，泄放晶体管61的源极区与泄放晶体管61的栅极结构电连接，泄放晶体管61为p型晶体管。
83.本实施例中，提供了一种可应用于输入输出端和电源端之间的静电保护电路，有利于提高输入输出端与电源端之间静电泄放能力。
84.参考图12，静电保护电路包括：上述任一项的静电保护器件；输入输出端i/o，与第一焊盘电连接；接地端v
ss
，与泄放晶体管51的源极区连接。
85.具体地，泄放晶体管51的源极区与泄放晶体管51的栅极结构电连接，泄放晶体管51为n型晶体管。
86.本实施例中，提供了一种可应用于输入输出端和接地端之间的静电保护电路，有利于提高输入输出端与接地端之间静电泄放能力。
87.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。