磁阻式随机存取存储器的布局图案的制作方法

1.本发明涉及一种磁阻式随机存取存储器的布局图案。


背景技术：

2.已知，磁阻(magnetoresistance,mr)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(mram)，其优点是在不通电的情况下可以继续保留存储的数据。
3.上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,gps)的电子罗盘(electronic compass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,amr)感测元件、巨磁阻(gmr)感测元件、磁性隧穿结(magnetic tunneling junction,mtj)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。


技术实现要素：

4.本发明一实施例揭露一种磁阻式随机存取存储器的布局图案，其主要包含第一扩散区以及第二扩散区沿着第一方向延伸于基底上，第一接触插塞沿着第二方向由第一扩散区延伸至第二扩散区于基底上，第一栅极图案以及第二栅极图案沿着第二方向延伸于第一接触插塞一侧以及第三栅极图案以及第四栅极图案沿着第二方向延伸于第一接触插塞另一侧。
附图说明
5.图1为本发明一实施例的一mram元件的布局示意图；
6.图2为本发明一实施例的一mram元件的布局示意图；
7.图3为本发明一实施例的一mram元件的布局示意图。
8.主要元件符号说明
9.12:基底
10.14:扩散区
11.16:扩散区
12.18:扩散区
13.20:扩散区
14.22:栅极图案
15.24:栅极图案
16.26:栅极图案
17.28:栅极图案
18.30:浅沟隔离
19.32:源极区域
20.34:源极区域
21.36:源极区域
22.38:源极区域
23.42:漏极区域
24.44:漏极区域
25.46:漏极区域
26.48:漏极区域
27.52:源极区域
28.54:源极区域
29.56:源极区域
30.58:源极区域
31.62:漏极区域
32.64:漏极区域
33.66:漏极区域
34.68:漏极区域
35.72:源极区域
36.74:源极区域
37.76:源极区域
38.78:源极区域
39.82:接触插塞
40.84:接触插塞
41.86:接触插塞
42.92:接触插塞
43.94:接触插塞
44.96:接触插塞
45.98:接触插塞
46.102:金属图案
47.104:金属图案
48.106:金属图案
具体实施方式
49.在说明书及附上的权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的基准。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语，故
应解释成「包含但不限定于」。另外，「连接」或「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置连接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
50.请参照图1至图2，图1至图2为本发明一实施例的一mram元件的实际布局示意图。如图1所示，本发明的mram元件主要先提供一由半导体材料所构成的基底12且半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组。
51.基底12上包含多个扩散区例如扩散区14、16、18、20沿着第一方向例如x方向延伸于基底12上，多个栅极图案例如栅极图案22、24、26、28沿着第二方向例如y方向延伸于基底12及栅极图案22、24、26、28上，源极区域32、34、36、38、52、54、56、58、72、74、76、78与漏极区域42、44、46、48、62、64、66、68分别设于栅极图案22、24、26、28两侧的扩散区14、16、18、20上，以及多个接触插塞82、84、86、92、94、96、98设于栅极图案22、24、26、28两侧并由一扩散区14、18延伸至另一扩散区16、20或直接设于源极区域32、34、36、38、52、54、56、58、72、74、76、78与漏极区域42、44、46、48、62、64、66、68上。扩散区14、16、18、20周围另包含一由氧化硅所构成的浅沟隔离(shallow trench isolation,sti)30设于基底12上。
52.在本实施例中各扩散区14、16、18、20可包含n型或p型掺质，各栅极图案22、24、26、28可包含多晶硅材料或金属所构成的栅极结构或栅极图案，各源极区域与漏极区域可依据晶体管型态包含n型或p型掺质，而各接触插塞82、84、86、92、94、96、98可依据单镶嵌或双镶嵌制作工艺来完成，其中各接触插塞82、84、86、92、94、96、98又可细部包含一阻障层以及/或一金属层，其中阻隔层可选自由钛、钽、氮化钛、氮化钽以及氮化钨所构成的群组而金属层可选自由铝、钛、钽、钨、铌、钼以及铜所构成的群组，但不局限于此。
53.从细部来看源极区域与漏极区域包括源极区域32设于栅极图案22左侧的扩散区14上，源极区域34设于栅极图案22左侧的扩散区16上，源极区域36设于栅极图案22左侧的扩散区18上，源极区域38设于栅极图案22左侧的扩散区20上，漏极区域42设于栅极图案22、24之间的扩散区14上，漏极区域44设于栅极图案22、24之间的扩散区16上，漏极区域46设于栅极图案22、24之间的扩散区18上，漏极区域48设于栅极图案22、24之间的扩散区20上，源极区域52设于栅极图案24、26之间的扩散区14上，源极区域54设于栅极图案24、26之间的扩散区16上，源极区域56设于栅极图案24、26之间的扩散区18上，源极区域58设于栅极图案24、26之间的扩散区20上，漏极区域62设于栅极图案26、28之间的扩散区14上，漏极区域64设于栅极图案26、28之间的扩散区16上，漏极区域66设于栅极图案26、28之间的扩散区18上，漏极区域68设于栅极图案26、28之间的扩散区20上，源极区域72设于栅极图案28右侧的扩散区14上，源极区域74设于栅极图案28右侧的扩散区16上，源极区域76设于栅极图案28右侧的扩散区18上以及源极区域78设于栅极图案28右侧的扩散区20上。
54.接触插塞则包含接触插塞82、84、86沿着第二方向(例如y方向)由扩散区14经过浅沟隔离30并延伸至扩散区16，接触插塞92、94、96由扩散区18经过浅沟隔离30并延伸至扩散区20，以及接触插塞98设于各漏极区域42、44、46、48、62、64、66、68上，其中接触插塞82、84、86由扩散区14底部侧连接至扩散区16顶部侧但并不超出扩散区14顶部侧及扩散区16底部侧，同样地接触插塞92、94、96由扩散区18底部侧连接至扩散区20顶部侧但并不超出扩散区18顶部侧及扩散区20底部侧。在本实施例中同时跨接扩散区14、16的接触插塞82、84、86以
及跨接扩散区18、20的接触插塞92、94、96依据上视角度均各包含长方形而设于漏极区域42、44、46、48、62、64、66、68上的各接触插塞98则包含正方形。
55.如图2所示，mram元件又包含多个第一层金属图案(简称m1)或金属内连线设于基底12上并重叠各栅极图案22、24、26、28以及接触插塞82、84、86、92、94、96，其中第一层金属图案包含金属图案102沿着第一方向如x方向延伸于扩散区14、16之间重叠并连接下方的接触插塞82、84、86以及源极区域32、34、52、54、72、74，金属图案104同样沿着x方向延伸于扩散区18、20之间重叠并连接下方的接触插塞92、94、96以及源极区域36、38、56、58、76、78，以及金属图案106重叠并连接下方的接触插塞98以及漏极区域42、44、46、48、62、64、66、68。
56.从上视角度来看，第一层金属图案中的金属图案102、104依据上视角度较佳呈现约略矩形如长方形沿着y方向延伸重叠各接触插塞82、84、86、92、94、96并连接源极区域32、34、36、38、52、54、56、58、72、74、76、78，金属图案106则包含正方形重叠并连接下方的漏极区域42、44、46、48、62、64、66、68。另外需注意的是，第一层金属图案中的金属图案102、104又同时偶接或直接连接一源极线(source line,sl)并通过源极线sl将信号传递出去。
57.mram元件另包含多个第一层接触洞图案(简称v1)设第一层金属图案m1上以及第二层金属图案(简称m2)设于基底12上并重叠各第一层金属图案及第一层接触洞图案。此外mram元件又包含多个磁性隧穿结(mtj)设于第二层金属图案上并偶接下层的第二层金属图案以及更下层的漏极区域。由于各mtj是设于第二层金属图案上，因此mtj可视为第三层金属图案(简称m3)。其中为了简洁表示基底12上的各元件第一层接触洞图案、第二层金属图案以及mtj均不显示于图示中。
58.在本实施例中各mtj较佳由下至上包含一下电极、一固定层(pinned layer)、一阻障层(barrier layer)、一自由层(free layer)以及一上电极设于第二层金属图案上。在本实施例中，下电极及上电极较佳包含导电材料，例如但不局限于钽(ta)、氮化钽(tan)、铂(pt)、铜(cu)、金(au)、铝(al)。固定层可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,cofeb)、钴铁(cobalt-iron,cofe)、铁(fe)、钴(co)等。此外，固定层也可以是由反铁磁性(antiferromagnetic,afm)材料所构成者，例如铁锰(femn)、铂锰(ptmn)、铱锰(irmn)、氧化镍(nio)等，用以固定或限制邻近层的磁矩方向。阻障层可由包含氧化物的绝缘材料所构成，例如氧化铝(alo
x
)或氧化镁(mgo)，但均不局限于此。自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,cofeb)，但不限于此。其中，自由层的磁化方向会受外部磁场而「自由」改变。
59.请继续参照图3，图3另揭露本发明一实施例的一mram元件的实际布局示意图。如图3所示，本发明可缩小整个mram元件的存储单元区包括缩小扩散区以及/或金属图案如第一层金属图案m1的面积。整体来看，相较于前述实施例中重叠漏极区域42、44、46、48、62、64、66、68的金属图案106为正方形，本发明可略为调整各金属图案106的尺寸使其在上视角度下呈现约略长方形且各金属图案106的左右两侧又较佳比前述实施例中重叠更多的栅极图案22、24、26、28。
60.综上所述，相较于现行mram元件的布局图案中第一层金属图案m1横跨并覆盖大部分扩散区包括源极区域与漏极区域，本发明主要通过接触插塞82、84、86同时跨接扩散区14、16上的源极区域32、34、52、54、72、74以及/或接触插塞92、94、96同时跨接扩散区18、20上的源极区域36、38、56、58、76、78来提供后续第一层金属图案m1更大的制作工艺空间
(process window)，使第一层金属图案不需占据过大的面积而影响元件运作。
61.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。