位串压缩的制作方法

技术特征：
1.一种方法，其包括：压缩根据通用数格式或posit格式而格式化的位串，以将与所述位串相关联的位宽度从第一位宽度更改为第二位宽度；将具有所述第二位宽度的所述位串写入第一寄存器；使用具有所述第二位宽度的所述位串执行算术运算或逻辑运算或两者；确定对应于数据值的一或多个位子集和对应于所述算术运算或所述逻辑运算的结果的精确度或准确度或两者的一或多个位子集已达到阈值位值；以及响应于所述确定而将包括所述结果的所述一或多个位子集的至少一部分的位串写入第二寄存器。2.根据权利要求1所述的方法，其进一步包括作为执行将数据传送到数据中心的数据传送操作的一部分而压缩所述位串。3.根据权利要求1所述的方法，其进一步包括响应于所述算术运算或所述逻辑运算或两者的完成，使用包括所述结果的所述一或多个位子集的所述部分的所述位串来恢复具有第一位串宽度或第二位串宽度或两者的所述位串的所述精确度或所述准确度。4.根据权利要求1所述的方法，其进一步包括作为执行机器学习应用的一部分而执行所述算术运算或所述逻辑运算或两者。5.根据权利要求1所述的方法，其中所述第一位串宽度大于所述第二位串宽度。6.根据权利要求1所述的方法，其中具有所述第二位宽度的所述位串的所述一或多个位子集对应于所述数据值，且对应于具有所述第二位宽度的所述位串的所述精确度或所述准确度或两者的所述一或多个位子集包括具有所述第二位宽度的所述位串的符号位子集、状态位子集、指数位子集和尾数位子集。7.根据权利要求1所述的方法，其进一步包括基于接收到用户生成的命令进行写入所述第一寄存器或所述第二寄存器或两者。8.一种设备，其包括：耦合到第一寄存器和第二寄存器的处理装置，其中所述处理装置被配置成：使得具有对应于数据值的一或多个位子集和对应于通用数(unum)位串或posit位串的精确度或准确度或两者的一或多个位子集的具有第一位串宽度的位串被写入所述第一寄存器；使得具有对应于所述unum或posit位串的所述精确度或所述准确度或两者的所述一或多个位子集的具有第二位串宽度的位串被写入所述第二寄存器；使得使用具有所述第二位串宽度的所述位串作为用于算术运算或逻辑运算或两者的运算数来执行所述算术运算或所述逻辑运算或两者；监测与所述算术运算或所述逻辑运算或两者的结果相关联的位量，以确定与所述算术运算或所述逻辑运算或两者的所述结果相关联的所述位量已超过阈值；以及使得所述结果的至少一个位子集的至少一部分被写入第三寄存器。9.根据权利要求8所述的设备，其中所述第一位串宽度大于所述第二位串宽度和对应于所述结果的所述至少一个位子集的所述部分的位串宽度。10.根据权利要求8所述的设备，其中所述处理装置被配置成使得使用具有所述第二位串宽度的所述位串和具有所述第二位串宽度的不同位串执行所述算术运算、所述逻辑运算
或两者。11.根据权利要求8所述的设备，其中作为机器学习应用的一部分而执行所述算术运算或所述逻辑运算或两者。12.根据权利要求8所述的设备，其中所述算术运算或所述逻辑运算或两者包括递归运算，且其中所述处理装置被配置成：使得执行使用具有所述第二位串宽度的所述位串和第二unum或posit位串的所述递归运算的迭代；确定所述递归运算的迭代的结果产生位串宽度大于所述第二位串宽度的所得位串；使得执行减小所述所得位串的所述位串宽度的运算；以及将对应于作为执行减小所述所得位串的所述位串宽度的所述运算的一部分而去除的至少一个位的信息写入所述第三寄存器。13.根据权利要求8所述的设备，其中对应于所述数据值的所述一或多个位子集和对应于所述unum位串或所述posit位串的所述精确度或所述准确度或两者的所述一或多个位子集包括所述unum位串或所述posit位串的符号位子集、状态位子集、指数位子集和尾数位子集。14.根据权利要求8所述的设备，其中所述精确度对应于用于执行所述算术运算、所述逻辑运算或两者的位量，且其中所述准确度对应于在所述算术运算、所述逻辑运算或两者的结果中存在的误差量。15.一种系统，其包括：主机；控制电路系统，其包括耦合到所述主机的处理装置和存储器资源，其中所述控制电路系统被配置成：使得具有对应于数据值的一或多个位子集和对应于通用数(unum)位串或posit位串的精确度或准确度或两者的一或多个位子集的具有第一位串宽度的位串被写入第一寄存器；使得具有对应于所述unum或posit位串的所述精确度或所述准确度或两者的所述一或多个位子集的具有第二位串宽度的位串被写入第二寄存器；使得执行运算以将具有所述第一位串宽度的所述位串的位串宽度更改为具有对应于所述数据值的所述一或多个位子集的第三位串宽度；以及使得使用具有所述第三位串宽度的所述位串作为用于递归算术运算或递归逻辑运算或两者的运算数来执行所述算术运算或所述逻辑运算或两者。16.根据权利要求15所述的系统，其中对应于所述数据值的所述一或多个位子集和对应于所述unum位串或所述posit位串的所述精确度或所述准确度或两者的所述一或多个位子集包括所述unum位串或所述posit位串的符号位子集、状态位子集、指数位子集和尾数位子集。17.根据权利要求15所述的系统，其中所述控制电路系统被配置成：执行使用具有所述第二位串宽度的所述位串和第二unum或posit位串的所述递归运算的迭代；确定所述递归运算的迭代的结果产生位串宽度大于所述第二位串宽度的所得位串；执行减小所述所得位串的所述位串宽度的运算；以及
将对应于作为执行减小所述所得位串的所述位串宽度的所述运算的一部分而去除的至少一个位的信息写入耦合到所述处理装置的第三寄存器。18.根据权利要求15所述的系统，其中所述控制电路系统被配置成使得使用具有所述第三位串宽度的所述位串和具有所述第三位串宽度的不同位串执行所述算术运算、所述逻辑运算或两者。19.根据权利要求15所述的系统，其中所述精确度对应于用于执行所述算术运算、所述逻辑运算或两者的位量，且其中所述准确度对应于在所述算术运算、所述逻辑运算或两者的结果中存在的误差量。20.根据权利要求15所述的系统，其中作为机器学习应用的一部分而执行所述算术运算或所述逻辑运算或两者。

技术总结
描述与位串压缩相关的系统、设备和方法。一种用于位串压缩的方法可以包含确定使用根据通用数格式或posit格式而格式化的位串来执行特定运算，以将与所述位串相关联的位宽度从第一位宽度更改为第二位宽度；以及对根据通用数格式或posit格式而格式化的位串执行压缩运算，以将与所述位串相关联的位宽度从第一位宽度更改为第二位宽度。所述方法可进一步包含将具有所述第二位宽度的所述位串写入第一寄存器；使用具有所述第二位串宽度的所述位串执行算术运算或逻辑运算或两者；以及监测所述运算的结果的位量。的结果的位量。的结果的位量。


技术研发人员：S
受保护的技术使用者：美光科技公司
技术研发日：2021.07.20
技术公布日：2022/1/21