集成电路器件及其形成方法与流程

1.本公开涉及集成电路器件及其形成方法。


背景技术：

2.ic材料和设计的技术进步已经产生了几代ic，其中每一代都具有比上一代更小和更复杂的电路。在ic演变过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增大，同时几何形状尺寸(即，使用制造工艺能够产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。


技术实现要素：

3.根据本公开的一个实施例，提供了一种形成集成电路器件的方法，包括：在栅极间隔件之间和半导体衬底之上形成栅极结构；回蚀所述栅极结构以使其低于所述栅极间隔件的顶端；在经回蚀的栅极结构之上形成栅极电介质帽盖；执行离子注入工艺以在所述栅极电介质帽盖中形成掺杂区域；在所述栅极电介质帽盖之上沉积接触蚀刻停止层，并在所述接触蚀刻停止层之上沉积层间电介质(ild)层；执行第一蚀刻工艺以形成延伸穿过所述ild层并在到达所述栅极电介质帽盖的掺杂区域之前终止的栅极接触件开口；执行第二蚀刻工艺以加深所述栅极接触件开口，其中，所述第二蚀刻工艺以比蚀刻所述接触蚀刻停止层更慢的蚀刻速率来蚀刻所述栅极电介质帽盖的掺杂区域；以及在经加深的栅极接触件开口中形成栅极接触件。
4.根据本公开的另一实施例，提供了一种形成集成电路器件的方法，包括：在第一栅极结构之上形成第一栅极电介质帽盖，并在第二栅极结构之上形成第二栅极电介质帽盖；在所述第一栅极电介质帽盖中形成第一掺杂区域，并在所述第二栅极电介质帽盖中形成第二掺杂区域；在所述第一栅极电介质帽盖和所述第二栅极电介质帽盖之上沉积接触蚀刻停止层，并在所述接触蚀刻停止层之上沉积层间电介质(ild)层；执行第一蚀刻工艺以形成延伸穿过所述ild层的第一栅极接触件开口和第二栅极接触件开口，使得暴露出所述接触蚀刻停止层，其中，所述第一栅极接触件开口的宽度小于所述第二栅极接触件开口的宽度；对所述接触蚀刻停止层执行第二蚀刻工艺以使所述第一栅极接触件开口和所述第二栅极接触件开口朝向所述第一栅极结构和所述第二栅极结构延伸，其中，在所述第二蚀刻工艺蚀刻穿过所述第一栅极电介质帽盖中的所述第一掺杂区域之后，所述第一栅极接触件开口的侧壁轮廓变得比蚀刻所述第一掺杂区域之前更垂直；以及在执行所述第二蚀刻工艺之后，在所述第一栅极接触件开口中形成第一栅极接触件，并且在所述第二栅极接触件开口中形成第二栅极接触件。
5.根据本公开的又一实施例，提供了一种集成电路器件，包括：源极/漏极外延结构，位于衬底之上；源极/漏极接触件，分别位于所述源极/漏极外延结构之上；栅极结构，横向地位于所述源极/漏极接触件之间；栅极电介质帽盖，位于所述栅极结构之上并具有分别接触所述源极/漏极接触件的相反的侧壁，其中，所述栅极电介质帽盖具有从所述栅极电介质
帽盖的顶表面延伸到所述栅极电介质帽盖中的掺杂区域；接触蚀刻停止层，在所述源极/漏极接触件和所述栅极电介质帽盖之上延伸；层间电介质(ild)层，位于所述接触蚀刻停止层之上；以及栅极接触件，延伸穿过所述ild层、所述接触蚀刻停止层和所述栅极电介质帽盖的掺杂区域以与所述栅极结构电连接。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳地理解本公开的各方面。值得注意的是，根据行业的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或缩小了。
7.图1至图20b示出了根据本公开的一些实施例的集成电路结构的形成中的中间阶段的透视图和截面图。
8.图21至图39b示出了根据本公开的一些实施例的集成电路结构的形成中的中间阶段的透视图和截面图。
具体实施方式
9.以下公开内容提供了许多不同的实施例或示例，以用于实现所提供的主题的不同特征。下文描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括其中可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
10.此外，本文可以使用空间相关术语(例如，“下方”、“之下”、“低于”、“之上”、“上部”等)以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，并且本文使用的空间相关描述符也可以相应地解释。如本文所使用的，“大概”、“约”、“近似”或“基本上”应通常是指给定值或范围的百分之二十以内、或百分之十以内、或百分之五以内。本文给出的数值是近似的，意味着在没有明确说明时也可以推断出术语“大概”、“约”、“近似”或“基本上”。
11.本公开总体上涉及集成电路结构及其形成方法，并且更具体地，涉及制造晶体管(例如，鳍式场效应晶体管(finfet)、栅极全环绕(gate-all-around，gaa)晶体管)以及位于晶体管的栅极结构之上的栅极接触件。还应注意，本公开以多栅极晶体管的形式来呈现实施例。多栅极晶体管包括栅极结构形成在沟道区域的至少两侧的那些晶体管。这些多栅极器件可以包括p型金属氧化物半导体器件或n型金属氧化物半导体器件。由于特定示例的鳍状结构，因此在本文中可以将这些特定示例呈现并且称为finfet。finfet具有在沟道区域的三侧上(例如，围绕半导体鳍中的沟道区域的上部)形成的栅极结构。本文还提出了一种多栅极晶体管(被称为gaa)器件的实施例。gaa器件包括其栅极结构或其栅极结构的一部分形成在沟道区域的4侧(例如，围绕沟道区域的一部分)上的任何器件。本文呈现的器件还包括具有以(一个或多个)纳米片沟道、(一个或多个)纳米线沟道和/或其他合适的沟道配置
而设置的沟道区域的实施例。
12.在完成用于制造晶体管的前段制程(feol)处理之后，在晶体管的栅极结构之上形成栅极接触件。栅极接触件的形成通常包括，例如但不限于，在覆盖高k/金属栅极(hkmg)结构的栅极电介质帽盖之上沉积层间电介质(ild)层，通过使用一种或多种蚀刻工艺来形成延伸穿过ild层和栅极电介质帽盖的栅极接触件开口，并且然后在栅极接触件开口中沉积一层或多层金属层以用作栅极接触件。
13.在一些实施例中，在形成ild层之前，在栅极电介质帽盖之上毯式形成附加蚀刻停止层(也称为中间接触蚀刻停止层(mcesl))。mcesl具有与ild层不同的蚀刻选择性，并且因此mcesl可以减慢穿过ild层进行蚀刻的蚀刻工艺。在执行接触件蚀刻工艺以形成延伸穿过ild层的栅极接触件开口之后，执行另一蚀刻工艺(有时称为衬里去除(lrm)蚀刻，因为mcesl和栅极电介质帽盖可以组合用作栅极结构的顶表面之上的衬里)以穿透mcesl和栅极电介质帽盖。
14.根据电路功能和/或设计规则，接触件蚀刻工艺可以形成具有不同尺寸的栅极接触件开口。可替代地，由于接触件蚀刻工艺的不精确性，所以可能会不经意地形成栅极接触件开口的尺寸差。在接触件蚀刻工艺中形成的尺寸差可能使得较宽的栅极接触件开口比较窄的栅极接触件开口更深地延伸到mcesl中。开口深度的这种差异称为深度加载(depth loading)问题。因为深度加载问题，所以较宽的栅极接触件开口有时可能会在执行lrm蚀刻工艺之前穿通mcesl甚至栅极电介质帽盖。因此，lrm蚀刻工艺可能会将更宽的栅极接触件开口进一步加深到例如栅极结构旁边的栅极间隔件中，在栅极间隔件中形成类似虎齿状的凹部，这继而产生增加的泄漏电流风险(例如，从栅极接触件到源极/漏极接触件的泄漏电流)。此外，因为深度加载，所以较窄的栅极接触件开口有时可能具有比较宽的栅极接触件开口更渐缩的轮廓，这继而产生减小的栅极接触件面积以及因此增加的接触件电阻。
15.因此，本公开在各种实施例中提供了对栅极电介质帽盖执行的附加离子注入步骤。离子注入步骤在栅极电介质帽盖中创建具有不同材料成分的掺杂区域，并因此具有与栅极电介质帽盖中的未掺杂区域不同的蚀刻选择性。因此，当栅极接触件开口到达掺杂区域时，掺杂区域允许减慢lrm蚀刻工艺。减慢lrm蚀刻可以防止在较大的开口中形成虎齿状图案，这继而降低了泄漏电流风险。此外，减慢lrm蚀刻允许形成具有更垂直轮廓的接触开口，这继而产生增加的栅极接触件面积以及因此减小的接触件电阻。
16.图1-图20b示出了根据本公开的一些实施例的集成电路结构100的形成中的中间阶段的透视图和截面图。根据一些示例性实施例，所形成的晶体管可以包括p型晶体管(例如，p型finfet)和n型晶体管(例如，n型finfet)。贯穿各种视图和说明性实施例，相同的附图标记用于表示相同的元件。应当理解，可以在图1-图20b所示的工艺之前、期间和之后提供附加操作，并且针对方法的附加实施例，可以替换或消除下面描述的一些操作。这些操作/工艺的顺序可以是可互换的。
17.图1示出了初始结构的透视图。该初始结构包括衬底12。衬底12可以是半导体衬底(在一些实施例中也称为晶圆)，其可以是硅衬底、硅锗衬底或由其他半导体材料形成的衬底。根据本公开的一些实施例，衬底12包括体硅衬底和在体硅衬底之上的外延硅锗(sige)层或锗层(其中没有硅)。衬底12可以掺杂有p型杂质或n型杂质。诸如浅沟槽隔离(sti)区域之类的隔离区域14可以被形成为延伸到衬底12中。衬底12中位于相邻sti区域14之间的部
分被称为半导体条带102。
18.sti区域14可以包括衬里氧化物(未示出)。衬里氧化物可以由通过对衬底12的表面层进行热氧化而形成的热氧化物形成。衬里氧化物也可以是使用以下方法形成的经沉积的氧化硅层：例如原子层沉积(ald)、高密度等离子体化学气相沉积(hdpcvd)或化学气相沉积(cvd)。sti区域14还可以包括衬里氧化物之上的电介质材料，并且电介质材料可以使用可流动化学气相沉积(fcvd)、旋涂等形成。
19.参考图2，sti区域14被凹陷，使得半导体条带102的顶部部分突出高于相邻sti区域14的顶表面，以形成突出鳍104。可以使用干法蚀刻工艺来执行蚀刻，其中nh3和nf3被用作蚀刻气体。在蚀刻工艺期间，可以生成等离子体。也可以包括氩。根据本公开的替代实施例，对sti区域14的凹陷是使用湿法蚀刻工艺来执行的。例如，蚀刻化学品可以包括稀释的hf。
20.在上述示例性实施例中，可以通过任何合适的方法来对鳍进行图案化。例如，可以使用一种或多种光刻工艺(包括双图案化或多图案化工艺)来对鳍进行图案化。通常，双图案化或多图案化工艺将光刻和自对准工艺相结合，允许创建具有例如间距小于使用单个直接光刻工艺可获得的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。间隔件是使用自对准工艺沿着经图案化的牺牲层形成的。然后去除牺牲层，并且然后可以使用剩余间隔件或心轴(mandrel)来对鳍进行图案化。
21.也可以用不同于衬底12的材料的材料来代替突出鳍104的材料。例如，如果突出鳍104用于n型晶体管，则突出鳍104可以由si、sip、sic、sipc或iii-v族化合物半导体(例如，inp、gaas、alas、inas、inalas、ingaas)等形成。另一方面，如果突出鳍104用于p型晶体管，则突出鳍104可以由si、sige、sigeb、ge或iii-v族化合物半导体(例如，insb、gasb、ingasb)等形成。
22.参考图3a和图3b，虚设栅极结构106被形成在突出鳍104的顶表面和侧壁上。图3b示出了从包含图3a中的线b-b的垂直平面获得的截面图。虚设栅极结构106的形成包括按顺序地在鳍104上沉积栅极电介质层和虚设栅极电极层，随后图案化栅极电介质层和虚设栅极电极层。作为图案化的结果，虚设栅极结构106包括栅极电介质层108和位于栅极电介质层108之上的虚设栅极电极110。栅极电介质层108可以是任何可接受的电介质层(例如，氧化硅、氮化硅等、或其组合)，并且栅极电介质层108可以使用任何可接受的工艺(例如，热氧化、旋涂工艺、cvd等)来形成。虚设栅极电极110可以是任何可接受的电极层，例如包括多晶硅、金属等、或其组合。可以通过任何可接受的沉积工艺(例如，cvd、等离子体增强cvd(pecvd)等)来沉积栅极电极层。每个虚设栅极结构106横跨单个或多个突出鳍104。虚设栅极结构106可以具有与相应突出鳍104的纵向方向垂直的纵向方向。
23.可以在虚设栅极电极层之上形成掩模图案，以辅助图案化。在一些实施例中，硬掩模图案包括位于多晶硅的毯式层之上的底部掩模112和位于底部掩模112之上的顶部掩模114。硬掩模图案由sio2、sicn、sion、al2o3、sin或其他合适的材料的一个或多个层制成。在某些实施例中，底部掩模112包括氮化硅，并且顶部掩模114包括氧化硅。通过使用掩模图案作为蚀刻掩模，将虚设电极层图案化为虚设栅极电极110，并且将毯式栅极电介质层图案化为栅极电介质层108。
24.接下来，如图4所示，在虚设栅极结构106的侧壁上形成栅极间隔件116。在栅极间隔件形成步骤的一些实施例中，间隔件材料层被沉积在衬底12上。间隔件材料层可以是随
后被回蚀以形成栅极侧壁间隔件116的共形层。在一些实施例中，间隔件材料层包括多个层，例如，第一间隔件层118和形成在第一间隔件层118之上的第二间隔件层120。第一间隔件层118和第二间隔件层120各自由合适的材料制成，例如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn、碳氧化硅、siocn、和/或其组合。例如但不限于，第一间隔件层118和第二间隔件层120可以通过使用诸如以下项之类的工艺在虚设栅极结构106之上按顺序地沉积两种不同的电介质材料来形成：cvd工艺、次常压cvd(sacvd)工艺、可流动cvd工艺、ald工艺、pvd工艺、或其他合适的工艺。然后对经沉积的间隔件层118和120执行各向异性蚀刻工艺，以暴露鳍104的未被虚设栅极结构106覆盖的部分(例如，在鳍104的源极/漏极区域中)。可以通过该各向异性蚀刻工艺来完全地去除间隔件层116和118的位于虚设栅极结构106的正上方的部分。可以保留间隔件层118和120的位于虚设栅极结构106的侧壁上的部分，从而形成栅极侧壁间隔件，这些栅极侧壁间隔件为了简单起见被表示为栅极间隔件116。在一些实施例中，第一间隔件层118由介电常数比氮化硅低的氧化硅形成，并且第二间隔件层120由氮化硅形成，其中该氮化硅对于随后的蚀刻处理(例如，在鳍104中蚀刻源极/漏极凹部)具有比氧化硅更高的抗蚀刻性。在一些实施例中，栅极侧壁间隔件116可以用于使随后形成的掺杂区域(例如，源极/漏极区域)偏移。栅极间隔件116可以进一步用于设计或修改源极/漏极区域轮廓。
25.在图5中，在完成栅极侧壁间隔件116的形成之后，在鳍104的源极/漏极区域上形成不被虚设栅极结构106和栅极侧壁间隔件116覆盖的源极/漏极外延结构122。在一些实施例中，源极/漏极外延结构122的形成包括使鳍104的源极/漏极区域凹陷，然后在鳍104的凹陷的源极/漏极区域中外延生长半导体材料。
26.可以使用合适的选择性蚀刻工艺来使鳍104的源极/漏极区域凹陷，该合适的选择性蚀刻工艺腐蚀半导体鳍104但是几乎不腐蚀虚设栅极结构106的顶部掩模114和栅极间隔件116。例如，使半导体鳍104凹陷可以通过利用等离子体源和蚀刻剂气体的干法化学蚀刻来执行。等离子体源可以是感应耦合的等离子体(icr)蚀刻、变压器耦合的等离子体(tcp)蚀刻、电子回旋共振(ecr)蚀刻、反应离子蚀刻(rie)等，并且蚀刻剂气体可以是氟、氯、溴、其组合等，该蚀刻剂气体以比其蚀刻虚设栅极结构106的顶部掩模114和栅极间隔件116更快的蚀刻速率来蚀刻半导体鳍104。在一些其他实施例中，使半导体鳍104凹陷可以通过湿法化学蚀刻(例如，过氧化铵混合物(apm)、nh4oh、四甲基氢氧化铵(tmah)、其组合等)来执行，该湿法化学蚀刻以比蚀刻虚设栅极结构106的顶部掩模114和栅极间隔件116更快的蚀刻速率来蚀刻半导体鳍104。在一些其他实施例中，可以通过干法化学蚀刻和湿法化学蚀刻的组合来执行对半导体鳍104的凹陷。
27.一旦在鳍104的源极/漏极区域中创建了凹部，就通过使用在半导体鳍104上提供一种或多种外延材料的一种或多种外延(epi)工艺在鳍104中的源极/漏极凹部中形成源极/漏极外延结构122。在外延生长工艺期间，栅极间隔件116将一种或多种外延材料限制在鳍104中的源极/漏极区域。在一些实施例中，外延结构122的晶格常数不同于半导体鳍104的晶格常数，使得在鳍104中以及外延结构122之间的沟道区域可以被外延结构122拉紧或施加应力，以改进半导体器件的载流子迁移率并增强器件性能。外延工艺包括cvd沉积技术(例如，pecvd、气相外延(vpe)和/或超高真空cvd(uhv-cvd))、分子束外延、和/或其他合适的工艺。外延工艺可以使用与半导体鳍104的成分相互作用的气态和/或液态前体。
28.在一些实施例中，源极/漏极外延结构122可以包括ge、si、gaas、algaas、sige、gaasp、sip、或其他合适的材料。源极/漏极外延结构122可以在外延工艺期间通过引入掺杂物质而被原位掺杂，这些掺杂物质包括：p型掺杂剂，例如硼或bf2；n型掺杂剂，例如磷或砷；和/或包括前述项的组合的其他合适的掺杂剂。如果源极/漏极外延结构122未被原位掺杂，则执行注入工艺(即，结注入工艺)以对源极/漏极外延结构122进行掺杂。在一些示例性实施例中，n型晶体管中的源极/漏极外延结构122包括sip，而p型晶体管中的源极/漏极外延结构122包括gesnb和/或sigesnb。在具有不同器件类型的实施例中，可以在n型器件区域之上形成掩模(例如，光致抗蚀剂)，同时暴露p型器件区域，并且可以在p型器件区域中的暴露的鳍104上形成p型外延结构。然后可以去除掩模。随后，可以在p型器件区域之上形成掩模(例如，光致抗蚀剂)，同时暴露n型器件区域，并且可以在n型器件区域中的暴露的鳍104上形成n型外延结构。然后可以去除掩模。
29.一旦形成源极/漏极外延结构122，就可以执行退火工艺以激活源极/漏极外延结构122中的p型掺杂剂或n型掺杂剂。退火工艺可以是例如快速热退火(rta)、激光退火、毫秒热退火(msa)工艺等。
30.接下来，在图6中，在衬底12上形成层间电介质(ild)层126。在一些实施例中，在形成ild层126之前可选地形成接触蚀刻停止层(cesl)。在一些示例中，cesl包括氮化硅层、氧化硅层、氮氧化硅层、和/或具有与ild层126不同的蚀刻选择性的其他合适的材料。可以通过等离子体增强化学气相沉积(pecvd)工艺和/或其他合适的沉积或氧化工艺来形成cesl。在一些实施例中，ild层126包括诸如以下项之类的材料：原硅酸四乙酯(teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅(例如，硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂的硅玻璃(bsg))、和/或具有与cesl不同的蚀刻选择性的其他合适的电介质材料。可以通过pecvd工艺或其他合适的沉积技术来沉积ild层126。在一些实施例中，在形成ild层126之后，晶圆可以经受高热预算工艺，以对ild层126进行退火。
31.在一些示例中，在形成ild层126之后，可以执行平坦化工艺以去除ild层126的过量材料。例如，平坦化工艺包括化学机械平坦化(cmp)工艺，该化学机械平坦化(cmp)工艺去除ild层126(以及cesl，如果存在的话)的覆盖虚设栅极结构106的部分。在一些实施例中，cmp工艺还去除硬掩模层112、114(如图5所示)并暴露虚设栅极电极110。
32.接下来，如图7所示，去除剩余的虚设栅极结构106，从而在相应的栅极侧壁间隔件116之间形成栅极沟槽gt1。使用选择性蚀刻工艺(例如，选择性干法蚀刻、选择性湿法蚀刻、或其组合)来去除虚设栅极结构106，该选择性蚀刻工艺以比其蚀刻其他材料(例如，栅极侧壁间隔件116和/或ild层126)更快的蚀刻速率来蚀刻虚设栅极结构106中的材料。
33.之后，如图8所示，在栅极沟槽gt1中分别形成替换栅极结构130。栅极结构130可以是finfet的最终栅极。最终栅极结构均可以是高k/金属栅极(hkmg)堆叠，然而其他成分也是可能的。在一些实施例中，每个栅极结构130形成与由鳍104提供的沟道区域的三侧相关联的栅极。换句话说，每个栅极结构130在三侧上围绕鳍104。在各种实施例中，高k/金属栅极结构130包括衬在栅极沟槽gt1上的栅极电介质层132、形成在栅极电介质层132之上的功函数金属层134、以及形成在功函数金属层134之上并填充栅极沟槽gt1的剩余部分的填充金属136。栅极电介质层132包括界面层(例如，氧化硅层)和位于界面层之上的高k栅极电介质层。如本文所使用和描述的，高k栅极电介质包括具有高介电常数(例如，大于热氧化硅的
介电常数(～3.9))的电介质材料。在高k/金属栅极结构130中使用的功函数金属层134和/或填充金属层136可以包括金属、金属合金、或金属硅化物。高k/金属栅极结构130的形成可以包括用于形成各种栅极材料、一个或多个衬里层的多种沉积工艺，以及用于去除过量的栅极材料的一种或多种cmp工艺。
34.在一些实施例中，栅极电介质层132的界面层可以包括诸如氧化硅(sio2)、hfsio或氮氧化硅(sion)之类的电介质材料。可以通过化学氧化、热氧化、原子层沉积(ald)、化学气相沉积(cvd)和/或其他合适的方法来形成界面层。栅极电介质层132的高k电介质层可以包括氧化铪(hfo2)。替代地，栅极电介质层132可以包括其他高k电介质，例如氧化铪硅(hfsio)、氮氧化铪硅(hfsion)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化铪锆(hfzro)、氧化镧(lao)、氧化锆(zro)、氧化钛(tio)、氧化钽(ta2o5)、氧化钇(y2o3)、氧化锶钛(srtio3、sto)、氧化钡钛(batio3、bto)、氧化钡锆(bazro)、氧化铪镧(hflao)、氧化镧硅(lasio)、氧化铝硅(alsio)、氧化铝(al2o3)、氮化硅(si3n4)、氮氧化硅(sion)以及其组合。
35.功函数金属层134可以包括用于为高k/金属栅极结构130提供合适的功函数的功函数金属。对于n型finfet，功函数金属层134可以包括一种或多种n型功函数金属(n-金属)。该n型功函数金属可以示例性地包括但不限于：铝化钛(tial)、氮化钛铝(tialn)、碳氮化钽(tacn)、铪(hf)、锆(zr)、钛(ti)、钽(ta)、铝(al)、金属碳化物(例如，碳化铪(hfc)、碳化锆(zrc)、碳化钛(tic)、碳化铝(alc))、铝化物、和/或其他合适的材料。另一方面，对于p型finfet，功函数金属层134可以包括一种或多种p型功函数金属(p-金属)。p型功函数金属可以示例性地包括但不限于：氮化钛(tin)、氮化钨(wn)、钨(w)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、导电金属氧化物、和/或其他合适的材料。
36.在一些实施例中，填充金属136可以示例性地包括但不限于：钨、铝、铜、镍、钴、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、tac、tasin、tacn、tial、tialn、或其他合适的材料。
37.然后参考图9。执行回蚀工艺以回蚀替换栅极结构130和栅极间隔件116，从而在经回蚀的栅极结构130和经回蚀的栅极间隔件116之上形成凹部r1。在一些实施例中，因为替换栅极结构130的材料具有与栅极间隔件116不同的蚀刻选择性，所以可以首先执行第一选择性蚀刻工艺以回蚀替换栅极结构130，从而降低替换栅极结构130以使其落至低于栅极间隔件116。然后，执行第二选择性蚀刻工艺以降低栅极间隔件116。结果，替换栅极结构130的顶表面可以与栅极间隔件116的顶表面处于不同的水平。例如，在如图9所示的所示实施例中，替换栅极结构130的顶表面低于栅极间隔件116的顶表面。然而，在一些其他实施例中，替换栅极结构130的顶表面可以与栅极间隔件116的顶表面齐平或高于栅极间隔件116的顶表面。
38.然后，通过诸如cvd或ald之类的适当工艺分别在替换栅极结构130的顶部上可选地形成栅极金属帽盖138。在一些实施例中，金属帽盖138使用自下而上的方法形成在替换栅极结构130上。例如，金属帽盖138在诸如功函数金属层134和填充金属136之类的金属表面上选择性地生长，并且因此栅极间隔件116的侧壁基本上没有生长金属帽盖138。在ffw是使用含氯前体形成的一些实施例中，金属帽盖138可以是例如但不限于，基本上无氟的钨(ffw)膜，其氟污染物的量小于5原子％，而氯污染物的量大于3原子％。例如，ffw膜或包含ffw的膜可以使用一种或多种基于非氟的钨前体(例如但不限于五氯化钨(wcl5)、六氯化钨(wcl6))通过ald或cvd形成。在一些实施例中，金属帽盖138的部分可以在栅极电介质层132
之上延伸，使得金属帽盖138也可以覆盖栅极电介质层132的暴露表面。由于金属帽盖138以自下而上的方式形成，因此可以通过例如减少(用于去除由于共形生长而产生的不想要的金属材料的)重复的回蚀工艺来简化其形成。
39.在使用自下而上的方法来形成金属帽盖138的一些实施例中，金属帽盖138与电介质表面(即，栅极间隔件116和/或ild层126中的电介质)相比，在金属表面(即，栅极结构130中的金属)上具有不同的成核延迟(nucleation delay)。金属表面上的成核延迟比电介质表面上的成核延迟短。因此，成核延迟差异允许在金属表面上选择性生长。本公开在各种实施例中利用这样的选择性来允许金属从栅极结构130生长，同时抑制金属从间隔件116和/或ild层126生长。结果，在栅极结构130上的金属帽盖138的沉积速率比在间隔件116和ild层126上的金属帽盖138的沉积速率快。在一些实施例中，所得金属帽盖138的顶表面比经回蚀的栅极间隔件116的顶表面低。然而，在一些其他实施例中，金属帽盖138的顶表面可以与经回蚀的栅极间隔件116的顶表面齐平或高于经回蚀的栅极间隔件116的顶表面。
40.接下来，如图10所示，形成电介质帽盖层140，该电介质帽盖层140沉积在衬底12之上，直到凹部r1被过度填充为止。电介质帽盖层140包括sin、sic、sicn、sion、sicon、其组合等，并且通过诸如cvd、等离子体增强cvd(pecvd)、ald、远程等离子体ald(rpald)、等离子体增强ald(peald)、其组合等之类的合适的沉积技术形成。然后执行cmp工艺以去除位于凹部r1外部的帽盖层，从而将电介质帽盖层140的部分保留在凹部r1中以用作栅极电介质帽盖142。在图11中示出了所得结构。
41.参考图12，形成了延伸穿过ild层126的源极/漏极接触件144。源极/漏极接触件144的形成包括例如但不限于：执行一个或多个蚀刻工艺以形成延伸穿过ild层126(以及cesl，如果存在的话)的接触件开口，以暴露源极/漏极外延结构122；沉积过度填充接触件开口的一种或多种金属材料；并且然后执行cmp工艺，以去除位于接触件开口外部的多余的金属材料。在一些实施例中，一个或多个蚀刻工艺是选择性蚀刻，其以比蚀刻栅极电介质帽盖142和栅极间隔件116更快的蚀刻速率来蚀刻ild层126。结果，使用电介质帽盖142和栅极间隔件116作为蚀刻掩模来执行选择性蚀刻，使得接触件开口(以及因此源极/漏极接触件144)形成为与源极/漏极外延结构122自对准，而无需使用额外的光刻工艺。在那种情况下，源极/漏极接触件144可以被称为自对准接触件(sac)，并且允许形成自对准接触件144的栅极电介质帽盖142可以被称为sac帽盖142。由于自对准接触件的形成，所以sac帽盖142各自具有相反的侧壁，分别与源极/漏极接触件144接触。
42.在图13中，执行离子注入工艺imp1以将一种或多种杂质(例如，掺杂剂离子)掺杂到栅极电介质帽盖142中。例如，可以将离子化的掺杂剂dp(例如，氧、锗、氩、氙、硼和/或能够产生与栅极电介质帽盖142的材料不同的蚀刻选择性的其他合适的物质)注入到栅极电介质帽盖142中，从而在栅极电介质帽盖142中形成掺杂区域1421。在一些实施例中，可以在执行离子注入工艺imp1之前，通过使用合适的光刻工艺来形成经图案化的掩模(例如，经图案化的光致抗蚀剂)以覆盖源极/漏极接触件144的暴露表面，使用经图案化的掩模作为注入掩模来执行注入工艺imp1，并且然后，在离子注入工艺imp1完成之后，(例如，通过灰化)去除经图案化的掩模。在这种情况下，源极/漏极接触件144基本上没有掺杂剂dp。替代地，离子注入工艺imp1也可以将一些离子化的掺杂剂dp注入到源极/漏极接触件144中，并且因此在源极/漏极接触件144中形成掺杂区域。在这种情况下，然后可以在随后的蚀刻工艺中
穿通源极/漏极接触件144中的掺杂区域，以在源极/漏极接触件144之上形成源极/漏极通孔。
43.在一些实施例中，在约1e15离子/cm2至约5e20离子/cm2的剂量、约1kev至约180kev的能量以及约20℃至约450℃的温度下执行离子注入工艺imp1。所得掺杂区域1421的掺杂剂浓度和/或掺杂剂深度取决于离子注入工艺imp1的工艺条件。如果离子注入工艺imp1的工艺条件不在上述选择的范围内，则所得掺杂区域1421中的掺杂剂浓度和/或掺杂剂深度可能不令人满意，从而减慢了后续的lrm蚀刻工艺。
44.在一些实施例中，离子注入工艺imp1将分子氧离子(o
2
)或原子氧离子(o

)注入到栅极电介质帽盖142中，从而在栅极电介质帽盖142中产生氧掺杂区域1421，同时留下栅极电介质帽盖142的下部区域1422基本上未掺杂。结果，氧掺杂区域1421具有比未掺杂区域1422更高的氧浓度(或氧原子百分比)。例如但不限于，氧掺杂区域1421具有在约1e18原子/cm3至约5e23原子/cm3的范围内的氧浓度，并且未掺杂区域1422具有基本上为零的氧浓度。如果氧掺杂区域1421具有过高的氧浓度，则氧掺杂区域1421的蚀刻速率可能太慢而不能在随后的lrm蚀刻工艺中在预期持续时间内被穿通。如果氧掺杂区域1421具有过低的氧浓度，则氧掺杂区域1421的蚀刻速率可能太快而不能减慢随后的lrm蚀刻工艺。
45.在一些实施例中，由于离子注入工艺imp1，所以氧掺杂区域1421具有氧浓度梯度。更详细地，氧掺杂区域1421的氧浓度根据氧掺杂区域1421内部的深度而变化。例如，随着距氧掺杂区域1421的顶表面的距离增加，氧浓度可能降低。在栅极电介质帽盖142是氮化硅的一些实施例中，氧掺杂区域1421中的氧氮原子比也为梯度。例如，随着距氧掺杂区域1421的顶表面的距离增加，氧掺杂区域1421中的氧氮原子比可能降低。
46.在一些实施例中，掺杂区域1421具有从栅极电介质帽盖142的顶表面延伸到栅极电介质帽盖142中的掺杂剂深度d1。在一些实施例中，对于3nm技术节点，掺杂剂深度d1在约1埃至约50埃的范围内。在一些其他实施例中，掺杂剂深度d1与栅极电介质帽盖142的最大厚度t1之比在约3％至约60％的范围内。如果掺杂剂深度d1和/或d1/t1之比过小，则掺杂区域1421可能太薄而不能减慢随后的lrm蚀刻工艺。如果掺杂剂深度d1和/或d1/t1之比过大，则掺杂区域1421可能太厚而不能在预期的持续时间内被穿通。对于其他技术节点，例如20nm节点、16nm节点、10nm节点、7nm节点和/或5nm节点，掺杂剂深度d1可以在约1nm至约20nm的范围内。
47.在一些实施例中，在离子注入工艺imp1完成之后，可以执行退火工艺以修复栅极电介质帽盖142和/或源极/漏极接触件144中的注入损伤。在一些其他实施例中，可以跳过退火工艺，使得掺杂区域1421可以不经历退火。
48.在图14中，一旦在栅极电介质帽盖142中形成了掺杂区域1421，则然后在源极/漏极接触件144和栅极电介质帽盖142之上形成中间接触蚀刻停止层(mcesl)146。可以通过pecvd工艺和/或其他合适的沉积工艺来形成mcesl 146。在一些实施例中，mcesl 146是氮化硅层和/或具有与随后形成的ild层(如图15所示)不同的蚀刻选择性的其他合适的材料。在一些实施例中，栅极电介质帽盖142的未掺杂区域1422和mcesl 146两者都是氮化硅(sin)，并且因此栅极电介质帽盖142中的掺杂区域1421(例如，氧掺杂区域)具有与未掺杂区域1422和mcesl 146两者不同的蚀刻选择性。
49.参考图15，在mcesl 146之上形成另一ild层148。在一些实施例中，ild层148包括
诸如以下项之类的材料：原硅酸四乙酯(teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅(例如，硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂硅玻璃(bsg)等)、和/或具有与mcesl 146(例如，氮化硅)不同的蚀刻选择性的其他合适的电介质材料。在某些实施例中，ild层148由氧化硅(sio
x
)形成。可以通过pecvd工艺或其他合适的沉积技术来沉积ild层148。
50.参考图16，通过使用第一蚀刻工艺(也称为接触件蚀刻工艺)et1，对ild层148进行图案化，以形成延伸穿过ild层148的栅极接触件开口o21和o22。在一些实施例中，接触件蚀刻工艺et1是各向异性蚀刻工艺，例如等离子体蚀刻。以等离子体蚀刻为例，将具有图15中所示结构的半导体衬底12装入到等离子体工具中，并在足以蚀刻穿过ild层148并且使mcesl 146的在栅极接触件开口o21和o22的底部处的暴露部分凹陷的持续时间内，使半导体衬底12暴露于由rf或微波功率在以下项的气体混合物中生成的等离子体环境：含氟气体(例如，c4f8、c5f8、c4f6、chf3或类似物质)、惰性气体(例如，氩气或氦气)、可选的弱氧化剂(例如，o2或co或类似物质)。在包括c4f6、cf4、chf3、o2和氩气的气体混合物中生成的等离子体可以用于通过蚀刻穿过ild层148并且使mcesl 146的在栅极接触件开口o21和o22的底部处的暴露部分凹陷。等离子体蚀刻环境具有约10至约100mtorr的压力，并且等离子体是由约50至约1000瓦之间的rf功率生成的。
51.在一些实施例中，以使得mcesl 146(例如，sin)表现出比ild层148(例如，sio
x
)更慢的蚀刻速率的这样的方式，来选择接触件蚀刻工艺et1的前述蚀刻剂和蚀刻条件。以这种方式，mcesl 146可以用作可检测的蚀刻终点，这继而防止过度蚀刻，并且因此防止穿通或穿透mcesl 146。换句话说，接触件蚀刻工艺et1被调整为以比蚀刻氮化硅更快的蚀刻速率来蚀刻氧化硅。已经观察到，当蚀刻等离子体是在包含氢(h2)气体的气体混合物中生成的时，对氮化硅的蚀刻速率增加。结果，根据本公开的一些实施例，使用无氢的气体混合物来执行接触件蚀刻工艺et1。换句话说，接触件蚀刻工艺et1中的等离子体是在不含氢(h2)气体的气体混合物中生成的。以此方式，氮化硅的蚀刻速率在接触件蚀刻工艺et1中保持较低，这继而允许以比蚀刻氮化硅(即，mcesl和栅极电介质帽盖材料)更快的蚀刻速率来蚀刻氧化硅(即，ild材料)。
52.在一些实施例中，在接触件蚀刻工艺et1之前，执行光刻工艺以限定栅极接触件开口o21和o22的预期的俯视图图案。例如，光刻工艺可以包括：在ild层148(如图15所示)之上旋涂光致抗蚀剂层；执行曝光后烘烤工艺；以及显影光致抗蚀剂层，以形成具有栅极接触件开口o21和o22的俯视图图案的经图案化的掩模。在一些实施例中，对光致抗蚀剂进行图案化以形成经图案化的掩模可以是使用电子束(e-beam)光刻工艺或极紫外(euv)光刻工艺来执行的。
53.在如图16所示的一些实施例中，同时在接触件蚀刻工艺et1中形成第一横向尺寸(例如，第一最大宽度w21)的栅极接触件开口o21和第二横向尺寸(例如，第二最大宽度w22)的栅极接触件开口o22。第二最大宽度w22可以大于第一最大宽度w21。可以根据电路功能和/或设计规则来有意地形成栅极接触件开口o21和o22之间的宽度差。可替代地，由于接触件蚀刻工艺et1的不精确性，所以可能会不经意地形成栅极接触件开口o21和o22之间的宽度差。例如，栅极接触件开口o21和o22中的一个或多个可以由其他特征(例如，形成在ild层148之上的经图案化的掩模)限制，并且当所形成的栅极接触件开口o21和o22相对于原始设
计的位置未对准时，其具有与原始设计不同的尺寸。尽管贯穿说明书的附图示出了集成电路结构100仅包括较窄的栅极接触件开口o21和较宽的栅极接触件开口o21，但这仅是示例。根据不同的应用，集成电路结构100可以容纳任意数量的具有不同尺寸的栅极接触件。
54.已经观察到，栅极接触件开口o21和o22的宽度差影响了接触件蚀刻工艺et1的结果，使得较窄的栅极接触件开口o21比较宽的栅极接触件开口o22浅。更具体地，一旦完成接触件蚀刻工艺et1，较窄的栅极接触件开口o21具有深度d21，并且较宽的栅极接触件开口o22具有比深度d21更大的深度d22。栅极接触件开口o21和o22的深度的这种差异被称为由栅极接触件开口的宽度差异引起的深度加载。
55.图17示出了根据本公开的一些实施例的第二蚀刻工艺(也称为lrm蚀刻工艺)et2的初始阶段的截面图，图18示出了根据本公开的一些实施例的lrm蚀刻工艺et2的下一阶段的截面图，以及图19a示出了根据本公开的一些实施例的lrm蚀刻工艺et2的最后阶段的截面图。控制lrm蚀刻工艺et2的蚀刻持续时间以穿透(或称为穿通)mcesl 146和栅极电介质帽盖142，从而加深或延伸栅极接触件开口o21和o22向下至栅极结构130之上的栅极金属帽盖138。作为lrm蚀刻工艺et2的结果，栅极金属帽盖138在经加深的栅极接触件开口o21和o22的底部处暴露。
56.在一些实施例中，lrm蚀刻工艺et2是使用与接触件蚀刻工艺et1不同的蚀刻剂和/或蚀刻条件的各向异性蚀刻工艺，例如等离子体蚀刻(例如，电感耦合等离子体(icp)、电容耦合等离子体(ccp)等)。以使得掺杂区域1421表现出比mcesl 146和未掺杂区域1422更慢的蚀刻速率的这样的方式来选择lrm蚀刻工艺et2的蚀刻剂和/或蚀刻条件。换句话说，在lrm蚀刻工艺et2中，掺杂区域1421具有比mcesl 146和未掺杂区域1422更高的抗蚀刻性。以此方式，当栅极接触件开口o21和o22到达掺杂区域1421时，掺杂区域1421可以减慢lrm蚀刻工艺et2，这继而将减慢栅极接触件开口o21和o22中的垂直蚀刻速率和深度增加。因此，可以通过掺杂区域1421来减小较窄的栅极接触件开口o21和较宽的栅极接触件开口o22之间的深度差。因此，减小的深度加载可防止在较宽的栅极接触件开口o22中形成虎齿状图案，这继而降低了泄漏电流(例如，从栅极接触件到源极/漏极接触件的泄漏电流)的风险。此外，由于当栅极接触件开口o21和o22到达掺杂区域1421时，掺杂区域1421减慢了栅极接触件开口o21和o22的下部的垂直蚀刻速率，但是没有减慢横向蚀刻速率，因此lrm蚀刻工艺et2可以在对抗蚀刻层145进行蚀刻期间横向扩展栅极接触件开口o21和o22的下部，使得可以增加栅极接触件开口o21和o22的底部宽度，并且栅极接触件开口o21和o22可以比掺杂区域1421被穿通之前变得更垂直，如图17-图18所示。
57.以等离子体蚀刻作为lrm蚀刻工艺et2的示例，将具有图16所示的结构的半导体衬底12装载到等离子体工具中，并在足以蚀刻穿过栅极电介质帽盖142的掺杂区域1421和下面的未掺杂区域1422的持续时间内，使半导体衬底12暴露于由rf或微波功率在以下各项中的一项或多项的气体混合物中生成的等离子体环境：含氟气体(例如，chf3、cf4、c2f2、c4f6、c
xhyfz
(x，y，z＝0-9)或类似物质)、含氢气体(例如，h2)、含氮气体(例如，n2)和惰性气体(例如，氩气或氦气))。等离子体蚀刻环境具有约10至约100mtorr的压力，并且等离子体是由约50至约1000瓦之间的rf功率生成的。
58.由含氢的气体混合物生成的等离子体可以以比蚀刻掺杂的氮化硅(例如，氧掺杂的氮化硅)更快的蚀刻速率来蚀刻氮化硅，并且因此使用含氢的气体混合物的lrm蚀刻工艺
et2以比蚀刻mcesl 146更慢的蚀刻速率来蚀刻掺杂区域1421。以此方式，掺杂区域1421可以减慢lrm蚀刻工艺et2。在一些实施例中，lrm蚀刻工艺et2使用chf3气体与h2气体的气体混合物，其中chf3气体与h2气体的流量比为约1：1至约1：100。在一些实施例中，lrm蚀刻工艺et2使用cf4气体与h2气体的气体混合物，其中cf4气体与h2气体的流量比为约1：1至约1：100。在一些实施例中，lrm蚀刻工艺et2使用ch2f2气体与h2气体的气体混合物，其中ch2f2气体与h2气体的流量比为约1：1至约1：100。过高的h2气体流量可能会使得在蚀刻穿过栅极电介质帽盖142的未掺杂区域1422时蚀刻速度过快，这继而可能使得在较宽的栅极接触件开口o22中产生不可忽略的虎齿状凹部。过低的h2气体流量可能使得掺杂区域1421和mcesl 146之间的蚀刻选择性不足。在一些实施例中，掺杂区域1421的蚀刻速率与mcesl 146和/或未掺杂区域1422的蚀刻速率之比在约2至约10之间的范围内。
59.如图17所示，在lrm蚀刻工艺et2的初始阶段，等离子体蚀刻剂以第一垂直蚀刻速率a1来蚀刻mcesl 146。在lrm蚀刻工艺et2的下一阶段，一旦栅极接触件开口o21和o22穿通mcesl 146，栅极电介质帽盖142的掺杂区域1421被暴露，并且然后等离子体蚀刻剂以比第一垂直蚀刻速率a1慢的第二垂直蚀刻速率a2来蚀刻掺杂区域1421，如图18所示。结果，可以通过掺杂区域1421来减小较窄的栅极接触件开口o21和较宽的栅极接触件开口o22之间的深度差。此外，lrm蚀刻工艺et2可以在蚀刻掺杂区域1421期间横向扩展栅极接触件开口o21和o22的下部，使得栅极接触件开口o21和o22具有增加的底部宽度和更垂直的侧壁轮廓，如图18所示。作为如图19a所示的lrm蚀刻工艺et2的结果，栅极接触件开口o21和o22具有基本垂直的侧壁并且没有虎齿状凹部。
60.在一些实施例中，栅极接触件开口o21和o22的侧壁线性地且垂直地延伸穿过ild层148的整个厚度、mcesl 146的整个厚度以及电介质帽盖142的整个厚度，而没有斜率变化。在如图19b所示的一些其他实施例中，因为lrm蚀刻工艺et2可以以比蚀刻栅极电介质帽盖142的掺杂区域1421更快的垂直蚀刻速率来蚀刻未掺杂区域1422，特别是当栅极电介质帽盖142是由与mcesl 146(例如，氮化硅)相同的材料形成时，所以栅极接触件开口o21和o22的下部的侧壁可能会逐渐变细。在这种情况下，栅极接触件开口o21和o22的侧壁在栅极接触件开口o21和o22的上部内可以比在栅极接触件开口o21和o22的下部内更垂直(或更陡峭)，并且栅极接触件开口o21和o22的侧壁的斜率变化可以位于掺杂区域1421和未掺杂区域1422之间的界面处。
61.在如图19a所示的一些实施例中，较宽的栅极接触件开口o22可以延伸到相邻的栅极间隔件116中，从而在栅极间隔件116中产生带凹口的拐角(notched corner)c22。由于接触件蚀刻工艺et1和/或lrm蚀刻工艺et2的不精确性，所以可能无意地形成该带凹口的拐角c22。然而，即使在这种情况下，栅极间隔件116也将不会被无意地过度蚀刻以形成虎齿状凹部，这是因为如先前所讨论的那样，在穿通掺杂区域1421期间，较宽的栅极接触件开口o22中的深度增加变慢了。考虑到较宽的栅极接触件开口o22没有虎齿状凹部或可忽略不计，可以降低泄漏电流(例如，源极/漏极接触件和随后在栅极接触件开口o22中形成的栅极接触件之间的泄漏电流)的风险。在栅极间隔件116是双层结构的一些实施例中，带凹口的栅极间隔件116具有阶梯状的顶表面结构，其中阶梯状的顶表面结构的下阶梯是通过lrm蚀刻工艺et2凹陷的第一间隔件层118的顶表面，并且阶梯状的顶表面结构的上阶梯是未通过lrm蚀刻工艺et2凹陷的第二间隔件层120的顶表面。
62.在一些实施例中，以上讨论的接触件蚀刻工艺et1和lrm蚀刻工艺et2是原位执行的(例如，使用相同的等离子体蚀刻工具而没有真空破坏)。在一些实施例中，接触件蚀刻工艺et1和lrm蚀刻工艺et2组合为原位蚀刻，包括四个阶段：1)蚀刻穿过ild层148(例如，氧化硅)，2)蚀刻穿过mcesl 146(例如，氮化硅)，3)蚀刻穿过sac帽盖142的掺杂区域1421(例如，氧掺杂区域)，以及4)蚀刻穿过sac帽盖142的未掺杂区域1422(例如，氮化硅)。在一些实施例中，以上讨论的接触件蚀刻工艺et1和lrm蚀刻工艺et2是非原位执行的。接触件蚀刻工艺et1包括两个阶段：1)蚀刻穿过ild层148(例如，氧化硅)，以及2)蚀刻穿过mcesl 146(例如，氮化硅)。lrm蚀刻工艺et2包括两个阶段：1)蚀刻穿过sac帽盖142的掺杂区域1421(例如，氧掺杂区域)，以及2)蚀刻穿过sac帽盖142的未掺杂区域1422(例如，氮化硅)。根据本公开的各种实施例，这些阶段的气体比率和/或功率可以相同或不同。在一些实施例中，因为sac帽盖142的掺杂区域1421的厚度不大于约50埃，所以可以自然地将其穿通而不用担心蚀刻停止(即，不用担心蚀刻工艺可能被掺杂区域1421停止)。
63.参考图20a，然后在栅极接触件开口o21和o22中形成栅极接触件151和152，以通过栅极金属帽盖138电连接到hkmg结构130。例如但不限于，使用以下方式来形成栅极接触件151和152：沉积一种或多种过度填充栅极接触件开口o21和o22的金属材料，随后进行cmp工艺以去除位于栅极接触件开口o21和o22外部的(一种或多种)过量金属材料。作为cmp工艺的结果，栅极接触件151和152具有与ild层148基本共面的顶表面。栅极接触件151和152可以包括诸如铜、铝、钨、其组合等之类的金属材料，并且可以使用pvd、cvd、ald等形成。在一些实施例中，栅极接触件151和152可以进一步包括一个或多个阻挡/粘附层(未示出)以保护ild层148、mcesl 146和/或栅极电介质帽盖142免受金属扩散(例如，铜扩散)的影响。一个或多个阻挡/粘附层可以包括钛、氮化钛、钽、氮化钽等，并且可以使用pvd、cvd、ald等形成。
64.在一些实施例中，栅极接触件151和152继承了具有垂直侧壁轮廓并且没有虎齿状轮廓的栅极接触件开口o21和o22的几何形状，并且因此，栅极接触件151和152也具有垂直侧壁轮廓并且没有虎齿状轮廓。更具体地，栅极接触件151和152的侧壁线性地且垂直地延伸穿过ild层148的整个厚度、mcesl 146的整个厚度、以及电介质帽盖142的掺杂区域1421的整个厚度以及电介质帽盖142的未掺杂区域1422整个厚度，而没有斜率变化。在如图20b所示的一些其他实施例中，因为lrm蚀刻工艺et2可以以比蚀刻栅极电介质帽盖142的掺杂区域1421更快的垂直蚀刻速率来蚀刻未掺杂区域1422，特别是当栅极电介质帽盖142是由与mcesl 146(例如，氮化硅)相同的材料形成时，所以栅极接触件151和152的下部的侧壁可能会逐渐变细。在这种情况下，栅极接触件151和152的侧壁在栅极接触件151和152的上部内可以比在栅极接触件151和152的下部内更垂直(或更陡峭)，并且栅极接触件151和152的侧壁的斜率变化可以位于掺杂区域1421和未掺杂区域1422之间的界面处。
65.图21-图39b示出了根据本公开的一些实施例的集成电路结构200的形成中的中间阶段的透视图和截面图。根据一些示例性实施例，所形成的晶体管可以包括p型晶体管(例如，p型gaa fet)和n型晶体管(例如，n型faa fet)。贯穿各种视图和说明性实施例，相同的附图标记用于表示相同的元件。应当理解，可以在图21-图39b中示出的过程之前、期间和之后提供附加操作，并且针对方法的其他实施例，可以替换或消除下面描述的一些操作。这些操作/工艺的顺序可以是可互换的。
66.图21、图22、图23、图24a、图25a、图26a和图27a是在制造期间处于中间阶段的集成电路结构200的一些实施例的透视图。图24b、图25b、图26b、图27b、图28-图30、图31a和图32-图39b是沿着第一切口(例如，图24a中的切口x-x)在制造期间处于中间阶段的集成电路结构200的一些实施例的截面图，该第一切口沿着沟道的长度方向并垂直于衬底的顶表面。图31b是沿着第二切口(例如，图24a中的切口y-y)在制造期间处于中间阶段的集成电路结构200的一些实施例的截面图，该第二切口在栅极区域中并且垂直于沟道的长度方向。
67.参考图21，在衬底210之上形成外延堆叠220。在一些实施例中，衬底210可以包括硅(si)。替代地，衬底210可以包括锗(ge)、硅锗(sige)、iii-v族材料(例如，gaas、gap、gaasp、alinas、algaas、gainas、inas、gainp、inp、insb和/或gainasp；或其组合)或其他合适的半导体材料。在一些实施例中，衬底210可以包括绝缘体上半导体(soi)结构，例如掩埋电介质层。此外替代地，衬底210可以包括掩埋电介质层，例如通过称为氧注入分离(simox)技术、晶圆键合(bonding)、seg的方法或其他合适的方法形成的掩埋氧化物(box)层。
68.外延堆叠220包括第一成分的外延层222，该第一成分的外延层222插入有第二成分的外延层224。第一成分和第二成分可以不同。在一些实施例中，外延层222是sige，并且外延层224是硅(si)。然而，其他实施例也是可能的，包括提供具有不同氧化速率和/或蚀刻选择性的第一成分和第二成分的那些实施例。在一些实施例中，外延层222包括sige，并且在外延层224包括si的情况下，外延层224的si氧化速率小于外延层222的sige氧化速率。
69.外延层224或其部分可以形成多栅极晶体管的(一个或多个)纳米片沟道。术语纳米片在本文中用于表示具有纳米级或甚至微米级尺寸并且具有细长形状的任何材料部分，而与该部分的横截面形状无关。因此，该术语既指圆形和基本上圆形的横截面细长材料部分，也指包括例如圆柱形或基本上矩形的横截面的束形或条形材料部分。下面进一步讨论使用外延层224来定义器件的一个或多个沟道。
70.请注意，如图21所示，三层外延层222和三层外延层224交替布置，这仅出于说明的目的，并不旨在限制权利要求中具体记载的内容。可以理解，可以在外延堆叠220中形成任意数量的外延层；层的数量取决于晶体管所需的沟道区域的数量。在一些实施例中，外延层224的数量在2和10之间。
71.如以下更详细地描述的，外延层224可以用作随后形成的多栅极器件的(一个或多个)沟道区域，并且基于器件性能考虑来选择厚度。可以最终去除外延层222，并且该外延层222用于限定随后形成的多栅极器件的(一个或多个)相邻沟道区域之间的垂直距离，并且基于器件性能考虑来选择厚度。因此，外延层222也可以被称为牺牲层，并且外延层224也可以被称为沟道层。
72.例如，可以通过分子束外延(mbe)工艺、金属有机化学气相沉积(mocvd)工艺和/或其他合适的外延生长工艺来执行堆叠220的各层的外延生长。在一些实施例中，外延生长的层(例如，外延层224)包括与衬底210相同的材料。在一些实施例中，外延生长的层222和224包括与衬底210不同的材料。如上所述，在至少一些示例中，外延层222包括外延生长的硅锗(sige)层，并且外延层224包括外延生长的硅(si)层。替代地，在一些实施例中，外延层222和224中的任一个可以包括其他材料，例如锗；化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，例如sige、gaasp、alinas、algaas、ingaas、gainp和/或gainasp，或其组合。如所讨论的，可以基于提供不同的氧化和/或蚀刻选择性特性来
选择外延层222和224的材料。在一些实施例中，外延层222和224基本上是不含掺杂剂的(即，具有在约0cm-3
至约1
×
10
18
cm-3
之间的外部掺杂剂浓度)，其中例如在外延生长工艺期间不执行有意掺杂。
73.参考图22，形成从衬底210延伸的多个半导体鳍230。在各种实施例中，每个鳍230包括由衬底210形成的衬底部分212以及外延堆叠(包括外延层222和224)的每个外延层的部分。可以使用包括双图案化或多图案化工艺的合适的工艺来制造鳍230。通常，双图案化或多图案化工艺将光刻和自对准工艺相结合，允许创建具有例如间距小于使用单个直接光刻工艺可获得的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。间隔件是使用自对准工艺沿着经图案化的牺牲层形成的。然后去除牺牲层，并且然后可以通过蚀刻初始外延堆叠220，使用剩余的间隔件或心轴来对鳍230进行图案化。蚀刻工艺可以包括干法蚀刻、湿法蚀刻、反应离子蚀刻(rie)、和/或其他合适的工艺。
74.在如图21和图22所示的所示实施例中，在对鳍230进行图案化之前，在外延堆叠220之上形成硬掩模(hm)层910。在一些实施例中，hm层包括氧化物层912(例如，可以包括sio2的衬垫氧化物层)和形成在氧化物层之上的氮化物层914(例如，可以包括si3n4的衬垫氮化物层)。氧化物层912可以充当外延堆叠220和氮化物层914之间的粘附层，并且可以充当用于蚀刻氮化物层914的蚀刻停止层。在一些示例中，hm氧化物层912包括热生长的氧化物、化学气相沉积(cvd)沉积的氧化物和/或原子层沉积(ald)沉积的氧化物。在一些实施例中，通过cvd和/或其他合适的技术将hm氮化物层914沉积在hm氧化物层912上。
75.随后可以使用包括光刻和蚀刻工艺的合适的工艺来制造鳍230。光刻工艺可以包括在hm层910之上形成光致抗蚀剂层(未示出)，将光致抗蚀剂暴露于图案，执行曝光后烘烤工艺以及显影该抗蚀剂以形成包括抗蚀剂的经图案化的掩模。在一些实施例中，可以使用电子束(e-beam)光刻工艺或在极紫外(euv)区域中使用euv光刻工艺(其使用具有例如约1-200nm的波长的光)来执行对抗蚀剂的图案化以形成经图案化的掩模元件。然后，经图案化的掩模可以用于保护衬底210的区域以及形成在其上的层，同时蚀刻工艺在未保护区域中形成穿过hm层910、穿过外延堆叠220并进入衬底210中的沟槽202，从而留下多个延伸鳍230。可以使用干法蚀刻(例如，反应离子蚀刻)、湿法蚀刻和/或其组合来蚀刻沟槽202。还可以使用在衬底上形成鳍的方法的许多其他实施例，包括例如限定鳍区域(例如，通过掩模或隔离区域)并且以鳍230的形式来外延生长外延堆叠220。
76.接下来，如图23所示，sti区域240被形成为插在鳍230之间。关于sti区域240的材料和工艺细节与先前讨论的sti区域14的材料和工艺细节相似，并且因此为了简洁起见不再重复。
77.参考图24a和图24b。虚拟栅极结构250形成在衬底210之上并且至少部分地设置在鳍230之上。鳍230的位于虚设栅极结构250下方的部分可以被称为沟道区域。虚设栅极结构250还可以限定鳍230的源极/漏极(s/d)区域，例如鳍230的与沟道区域相邻并在沟道区域的相对侧上的区域。
78.虚拟栅极形成步骤首先在鳍230之上形成虚拟栅极电介质层252。随后，在虚设栅极电介质层252之上形成虚设栅极电极层254和可以包括多层256和258(例如，氧化物层256和氮化物层258)的硬掩模。然后，对硬掩模进行图案化，然后通过使用经图案化的硬掩模作
为蚀刻掩模来对虚设栅极电极层252进行图案化。在一些实施例中，在图案化虚设栅极电极层254之后，从鳍230的s/d区域去除虚设栅极电介质层252。蚀刻工艺可以包括湿法蚀刻、干法蚀刻和/或其组合。选择蚀刻工艺以选择性地蚀刻虚设栅极电介质层252，而基本上不蚀刻鳍230、虚设栅极电极层254、氧化物掩模层256和氮化物掩模层258。虚设栅极电介质层和虚设栅极电极层的材料与先前讨论的虚设栅极电介质层108和虚设栅极电极层110的材料相似，并且因此为了简洁起见不再重复。
79.在完成虚设栅极结构250的形成之后，在虚设栅极结构250的侧壁上形成栅极间隔件260。例如，在衬底210上沉积间隔件材料层。间隔件材料层可以是随后被回蚀以形成栅极侧壁间隔件的共形层。在所示的实施例中，间隔件材料层260共形地设置在虚设栅极结构250的顶部和侧壁上。间隔件材料层260可以包括电介质材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、siocn膜和/或其组合。在一些实施例中，间隔件材料层260包括多个层，例如第一间隔件层262和形成在第一间隔件层262之上的第二间隔件层264(如图24b所示)。例如，可以通过使用适当的沉积工艺在栅极结构250之上沉积电介质材料来形成间隔件材料层260。然后对所沉积的间隔件材料层260执行各向异性蚀刻工艺，以暴露鳍230的未被虚设栅极结构250覆盖的部分(例如，在鳍230的源极/漏极区域中)。可以通过该各向异性蚀刻工艺来完全地去除间隔件材料层的位于虚设栅极结构250正上方的部分。间隔件材料层的位于虚设栅极结构250的侧壁上的部分可以保留，从而形成栅极侧壁间隔件，为简单起见，其被表示为栅极间隔件260。应当注意，尽管在图24b的截面图中栅极间隔件260是多层结构，但是为了简单起见，在图24a的透视图中将它们示为单层结构。
80.接下来，如图25a和图25b所示，通过使用例如各向异性蚀刻工艺(其使用虚设栅极结构250和栅极间隔件260作为蚀刻掩模)来蚀刻半导体鳍230的横向延伸超过栅极间隔件260的暴露部分(例如，在鳍230的源极/漏极区域中)，从而在半导体鳍230中以及相应虚设栅极结构250之间形成凹部r6。在各向异性蚀刻之后，由于各向异性蚀刻，牺牲层222和沟道层224的端面(end surface)与栅极间隔件260的相应最外侧壁对准。在一些实施例中，可以通过利用等离子体源和反应气体的干法化学蚀刻来执行各向异性蚀刻。等离子体源可以是感应耦合的等离子体(icr)源、变压器耦合的等离子体(tcp)源、电子回旋共振(ecr)源等，并且反应气体可以是例如基于氟的气体(例如，sf6、ch2f2、ch3f、chf3等)、基于氯的气体(例如，cl2)、溴化氢气体(hbr)、氧气(o2)等或其组合。
81.接下来，在图26a和图26b中，通过使用适当的蚀刻技术使牺牲层222横向或水平地凹陷，从而各自在相应沟道层224之间垂直地形成横向凹部r7。该步骤可以通过使用选择性蚀刻工艺来执行。例如但不限于，牺牲层222是sige，并且沟道层224是硅，以允许选择性蚀刻牺牲层222。在一些实施例中，选择性湿法蚀刻包括以比其蚀刻si更快的蚀刻速率来蚀刻sige的apm蚀刻(例如，氢氧化氨-过氧化氢-水的混合物)。在一些实施例中，选择性蚀刻包括sige氧化，然后去除sigeo
x
。例如，可以通过o3清洁来提供氧化，并且然后通过诸如nh4oh之类的蚀刻剂来去除sigeo
x
，该蚀刻剂以比其蚀刻si更快的蚀刻速率来选择性地蚀刻sigeo
x
。此外，因为si的氧化速率比sige的氧化速率低得多(有时低30倍)，所以通过横向凹陷牺牲层222的工艺，沟道层224没有被显著地蚀刻。结果，沟道层224横向延伸超过牺牲层222的相对的端面。
82.在图27a和图27b中，形成内部间隔件材料层270以填充由上面参考图26a和图26b
所讨论的牺牲层222的横向蚀刻而留下的凹部r7。内部间隔件材料层270可以是低k电介质材料，例如sio2、sin、sicn或siocn，并且可以通过诸如ald之类的适当的沉积方法形成。在内部间隔件材料层270的沉积之后，可以执行各向异性蚀刻工艺以修整所沉积的内部间隔件材料270，使得仅所沉积的内部间隔件材料270的填充由牺牲层222的横向蚀刻所留下的凹部r7的部分被保留。在修整工艺之后，为了简化起见，将所沉积的内部间隔件材料的剩余部分表示为内部间隔件270。内部间隔件270用于将金属栅极与在后续处理中形成的源极/漏极外延结构隔离。在图27a和图27b的示例中，内部间隔件270的最外侧壁与沟道层224的侧壁基本对准。
83.在图28中，在半导体鳍230的源极/漏极区域s/d之上形成源极/漏极外延结构280。源极/漏极外延结构280可以通过执行在鳍230上提供外延材料的外延生长工艺来形成。在外延生长工艺期间，栅极侧壁间隔件260和内部间隔件270将源极/漏极外延结构280限制到源极/漏极区域s/d。关于gaa fet的源极/漏极外延结构280的材料和工艺细节与先前讨论的finfet的源极/漏极外延结构122的材料和工艺细节相似，并且因此，为了简洁起见，不再重复。
84.在图29中，在衬底210上形成层间电介质(ild)层310。在一些实施例中，可选地在形成ild层310之前形成cesl。在一些示例中，在沉积ild层310之后，可以执行平坦化工艺以去除ild层310的过量材料。例如，平坦化工艺包括化学机械平坦化(cmp)工艺，该cmp工艺去除ild层310(和cesl层，如果存在的话)的覆盖虚设栅极结构250的部分并且平坦化集成电路结构200的顶表面。在一些实施例中，cmp工艺还去除硬掩模层256、258(如图28所示)并暴露虚设栅极电极层254。
85.之后，首先去除虚设栅极结构250，并且然后去除牺牲层222。在图30中示出了所得的结构。在一些实施例中，通过使用选择性蚀刻工艺(例如，选择性干法蚀刻、选择性湿法蚀刻或其组合)来去除虚设栅极结构250，该选择性蚀刻工艺以比其蚀刻其他材料(例如，栅极侧壁间隔件260和/或ild层310)更快的蚀刻速率来蚀刻虚设栅极结构250中的材料，从而在相应栅极侧壁间隔件260之间形成栅极沟槽gt2，而牺牲层222暴露在栅极沟槽gt2中。随后，通过使用另一种选择性蚀刻工艺来去除栅极沟槽gt2中的牺牲层222，该另一种选择性蚀刻工艺以比其蚀刻沟道层224更快的蚀刻速率来蚀刻牺牲层222，从而在相邻沟道层224之间形成开口o6。以此方式，沟道层224成为悬浮在衬底210之上并且在源极/漏极外延结构280之间的纳米片。该步骤也称为沟道释放工艺。在该中间处理步骤处，纳米片224之间的开口o6可以充满周围环境条件(例如，空气、氮气等)。在一些实施例中，根据纳米片224的几何形状，纳米片224可以可互换地称为纳米线、纳米平板和纳米环。例如，在一些其他实施例中，由于用于完全去除牺牲层222的选择性蚀刻工艺，所以可以将沟道层224修整为具有基本圆形的形状(即，圆柱形)。在那种情况下，所得沟道层224可以称为纳米线。
86.在一些实施例中，通过使用选择性湿法蚀刻工艺来去除牺牲层222。在一些实施例中，牺牲层222是sige，并且沟道层224是硅，以允许选择性地去除牺牲层222。在一些实施例中，选择性湿法蚀刻包括apm蚀刻(例如，氢氧化氨-过氧化氢-水的混合物)。在一些实施例中，选择性去除包括sige氧化，然后去除sigeo
x
。例如，可以通过o3清洁来提供氧化，并且然后通过诸如nh4oh之类的蚀刻剂来去除sigeo
x
，该蚀刻剂以比其蚀刻si更快的蚀刻速率来选择性地蚀刻sigeo
x
。此外，因为si的氧化速率比sige的氧化速率低得多(有时低30倍)，所以
通过沟道释放工艺，沟道层224没有被显著地蚀刻。可以注意到，沟道释放步骤和横向凹陷牺牲层的先前步骤(如图26a和图26b所示的步骤)两者都使用(以比蚀刻si更快的蚀刻速率来蚀刻sige的)选择性蚀刻工艺，并且因此在一些实施例中，这两个步骤可以使用相同的蚀刻剂化学物质。在这种情况下，沟道释放步骤的蚀刻时间/持续时间比横向凹陷牺牲层的先前步骤的蚀刻时间/持续时间长，以便完全去除牺牲sige层。
87.在图31a和图31b中，替换栅极结构320分别形成在栅极沟槽gt2中，以包围悬浮在栅极沟槽gt2中的每个纳米片224。栅极结构320可以是gaa fet的最终栅极。最终栅极结构可以是高k/金属栅极堆叠，但是其他成分也是可能的。在一些实施例中，每个栅极结构320形成与由多个纳米片224提供的多沟道相关联的栅极。例如，高k/金属栅极结构320形成在由纳米片224的释放提供的开口o6(如图30所示)内。在各种实施例中，高k/金属栅极结构320包括在纳米片224周围形成的栅极电介质层322、在栅极电介质层322周围形成的功函数金属层324以及在功函数金属层324周围形成的并填充剩余的栅极沟槽gt2的填充金属326。栅极电介质层332包括界面层(例如，氧化硅层)和位于界面层之上的高k栅极电介质层。如本文所使用和描述的，高k栅极电介质包括具有高介电常数(例如，大于热氧化硅的介电常数(约3.9))的电介质材料。在高k/金属栅极结构320中使用的功函数金属层324和/或填充金属326可以包括金属、金属合金、或金属硅化物。高k/金属栅极结构320的形成可以包括用于形成各种栅极材料、一个或多个衬里层的沉积工艺，以及用于去除过量的栅极材料的一种或多种cmp工艺。如沿着高k/金属栅极结构320的纵轴截取的图31b的截面图所示，高k/金属栅极结构320围绕每个纳米片224，并且因此称为gaa fet的栅极。关于gaa fet的栅极结构320的材料和工艺细节与finfet的栅极结构130相似，并且因此，为了简洁起见，不再重复。
88.在图32中，执行回蚀工艺以回蚀替换栅极结构320和栅极间隔件260，从而在经回蚀的栅极结构320和经回蚀的栅极间隔件260之上形成凹部。在一些实施例中，因为替换栅极结构320的材料具有与栅极间隔件260不同的蚀刻选择性，所以替换栅极结构320的顶表面可以与栅极间隔件260的顶表面处于不同的水平。例如，在如图32所示的所示实施例中，替换栅极结构320的顶表面低于栅极间隔件260的顶表面。然而，在一些其他实施例中，替换栅极结构320的顶表面可以与栅极间隔件260的顶表面齐平或高于栅极间隔件260的顶表面。
89.然后，通过诸如cvd或ald之类的适当工艺分别在经回蚀的替换栅极结构320的顶部上可选地形成栅极金属帽盖330。例如但不限于，金属帽盖330可以是基本上无氟的钨(ffw)膜，其氟污染物的量小于5原子％，并且氯污染物的量大于3原子％。先前关于栅极金属帽盖138讨论了关于ffw形成的工艺细节，并且因此为了简洁起见，不再重复。
90.在图33中，栅极电介质帽盖340形成在栅极金属帽盖330和栅极间隔件260之上。因为栅极金属帽盖330的顶表面低于栅极间隔件260的顶表面，所以每个栅极电介质帽盖340都具有阶梯状的底表面，其中下阶梯与栅极金属帽盖330的顶表面接触，而上阶梯与栅极间隔件260的顶表面接触。关于电介质帽盖的材料和工艺细节与先前讨论的栅极电介质帽盖142的材料和工艺细节相似，并且因此为了简洁起见，不再重复。
91.在图34中，形成延伸穿过ild层310的源极/漏极接触件350。源极/漏极接触件350的形成包括例如但不限于：执行一个或多个蚀刻工艺以形成延伸穿过ild层310的接触件开
口，以暴露源极/漏极外延结构280；沉积过度填充接触件开口的一种或多种金属材料；并且然后执行cmp工艺，以去除位于接触件开口外部的多余的金属材料。在一些实施例中，一个或多个蚀刻工艺是选择性蚀刻，其以比蚀刻栅极电介质帽盖340和栅极间隔件260更快的蚀刻速率来蚀刻ild层310。结果，使用栅极电介质帽盖340和栅极间隔件260作为蚀刻掩模来执行选择性蚀刻，使得接触件开口以及因此源极/漏极接触件350形成为与源极/漏极外延结构280自对准，而无需使用额外的光刻工艺。在那种情况下，源极/漏极接触件350可以被称为自对准接触件(sac)，并且允许形成自对准接触件350的栅极电介质帽盖340可以被称为sac帽盖340。
92.在图35中，执行离子注入工艺imp2以将一种或多种杂质(例如，掺杂剂离子)掺杂到栅极电介质帽盖340中。例如，可以将离子化的掺杂剂dp(例如，氧、锗、氩、氙、硼和/或能够产生与栅极电介质帽盖340的材料不同的蚀刻选择性的其他合适的物质)注入到栅极电介质帽盖340中，从而在栅极电介质帽盖340中形成掺杂区域3401。在一些实施例中，可以在执行离子注入工艺imp2之前，通过使用合适的光刻工艺来形成经图案化的掩模(例如，经图案化的光致抗蚀剂)以覆盖源极/漏极接触件350的暴露表面，在经图案化的掩模就位的情况下执行离子注入工艺imp2，并且然后在离子注入工艺imp2完成之后(例如，通过灰化)去除经图案化的掩模。在这种情况下，源极/漏极接触件350基本上没有掺杂剂dp。替代地，离子注入工艺imp2也可以将一些离子化的掺杂剂dp注入到源极/漏极接触件350中，并且因此在源极/漏极接触件350中形成掺杂区域。在这种情况下，然后可以在随后的蚀刻工艺中穿通源极/漏极接触件350中的掺杂区域，以在源极/漏极接触件350之上形成源极/漏极通孔。关于离子注入工艺imp2的工艺细节与先前讨论的离子注入工艺imp1的工艺细节相似，并且因此为了简洁起见，不再重复。
93.在一些实施例中，离子注入工艺将分子氧离子(o
2
)或原子氧离子(o

)注入到栅极电介质帽盖340中，并且因此栅极电介质帽盖340的氧掺杂区域3401具有比未掺杂区域3402高的氧浓度。例如但不限于，氧掺杂区域3401的氧浓度范围为约1e18原子/cm3至约5e23原子/cm3，并且未掺杂区域3402的氧浓度基本为零。如果氧掺杂区域3401具有过高的氧浓度，则氧掺杂区域3401的蚀刻速率可能太慢而无法在随后的lrm蚀刻工艺中在预期持续时间内被穿通。如果氧掺杂区域3401具有过低的氧浓度，则氧掺杂区域3401的蚀刻速率可能太快而不能减慢随后的lrm蚀刻工艺。
94.在一些实施例中，由于离子注入工艺imp2，所以氧掺杂区域3401具有氧浓度梯度。更详细地，氧掺杂区域3401的氧浓度根据氧掺杂区域3401内部的深度而变化。例如，随着距氧掺杂区域3401的顶表面的距离增加，氧浓度可能降低。在栅极电介质帽盖340是氮化硅的一些实施例中，氧掺杂区域3401中的氧氮原子比也为梯度。例如，随着距氧掺杂区域3401的顶表面的距离增加，氧掺杂区域3401中的氧氮原子比可能降低。
95.在一些实施例中，掺杂区域3401具有从栅极电介质帽盖340的顶表面延伸到栅极电介质帽盖340中的掺杂剂深度d3。在一些实施例中，对于3nm技术节点，掺杂剂深度d3在约1埃至约50埃的范围内。在一些其他实施例中，掺杂剂深度d3与栅极电介质帽盖340的最大厚度t3的比率在约3％至约60％的范围内。如果掺杂剂深度d3和/或d3/t3比率过小，则掺杂区域3401可能太薄而不能减慢随后的lrm蚀刻工艺。如果掺杂剂深度d3和/或d3/t3比率过大，则掺杂区域3401可能太厚而不能在预期的持续时间内被穿通。对于其他技术节点，例如
20nm节点、16nm节点、10nm节点、7nm节点和/或5nm节点，掺杂剂深度d3可以在约1nm至约20nm的范围内。
96.在一些实施例中，在离子注入工艺imp2完成之后，可以执行退火工艺以修复栅极电介质帽盖340和/或源极/漏极接触件350中的注入损伤。在一些其他实施例中，可以跳过退火工艺，使得掺杂区域3401可以不经历退火。
97.在图36中，在已经在栅极电介质帽盖340中形成了掺杂区域3401之后，然后在源极/漏极接触件350和掺杂区域3401之上沉积mcesl 360。随后，在mcesl 360之上沉积另一ild层370。在一些实施例中，栅极电介质帽盖340的未掺杂区域3402和mcesl 360两者都是氮化硅，并且ild层370是氧化硅(sio
x
)，并且因此ild层370和栅极电介质帽盖340中的掺杂区域3401(例如，氧掺杂区域)具有与未掺杂区域3402和mcesl360不同的蚀刻选择性。
98.在图37中，通过使用第一蚀刻工艺(也称为接触件蚀刻工艺)et3，对ild层370进行图案化以形成延伸穿过ild层370的栅极接触件开口o41和o42。在一些实施例中，接触件蚀刻工艺et3是各向异性蚀刻工艺，例如等离子体蚀刻。关于接触件蚀刻工艺et3的工艺细节与先前讨论的接触件蚀刻工艺et1的工艺细节相似，并且因此为了简洁起见，不再重复。
99.在如图37所示的一些实施例中，在接触件蚀刻工艺et3中同时形成第一横向尺寸(例如，第一最大宽度w41)的栅极接触件开口o41和第二横向尺寸(例如，第二最大宽度w42)的栅极接触件开口o42。第二最大宽度w42可以大于第一最大宽度w41。可以根据电路功能和/或设计规则来有意地形成栅极接触件开口o41和o42之间的宽度差。可替代地，如先前关于栅极接触件开口o21和o22所讨论的，由于接触件蚀刻工艺et3的不精确性，所以可能不经意地形成了栅极接触件开口o41和o42之间的宽度差。栅极接触件开口o41和o42的宽度差使得较宽的栅极接触件开口o42比较窄的栅极接触件开口o41更深。
100.在图38a中，执行lrm蚀刻工艺et4以穿透mcesl 360和栅极电介质帽盖340，因此加深了栅极接触件开口o41和o42，使其向下延伸至栅极结构320之上的栅极金属帽盖330。作为lrm蚀刻工艺et4的结果，栅极金属帽盖340在经加深的栅极接触件开口o41和o42的底部处暴露。以使得掺杂区域3401表现出比mcesl 360和未掺杂区域3402更慢的蚀刻速率的这样的方式来选择lrm蚀刻工艺et4的蚀刻剂和/或蚀刻条件。关于lrm蚀刻工艺et4的工艺细节先前已经关于lrm蚀刻工艺et2进行了讨论，并且因此为了简洁起见，在此不再重复。
101.因为掺杂区域3401和mcesl 360之间的蚀刻选择性，所以当穿通mcesl 360时，掺杂区域3401可以减慢lrm蚀刻工艺et4，这继而将在栅极接触件开口o41和o42到达掺杂区域3401时，减慢垂直蚀刻速率和栅极接触件开口o41和o42中的深度增加。因此，可以通过掺杂区域3401来减小较窄的栅极接触件开口o41和较宽的栅极接触件开口o42之间的深度差。因此，减小的深度加载可以防止在较宽的栅极接触件开口o42中形成虎齿状图案，这继而降低了泄漏电流(例如，从栅极接触件到源极/漏极接触件的泄漏电流)的风险。此外，因为当栅极接触件开口o41和o42到达掺杂区域3401时，掺杂区域3401减慢了垂直蚀刻速率而未减慢横向蚀刻速率，因此lrm蚀刻工艺et4可以在蚀刻掺杂区域3401期间使栅极接触件开口o41和o42的下部横向地扩展，从而可以增加栅极接触件开口o41和o42的底部宽度，并且栅极接触件开口o41和o42可以比掺杂区域3401被穿通之前变得更垂直。
102.在一些实施例中，栅极接触件开口o41和o42的侧壁线性且垂直地延伸穿过ild层370的整个厚度、mcesl 360的整个厚度、栅极电介质帽盖340的掺杂区域3401的整个厚度以
及电介质帽盖340的未掺杂区域3402的整个厚度，而没有斜率变化。在如图38b所示的一些其他实施例中，因为lrm蚀刻工艺et4可以以比蚀刻栅极电介质帽盖340的掺杂区域3401更快的垂直蚀刻速率来蚀刻未掺杂区域3402，特别是当栅极电介质帽盖340是由与mcesl 360(例如，氮化硅)相同的材料形成时，所以栅极接触件开口o41和o42的下部的侧壁可以逐渐变细。在这种情况下，栅极接触件开口o41和o42的侧壁在栅极接触件开口o41和o42的上部内可以比在栅极接触件开口o41和o42的下部内更垂直(或更陡峭)，并且栅极接触件开口o41和o42的侧壁的斜率变化可以位于掺杂区域3401和未掺杂区域3402之间的界面处。
103.在如图38a所示的一些实施例中，较宽的栅极接触件开口o42可以延伸到相邻的栅极间隔件260中，从而在栅极间隔件260中产生带凹口的拐角c42。由于接触件蚀刻工艺et3和/或lrm蚀刻工艺et4的不精确性，所以可能无意地形成该带凹口的拐角c42。然而，即使在这种情况下，栅极间隔件260也不会被过度蚀刻以形成虎齿状凹部，这是因为如先前所讨论的那样，在穿通掺杂区域3401期间，较宽的栅极接触件开口o42中的深度增加变慢了。因为较宽的栅极接触件开口o42没有虎齿状凹部或可忽略不计，所以可以降低泄漏电流(例如，源极/漏极接触件和随后在栅极接触件开口o42中形成的栅极接触件之间的泄漏电流)的风险。在栅极间隔件260是双层结构的一些实施例中，带凹口的栅极间隔件260具有阶梯状的顶表面结构，其中阶梯状的顶表面结构的下阶梯是通过lrm蚀刻工艺et4凹陷的第一间隔件层262的顶表面，并且阶梯状的顶表面结构的上阶梯是未通过lrm蚀刻工艺et4凹陷的第二间隔件层264的顶表面。
104.在图39a中，然后分别在较窄的栅极接触件开口o41和较宽的栅极接触件开口o42中形成较窄的栅极接触件381和较宽的栅极接触件382，以通过栅极金属帽盖330与hkmg结构320电连接。关于栅极接触件381和382的材料和工艺细节与先前讨论的栅极接触件151和152的材料和工艺细节相似，并且因此为了简洁起见，不再重复。
105.在一些实施例中，栅极接触件381和382继承了具有垂直侧壁轮廓并且没有虎齿状轮廓的栅极接触件开口o41和o42的几何形状，并且因此，栅极接触件381和382也具有垂直侧壁轮廓并且没有虎齿状轮廓。更具体地，栅极接触件381和382的侧壁线性地且垂直地延伸穿过ild层370的整个厚度、mcesl 360的整个厚度、以及电介质帽盖340的掺杂区域3401的整个厚度以及电介质帽盖340的未掺杂区域3402的整个厚度，而没有斜率变化。在如图39b所示的一些其他实施例中，因为lrm蚀刻工艺et4可以以比蚀刻栅极电介质帽盖340的掺杂区域3401更快的垂直蚀刻速率来蚀刻未掺杂区域3402，特别是当栅极电介质帽盖340是由与mcesl 360(例如，氮化硅)相同的材料形成时，所以栅极接触件381和382的下部的侧壁可能会逐渐变细。在这种情况下，栅极接触件381和382的侧壁在栅极接触件381和382的上部内可以比在栅极接触件381和382的下部内更垂直(或更陡峭)，并且栅极接触件381和382的侧壁的斜率变化可以位于掺杂区域3401和未掺杂区域3402之间的界面处。
106.基于以上讨论，可以看出，本公开在各种实施例中提供了优点。然而，应当理解，其他实施例可以提供附加的优点，并且在此不必公开所有优点，并且对于所有实施例都不需要特定的优点。一个优点是可以减轻栅极接触件开口的深度加载问题。另一优点是栅极接触件开口可以具有更垂直的侧壁轮廓。另一优点是与渐缩的栅极接触件相比，由于可以增加具有垂直侧壁轮廓的栅极接触件的底表面区域，因此可以降低栅极接触件电阻。另一优点是可以降低泄漏电流(例如，从栅极接触件到源极/漏极接触件的泄漏电流)的风险。
107.在一些实施例中，一种方法，包括：在栅极间隔件之间和半导体衬底之上形成栅极结构；回蚀栅极结构以使其低于栅极间隔件的顶端；在经回蚀的栅极结构之上形成栅极电介质帽盖；执行离子注入工艺以在栅极电介质帽盖中形成掺杂区域；在栅极电介质帽盖之上沉积接触蚀刻停止层，并在接触蚀刻停止层之上沉积ild层；执行第一蚀刻工艺以形成延伸穿过ild层并在到达栅极电介质帽盖的掺杂区域之前终止的栅极接触件开口；执行第二蚀刻工艺以加深栅极接触件开口，其中，第二蚀刻工艺以比蚀刻接触蚀刻停止层慢的蚀刻速率来蚀刻栅极电介质帽盖的掺杂区域；以及在经加深的栅极接触件开口中形成栅极接触件。在一些实施例中，第二蚀刻工艺以比蚀刻栅极电介质帽盖的掺杂区域更快的蚀刻速率来蚀刻栅极电介质帽盖的未掺杂区域。在一些实施例中，栅极电介质帽盖由与接触蚀刻停止层相同的材料形成。在一些实施例中，栅极电介质帽盖和接触蚀刻停止层是基于氮化物的。在一些实施例中，离子注入工艺将氧、锗、氩、氙或硼注入到栅极电介质帽盖中。在一些实施例中，栅极电介质帽盖中的掺杂区域具有比接触蚀刻停止层更高的氧浓度。在一些实施例中，栅极电介质帽盖中的掺杂区域具有比栅极电介质帽盖中的未掺杂区域更高的氧浓度。
108.在一些实施例中，该方法还包括：在执行离子注入工艺之后，对栅极电介质帽盖执行退火工艺。在一些实施例中，第一蚀刻工艺是使用从无氢的气体混合物生成的等离子体的等离子体蚀刻工艺。在一些实施例中，第二蚀刻工艺是使用从含氢的气体混合物生成的等离子体的等离子体蚀刻工艺。
109.在一些实施例中，含氢的气体混合物是含氟气体和氢气的混合物。在一些实施例中，含氟气体是chf3气体、cf4气体、或其组合。
110.在一些实施例中，一种方法，包括：在第一栅极结构之上形成第一栅极电介质帽盖，并在第二栅极结构之上形成第二栅极电介质帽盖；在第一栅极电介质帽盖中形成第一掺杂区域，并在第二栅极电介质帽盖中形成第二掺杂区域；在第一栅极电介质帽盖和第二栅极电介质帽盖之上沉积接触蚀刻停止层，并在接触蚀刻停止层之上沉积层间电介质(ild)层；执行第一蚀刻工艺以形成延伸穿过ild层的第一栅极接触件开口和第二栅极接触件开口，使得暴露出接触蚀刻停止层，其中，第一栅极接触件开口的宽度小于第二栅极接触件开口的宽度；对接触蚀刻停止层执行第二蚀刻工艺以使第一栅极接触件开口和第二栅极接触件开口朝向第一栅极结构和第二栅极结构延伸，其中，在第二蚀刻工艺蚀刻穿过第一栅极电介质帽盖中的第一掺杂区域之后，第一栅极接触件开口的侧壁轮廓变得比蚀刻第一掺杂区域之前更垂直；以及在执行第二蚀刻工艺之后，在第一栅极接触件开口中形成第一栅极接触件，并且在第二栅极接触件开口中形成第二栅极接触件。在一些实施例中，第一蚀刻工艺使得第一栅极接触件开口的深度小于第二栅极接触件开口的深度。在一些实施例中，在第二蚀刻工艺蚀刻穿过第一掺杂区域和第二掺杂区域之后，第一栅极接触件开口和第二栅极接触件开口之间的深度差变得小于蚀刻第一掺杂区域和第二掺杂区域之前的深度差。在一些实施例中，第二蚀刻工艺使用具有氢气的气体混合物，并且第一蚀刻工艺不使用氢气。
111.在一些实施例中，一种器件，包括：源极/漏极外延结构，位于衬底之上；源极/漏极接触件，分别位于源极/漏极外延结构之上；栅极结构，横向地位于源极/漏极接触件之间；栅极电介质帽盖，位于栅极结构之上并具有分别接触源极/漏极接触件的相反的侧壁，该栅
极电介质帽盖具有从栅极电介质帽盖的顶表面延伸到栅极电介质帽盖中的掺杂区域；接触蚀刻停止层，在源极/漏极接触件和栅极电介质帽盖之上延伸；ild层，位于接触蚀刻停止层之上；以及栅极接触件，延伸穿过ild层、接触蚀刻停止层和栅极电介质帽盖的掺杂区域以与栅极结构电连接。在一些实施例中，栅极电介质帽盖的掺杂区域具有比栅极电介质帽盖的未掺杂区域更高的氧氮原子比。在一些实施例中，栅极电介质帽盖的掺杂区域具有氧浓度梯度。在一些实施例中，栅极电介质帽盖的掺杂区域比接触蚀刻停止层更薄。
112.上文概述了若干实施例的特征，以使本领域技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与本文引入的实施例相同的目的和/或达到与本文引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
113.示例1是一种形成集成电路器件的方法，包括：在栅极间隔件之间和半导体衬底之上形成栅极结构；回蚀所述栅极结构以使其低于所述栅极间隔件的顶端；在经回蚀的栅极结构之上形成栅极电介质帽盖；执行离子注入工艺以在所述栅极电介质帽盖中形成掺杂区域；在所述栅极电介质帽盖之上沉积接触蚀刻停止层，并在所述接触蚀刻停止层之上沉积层间电介质(ild)层；执行第一蚀刻工艺以形成延伸穿过所述ild层并在到达所述栅极电介质帽盖的掺杂区域之前终止的栅极接触件开口；执行第二蚀刻工艺以加深所述栅极接触件开口，其中，所述第二蚀刻工艺以比蚀刻所述接触蚀刻停止层更慢的蚀刻速率来蚀刻所述栅极电介质帽盖的掺杂区域；以及在经加深的栅极接触件开口中形成栅极接触件。
114.示例2是示例1所述的方法，其中，所述第二蚀刻工艺以比蚀刻所述栅极电介质帽盖中的掺杂区域更快的蚀刻速率来蚀刻所述栅极电介质帽盖的未掺杂区域。
115.示例3是示例1所述的方法，其中，所述栅极电介质帽盖由与所述接触蚀刻停止层相同的材料形成。
116.示例4是示例1所述的方法，其中，所述栅极电介质帽盖和所述接触蚀刻停止层是基于氮化物的。
117.示例5是示例1所述的方法，其中，所述离子注入工艺将氧、锗、氩、氙或硼注入到所述栅极电介质帽盖中。
118.示例6是示例1所述的方法，其中，所述栅极电介质帽盖中的掺杂区域具有比所述接触蚀刻停止层更高的氧浓度。
119.示例7是示例1所述的方法，其中，所述栅极电介质帽盖中的掺杂区域具有比所述栅极电介质帽盖中的未掺杂区域更高的氧浓度。
120.示例8是示例1所述的方法，还包括：在执行所述离子注入工艺之后，对所述栅极电介质帽盖执行退火工艺。
121.示例9是示例1所述的方法，其中，所述第一蚀刻工艺是使用从无氢的气体混合物生成的等离子体的等离子体蚀刻工艺。
122.示例10是示例1所述的方法，其中，所述第二蚀刻工艺是使用从含氢的气体混合物生成的等离子体的等离子体蚀刻工艺。
123.示例11是示例10所述的方法，其中，所述含氢的气体混合物是含氟气体和氢气的混合物。
124.示例12是示例11所述的方法，其中，所述含氟气体是chf3气体、cf4气体、或其组合。
125.示例13是一种形成集成电路器件的方法，包括：在第一栅极结构之上形成第一栅极电介质帽盖，并在第二栅极结构之上形成第二栅极电介质帽盖；在所述第一栅极电介质帽盖中形成第一掺杂区域，并在所述第二栅极电介质帽盖中形成第二掺杂区域；在所述第一栅极电介质帽盖和所述第二栅极电介质帽盖之上沉积接触蚀刻停止层，并在所述接触蚀刻停止层之上沉积层间电介质(ild)层；执行第一蚀刻工艺以形成延伸穿过所述ild层的第一栅极接触件开口和第二栅极接触件开口，使得暴露出所述接触蚀刻停止层，其中，所述第一栅极接触件开口的宽度小于所述第二栅极接触件开口的宽度；对所述接触蚀刻停止层执行第二蚀刻工艺以使所述第一栅极接触件开口和所述第二栅极接触件开口朝向所述第一栅极结构和所述第二栅极结构延伸，其中，在所述第二蚀刻工艺蚀刻穿过所述第一栅极电介质帽盖中的所述第一掺杂区域之后，所述第一栅极接触件开口的侧壁轮廓变得比蚀刻所述第一掺杂区域之前更垂直；以及在执行所述第二蚀刻工艺之后，在所述第一栅极接触件开口中形成第一栅极接触件，并且在所述第二栅极接触件开口中形成第二栅极接触件。
126.示例14是示例13所述的方法，其中，所述第一蚀刻工艺使得所述第一栅极接触件开口的深度小于所述第二栅极接触件开口的深度。
127.示例15是示例13所述的方法，其中，在所述第二蚀刻工艺蚀刻穿过所述第一掺杂区域和所述第二掺杂区域之后，所述第一栅极接触件开口和所述第二栅极接触件开口之间的深度差变得小于蚀刻所述第一掺杂区域和所述第二掺杂区域之前的深度差。
128.示例16是示例13所述的方法，其中，所述第二蚀刻工艺使用具有氢气的气体混合物，并且所述第一蚀刻工艺不使用氢气。
129.示例17是一种集成电路器件，包括：源极/漏极外延结构，位于衬底之上；源极/漏极接触件，分别位于所述源极/漏极外延结构之上；栅极结构，横向地位于所述源极/漏极接触件之间；栅极电介质帽盖，位于所述栅极结构之上并具有分别接触所述源极/漏极接触件的相反的侧壁，其中，所述栅极电介质帽盖具有从所述栅极电介质帽盖的顶表面延伸到所述栅极电介质帽盖中的掺杂区域；接触蚀刻停止层，在所述源极/漏极接触件和所述栅极电介质帽盖之上延伸；层间电介质(ild)层，位于所述接触蚀刻停止层之上；以及栅极接触件，延伸穿过所述ild层、所述接触蚀刻停止层和所述栅极电介质帽盖的掺杂区域以与所述栅极结构电连接。
130.示例18是示例17所述的器件，其中，所述栅极电介质帽盖的掺杂区域具有比所述栅极电介质帽盖的未掺杂区域更高的氧氮原子比。
131.示例19是示例17所述的器件，其中，所述栅极电介质帽盖的掺杂区域具有氧浓度梯度。
132.示例20是示例17所述的器件，其中，所述栅极电介质帽盖的掺杂区域比所述接触蚀刻停止层更薄。