通孔开口的蚀刻轮廓控制的制作方法

1.本公开涉及通孔开口的蚀刻轮廓控制。


背景技术：

2.ic材料和设计的技术进步已经产生了几代ic，其中每一代都具有比上一代更小和更复杂的电路。在ic演变过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增大，同时几何尺寸(例如，使用制造工艺能够产生的最小组件(或线))减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。


技术实现要素：

3.根据本公开的第一方面，提供了一种用于形成半导体器件的方法，包括：在源极/漏极区域之上形成源极/漏极接触件；在所述源极/漏极接触件之上形成蚀刻停止层，并且在所述蚀刻停止层之上形成层间电介质ild层；执行第一蚀刻工艺，以形成延伸穿过所述ild层的通孔开口以及所述蚀刻停止层中的凹部；氧化所述蚀刻停止层中的所述凹部的侧壁；在氧化所述蚀刻停止层中的所述凹部的侧壁之后，执行第二蚀刻工艺以使所述通孔开口向下延伸到所述源极/漏极接触件；以及在执行所述第二蚀刻工艺之后，在所述通孔开口中形成源极/漏极通孔。
4.根据本公开的第二方面，提供了一种用于形成半导体器件的方法，包括：在外延结构之上形成源极/漏极接触件；在所述源极/漏极接触件之上按顺序地沉积蚀刻停止层和层间电介质ild层；在所述ild层上执行第一蚀刻工艺，直到所述蚀刻停止层具有凹部；在执行所述第一蚀刻工艺之后，对所述蚀刻停止层进行处理，使得所述蚀刻停止层具有使所述凹部的下侧成杯状的经处理区域和位于所述经处理区域下方的未处理区域；在对所述蚀刻停止层进行处理之后，执行第二蚀刻工艺以穿透所述蚀刻停止层，其中，所述第二蚀刻工艺以比蚀刻所述未处理区域更慢的蚀刻速率来蚀刻所述蚀刻停止层的所述经处理区域；以及在执行所述第二蚀刻工艺之后，形成延伸穿过所述蚀刻停止层的源极/漏极通孔。
5.根据本公开的第三方面，提供了一种半导体器件，包括：源极/漏极接触件，所述源极/漏极接触件位于晶体管的源极/漏极区域之上；蚀刻停止层，所述蚀刻停止层位于所述源极/漏极接触件之上；层间电介质ild层，所述ild层位于所述蚀刻停止层之上；以及源极/漏极通孔，所述源极/漏极通孔延伸穿过所述ild层和所述蚀刻停止层到所述源极/漏极接触件，其中，所述蚀刻停止层具有与所述源极/漏极通孔接触的氧化区域和使所述氧化区域与所述源极/漏极接触件间隔开的未氧化区域。
附图说明
6.在结合附图阅读下面的具体实施方式时，可以通过下面的具体实施方式最佳地理解本公开的各方面。要注意的是，根据行业的标准惯例，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小。
7.图1-20b示出了根据本公开的一些实施例的集成电路结构的形成中的中间阶段的透视图和截面图。
8.图21-26示出了根据本公开的一些其他实施例的用于制造集成电路结构的各个阶段的示例性截面图。
9.图27-45b示出了根据本公开的一些实施例的集成电路结构的形成中的中间阶段的透视图和截面图。
10.图46-51示出了根据本公开的一些其他实施例的用于制造集成电路结构的各个阶段的示例性截面图。
具体实施方式
11.以下公开提供了用于实现所提供主题的不同特征的许多不同实施例或示例。下文描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，本身并不指示所讨论的各个实施例和/或配置之间的关系。
12.此外，本文可使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或以其他定向)，这里使用的空间相关描述符也可以相应地解释。如本文所使用的，“大概”、“约”、“近似”或“基本上”应通常是指给定值或范围的百分之二十以内、或百分之十以内、或百分之五以内。本文给出的数值是近似的，意味着如果没有明确说明，则可以推断出术语“大概”、“约”、“近似”或“基本上”。
13.本公开总体上涉及集成电路结构及其形成方法，并且更具体地，涉及制造晶体管(例如，鳍式场效应晶体管(finfet)、栅极全环绕(gaa)晶体管)以及位于晶体管的源极/漏极接触件之上的源极/漏极通孔。还应注意，本公开以多栅极晶体管的形式呈现实施例。多栅极晶体管包括栅极结构形成在沟道区域的至少两侧的那些晶体管。这些多栅极器件可以包括p型金属氧化物半导体器件或n型金属氧化物半导体器件。由于特定示例是鳍状结构，因此在本文中可以将这些特定示例呈现并称为finfet。finfet具有在沟道区域的三侧上形成的栅极结构(例如，围绕半导体鳍中的沟道区域的上部)。本文还提出了多栅极晶体管(被称为gaa)器件的类型的实施例。gaa器件包括其栅极结构或其一部分形成在沟道区域的4侧(例如，围绕沟道区的一部分)的任何器件。本文呈现的器件还包括具有以(一个或多个)纳米片沟道、(一个或多个)纳米线沟道和/或其他合适的沟道配置设置的沟道区域的实施例。
14.在完成用于制造晶体管的前段制程(feol)处理之后，在晶体管的源极/漏极区域之上形成源极/漏极接触件。然后，在源极/漏极接触件之上形成源极/漏极通孔，用于将源极/漏极接触件电气地连接到随后形成的互连金属线。源极/漏极通孔的形成通常包括：在源极/漏极接触件之上沉积层间电介质(ild)层；通过使用各向异性蚀刻来形成延伸穿过ild层的通孔开口；然后在通孔开口中沉积一个或多个金属层，以用作源极/漏极通孔。为了
防止在各向异性蚀刻期间过度蚀刻源极/漏极接触件，在形成ild层之前，在源极/漏极接触件之上形成附加的蚀刻停止层(也称为中间接触蚀刻停止层(mcesl))。mcesl具有与ild层不同的蚀刻选择性，因此mcesl可以减慢形成通孔开口的蚀刻工艺，这进而可以防止过度蚀刻源极/漏极接触件。
15.在通孔开口被蚀刻穿过ild层之后，执行另一蚀刻工艺(有时称为内衬去除(lrm)蚀刻，这是因为mcesl可以用作内衬源极/漏极接触件的顶表面的内衬)，以穿透mcesl。然而，lrm蚀刻可能导致mcesl中的横向蚀刻。这是因为lrm蚀刻的蚀刻持续时间被控制为允许能够在整个晶圆的每个目标位置处穿透mcesl的足够的蚀刻量。然而，横向蚀刻扩大了mcesl中的通孔开口的横向尺寸，从而导致mcesl中的通孔开口中的弯曲轮廓，这进而可能导致产生泄漏电流(例如，从源极/漏极通孔到栅极接触件和/或栅极结构的泄漏电流)的风险增加。因此，本发明在各种实施例中提供了用于mcesl侧壁氧化的附加的等离子体处理。因为mcesl侧壁氧化在mcesl中创建具有不同材料成分的氧化区域(并且因此，mcesl中的氧化区域的蚀刻选择性与mcesl中未氧化区域不同)，所以mcesl中的氧化区域允许抑制或减缓穿透mcesl期间的横向蚀刻，这进而降低了泄漏电流的风险。
16.图1至图20b示出了根据本公开的一些实施例的集成电路结构100的形成中的中间阶段的透视图和截面图。根据一些示例性实施例，形成的晶体管可以包括p型晶体管(例如，p型finfet)和n型晶体管(例如，n型finfet)。贯穿各种视图和说明性实施例，类似的附图标记用于表示类似的元件。应当理解，可以在图1-20b所示出的工艺之前、期间和之后提供附加操作，并且针对方法的附加实施例，可以替换或消除下面描述的一些操作。这些操作/工艺的顺序可以是可互换的。
17.图1示出了初始结构的透视图。该初始结构包括衬底12。衬底12可以是半导体衬底(在一些实施例中也称为晶圆)，其可以是硅衬底、硅锗衬底或由其他半导体材料形成的衬底。根据本公开的一些实施例，衬底12包括体硅衬底和在体硅衬底之上的外延硅锗(sige)层或锗层(其中没有硅)。衬底12可以掺杂有p型杂质或n型杂质。诸如浅沟槽隔离(sti)区域之类的隔离区域14可以被形成为延伸到衬底12中。衬底12的位于相邻sti区域14之间的部分被称为半导体条带102。
18.sti区域14可以包括内衬氧化物(未示出)。内衬氧化物可以由通过对衬底12的表面层进行热氧化而形成的热氧化物形成。内衬氧化物也可以是使用以下方法形成的沉积的氧化硅层：例如，原子层沉积(ald)、高密度等离子体化学气相沉积(hdpcvd)、化学气相沉积(cvd)。sti区域14还可以包括位于内衬氧化物之上的电介质材料，并且该电介质材料可以使用可流动化学汽相沉积(fcvd)、旋涂等形成。
19.参考图2，sti区域14被凹陷，使得半导体条带102的顶部部分突出高于相邻sti区域14的顶表面，以形成突出的鳍104。可以使用干法蚀刻工艺来执行蚀刻，其中nh3和nf3被用作蚀刻气体。在蚀刻工艺期间，可以生成等离子体。也可以包括氩。根据本公开的替代实施例，对sti区域14的凹陷是使用湿法蚀刻工艺来执行的。例如，蚀刻化学品可以包括稀释的hf。
20.在上述示例性实施例中，可以通过任何合适的方法对鳍进行图案化。例如，可以使用一种或多种光刻工艺对鳍进行图案化，包括双图案化工艺或多图案化工艺。通常，双图案化或多图案化工艺将光刻和自对准工艺相结合，允许创建具有例如间距小于使用单个直接
光刻工艺可获得的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。使用自对准工艺沿着图案化的牺牲层来形成间隔件。然后去除牺牲层，并且然后可以使用剩余间隔件或心轴(mandrel)来对鳍进行图案化。
21.也可以用不同于衬底12的材料来代替突出的鳍104的材料。例如，如果突出的鳍104用于n型晶体管，则突出的鳍104可以由si、sip、sic、sipc或iii-v族化合物半导体(例如，inp、gaas、alas、inas、inalas、ingaas)等形成。另一方面，如果突出的鳍104用于p型晶体管，则突出的鳍104可以由si、sige、sigeb、ge或iii-v族化合物半导体(例如，insb、gasb、ingasb)等形成。
22.参考图3a和图3b，虚设栅极结构106被形成在突出的鳍104的顶表面和侧壁上。图3b示出了通过包含图3a中的线b-b的竖直平面获得的截面图。虚设栅极结构106的形成包括按顺序地在鳍104上沉积栅极电介质层和虚设栅极电极层，随后图案化栅极电介质层和虚设栅极电极层。作为图案化的结果，虚设栅极结构106包括栅极电介质层108和位于栅极电介质层108之上的虚设栅极电极110。栅极电介质层108可以是任何可接受的电介质层(例如，氧化硅、氮化硅等、或其组合)，并且栅极电介质层108可以使用任何可接受的工艺来形成(例如，热氧化、旋涂工艺、cvd等)。虚设栅极电极110可以是任何可接受的电极层，例如，包括多晶硅、金属等、或其组合。可以通过任何可接受的沉积工艺来沉积栅极电极层，例如，cvd、等离子增强cvd(pecvd)等。每个虚设栅极结构106横跨单个或多个突出的鳍104。虚设栅极结构106还具有与突出的鳍104的纵向方向垂直的纵向方向。
23.可以在虚设栅极电极层之上形成掩模图案，以辅助图案化。在一些实施例中，硬掩模图案包括位于多晶硅的均厚层之上的底部掩模112和位于底部掩模112之上的顶部掩模114。硬掩模图案由sio2、sicn、sion、al2o3、sin或其他合适的材料的一个或多个层制成。在某些实施例中，底部掩模112包括氮化硅，并且顶部掩模114包括氧化硅。通过使用掩模图案作为蚀刻掩模，将虚设电极层图案化为虚设栅极电极110，并且将均厚栅极电介质层图案化为栅极电介质层108。
24.接下来，如图4所示，在虚设栅极结构106的侧壁上形成栅极间隔件116。在栅极间隔件形成步骤的一些实施例中，间隔件材料层被沉积在衬底12上。间隔件材料层可以是随后被回蚀刻以形成栅极侧壁间隔件116的共形层。在一些实施例中，间隔件材料层包括多个层，例如，第一间隔件层118和形成在第一间隔件层118之上的第二间隔件层120。第一间隔件层118和第二间隔件层120各自由合适的材料制成，例如，氧化硅、氮化硅、碳化硅、氮氧化硅、sicn、碳氧化硅、siocn、和/或前述项的组合。作为示例而非限制，第一间隔件118和第二间隔件120可以通过使用诸如以下项之类的工艺在虚设栅极结构106之上按顺序地沉积两种不同的电介质材料来形成：cvd工艺、次常压cvd(sacvd)工艺、可流动cvd工艺、ald工艺、pvd工艺、或其他合适的工艺。然后在沉积的间隔件层118和120上执行各向异性蚀刻工艺，以暴露鳍104的未被虚设栅极结构106覆盖的部分(例如，在鳍104的源极/漏极区域中)。可以通过该各向异性蚀刻工艺完全去除间隔件层116和118的位于虚设栅极结构106的正上方的部分。可以保留间隔件层118和120的位于虚设栅极结构106的侧壁上的部分，从而形成栅极侧壁间隔件，这些栅极侧壁间隔件为了简单起见被表示为栅极间隔件116。在一些实施例中，第一间隔件层118由介电常数比氮化硅低的氧化硅形成，并且第二间隔件层120由氮化硅形成，其中，氮化硅对于随后的蚀刻处理(例如，蚀刻鳍104中的源极/漏极凹部)具有比氧
化硅更高的抗蚀刻性。在一些实施例中，栅极侧壁间隔件116可以用于使随后形成的掺杂区域(例如，源极/漏极区域)偏移。栅极间隔件116可以进一步用于设计或修改源极/漏极区域轮廓。
25.在完成栅极侧壁间隔件116的形成之后，在鳍104的源极/漏极区域上形成不被虚设栅极结构106和栅极侧壁间隔件116覆盖的源极/漏极结构122。在图5中示出了所得的结构。在一些实施例中，源极/漏极结构122的形成包括使鳍104的源极/漏极区域凹陷，然后在鳍104的凹陷的源极/漏极区域中外延生长半导体材料。
26.可以使用合适的选择性蚀刻工艺来使鳍104的源极/漏极区域凹陷，该合适的选择性蚀刻工艺腐蚀半导体鳍104但是几乎不腐蚀栅极间隔件116和虚设栅极结构106的顶部掩模114。例如，使半导体鳍104凹陷可以通过利用等离子源和蚀刻剂气体的干法化学蚀刻来执行。等离子体源可以是感应耦合等离子体(icr)蚀刻、变压器耦合等离子体(tcp)蚀刻、电子回旋共振(ecr)蚀刻、反应离子蚀刻(rie)等，并且蚀刻剂气体可以是氟、氯、溴、其组合等，该蚀刻剂气体以比其蚀刻栅极间隔件116和虚设栅极结构106的顶部掩模114更快的蚀刻速率来蚀刻半导体鳍104。在一些其他实施例中，使半导体鳍104凹陷可以通过湿法化学蚀刻剂(例如，过氧化铵混合物(apm)、nh4oh、四甲基氢氧化铵(tmah)、其组合等)来执行，该湿法化学蚀刻剂以比蚀刻栅极间隔件116和虚设栅极结构106的顶部掩模114更快的蚀刻速率来蚀刻半导体鳍104。在一些其他实施例中，可以通过干法化学蚀刻和湿法化学蚀刻的组合来执行对半导体鳍104的凹陷。
27.一旦在鳍104的源极/漏极区域中创建了凹部，就通过使用在半导体鳍104上提供一种或多种外延材料的一种或多种外延(epi)工艺在鳍104中的源极/漏极凹部中形成源极/漏极外延结构122。在外延生长工艺期间，栅极间隔件116将一种或多种外延材料限制在鳍104中的源极/漏极区域。在一些实施例中，外延结构122的晶格常数不同于半导体鳍104的晶格常数，使得在鳍104中以及外延结构122之间的沟道区域可被外延结构122拉紧或施加应力，以改进半导体器件的载流子迁移率并增强器件性能。外延工艺包括cvd沉积技术(例如，pecvd、气相外延(vpe)和/或超高真空cvd(uhv-cvd))、分子束外延、和/或其他合适的工艺。外延工艺可以使用与半导体鳍104的组合物相互作用的气态和/或液态前驱物。
28.在一些实施例中，源极/漏极外延结构122可以包括ge、si、gaas、algaas、sige、gaasp、sip、或其他合适的材料。源极/漏极外延结构122可以在外延工艺期间通过引入掺杂物质而被原位掺杂，这些掺杂物质包括：p型掺杂剂，例如硼或bf2；n型掺杂剂，例如磷或砷；和/或包括前述项的组合的其他合适的掺杂剂。如果源极/漏极外延结构122未被原位掺杂，则执行注入工艺(即，结注入工艺)以对源极/漏极外延结构122进行掺杂。在一些示例性实施例中，n型晶体管中的源极/漏极外延结构122包括sip，而p型晶体管中的源极/漏极外延结构122包括gesnb和/或sigesnb。在具有不同器件类型的实施例中，可以在n型器件区域之上形成掩模(例如，光致抗蚀剂)，同时暴露p型器件区域，并且可以在p型器件区域中的暴露的鳍104上形成p型外延结构。然后可以去除掩模。随后，可以在p型器件区域之上形成掩模(例如，光致抗蚀剂)，同时暴露n型器件区域，并且可以在n型器件区域中的暴露的鳍104上形成n型外延结构。然后可以去除掩模。
29.一旦形成源极/漏极外延结构122，就可以执行退火工艺以激活源极/漏极外延结构122中的p型掺杂剂或n型掺杂剂。退火工艺可以是例如快速热退火(rta)、激光退火、毫秒
热退火(msa)工艺等。
30.接下来，在图6中，在衬底12上形成层间电介质(ild)层126。在一些实施例中，在形成ild层126之前还形成接触蚀刻停止层(cesl)124。在一些示例中，cesl 124包括氮化硅层、氧化硅层、氮氧化硅层、和/或具有与ild层126不同的蚀刻选择性的其他合适的材料。可以通过等离子体增强化学气相沉积(pecvd)工艺和/或其他合适的沉积或氧化工艺来形成cesl 124。在一些实施例中，ild层126包括例如以下项的材料：正硅酸乙酯(teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅(例如，硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂硅玻璃(bsg)等)、和/或具有与cesl 124不同的蚀刻选择性的其他合适的电介质材料。可以通过pecvd工艺或其他合适的沉积技术来沉积ild层126。在一些实施例中，在形成ild层126之后，晶圆可能经受高热预算工艺，以对ild层126进行退火。
31.在一些示例中，在形成ild层126之后，可以执行平坦化工艺以去除ild层126的过量材料。例如，平坦化工艺包括化学机械平坦化(cmp)工艺，该化学机械平坦化(cmp)工艺去除ild层126(以及cesl层，如果存在)的上覆虚设栅极结构106的部分。在一些实施例中，cmp工艺还去除硬掩模层112、114(如图5所示)并暴露虚设栅极电极110。
32.接下来，如图7所示，去除剩余的虚设栅极结构106，从而在相应的栅极侧壁间隔件116之间形成栅极沟槽gt1。使用选择性蚀刻工艺(例如，选择性干法蚀刻、选择性湿法蚀刻、或其组合)来去除虚设栅极结构106，该选择性蚀刻工艺以比其蚀刻其他材料(例如，栅极侧壁间隔件116、cesl 124、和/或ild层126)更快的蚀刻速率来蚀刻虚设栅极结构106中的材料。
33.之后，如图8所示，在多个栅极沟槽gt1中分别形成替换栅极结构130。栅极结构130可以是finfet的最终栅极。最终栅极结构均可以是高k/金属栅极堆叠，但是其他组合物也是可能的。在一些实施例中，每个栅极结构130形成与由鳍104提供的沟道区域的三侧相关联的栅极。换句话说，每个栅极结构130在三侧上围绕鳍104。在各种实施例中，高k/金属栅极结构130包括内衬栅极沟槽gt1的栅极电介质层132、形成在栅极电介质层132之上的功函数金属层134、以及形成在功函数金属层134之上并填充栅极沟槽gt1的其余部分的填充金属136。栅极电介质层132包括界面层(例如，氧化硅层)和位于界面层之上的高k栅极电介质层。如本文所使用和描述的，高k栅极电介质包括具有高介电常数(例如，大于热氧化硅的介电常数(约3.9))的电介质材料。在高k/金属栅极结构130中使用的功函数金属层134和/或填充金属层136可以包括金属、金属合金、或金属硅化物。高k/金属栅极结构130的形成可以包括用于形成各种栅极材料、一个或多个内衬层的多种沉积工艺，以及用于去除过量的栅极材料的一种或多种cmp工艺。
34.在一些实施例中，栅极电介质层132的界面层可以包括诸如氧化硅(sio2)、hfsio或氮氧化硅(sion)之类的电介质材料。可以通过化学氧化、热氧化、原子层沉积(ald)、化学气相沉积(cvd)和/或其他合适的方法来形成界面层。栅极电介质层132的高k电介质层可以包括氧化铪(hfo2)。替代地，栅极电介质层132可以包括其他高k电介质，例如，氧化铪硅(hfsio)、氮氧化铪硅(hfsion)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化铪锆(hfzro)、氧化镧(lao)、氧化锆(zro)、氧化钛(tio)、氧化钽(ta2o5)、氧化钇(y2o3)、氧化锶钛(srtio3、sto)、氧化钡钛(batio3、bto)、氧化钡锆(bazro)、氧化铪镧(hflao)、氧化镧硅(lasio)、氧
化铝硅(alsio)、氧化铝(al2o3)、氮化硅(si3n4)、氧氮化物(sion)、以及前述项的组合。
35.功函数金属层134可以包括用于为高k/金属栅极结构130提供合适的功函数的功函数金属。对于n型finfet，功函数金属层134可以包括一种或多种n型功函数金属(n-金属)。该n型功函数金属可以示例性地包括但不限于以下项：铝化钛(tial)、氮化铝钛(tialn)、碳氮化钽(tacn)、铪(hf)、锆(zr)、钛(ti)、钽(ta)、铝(al)、金属碳化物(例如，碳化铪(hfc)、碳化锆(zrc)、碳化钛(tic)、碳化铝(alc))、铝化物、和/或其他合适的材料。另一方面，对于p型finfet，功函数金属层134可以包括一种或多种p型功函数金属(p-金属)。p型功函数金属可以示例性地包括但不限于以下项：氮化钛(tin)、氮化钨(wn)、钨(w)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、导电金属氧化物、和/或其他合适的材料。
36.在一些实施例中，填充金属136可以示例性地包括但不限于以下项：钨、铝、铜、镍、钴、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、tac、tasin、tacn、tial、tialn、或其他合适的材料。
37.然后参考图9。执行回蚀刻工艺，以回蚀刻替换栅极结构130和栅极间隔件116，从而在经回蚀刻的栅极结构130和经回蚀刻的栅极间隔件116之上形成凹部r1。在一些实施例中，因为替换栅极结构130的材料具有与栅极间隔件116不同的蚀刻选择性，所以可以首先执行第一选择性蚀刻工艺以回蚀刻替换栅极结构130，从而使替换栅极结构130降低到低于栅极间隔件116。然后，执行第二选择性蚀刻工艺，以使栅极间隔件116降低。结果，替换栅极结构130的顶表面可以与栅极间隔件116的顶表面处于不同的高度。例如，在如图9所示的所描绘的实施例中，替换栅极结构130的顶表面低于栅极间隔件116的顶表面。然而，在一些其他实施例中，替换栅极结构130的顶表面可以与栅极间隔件116的顶表面齐平或高于栅极间隔件116的顶表面。此外，在一些实施例中，可以在回蚀刻替换栅极结构130和/或栅极间隔件116期间回蚀刻cesl 124。在这种情况下，cesl 124具有比ild层126的顶表面更低的顶端(如虚线dl1所示)。
38.然后，通过诸如cvd或ald之类的适当工艺分别在多个替换栅极结构130的顶部位置形成金属帽盖138。在一些实施例中，金属帽盖138使用自下而上的方式形成在替换栅极结构130上。例如，在金属表面(例如，功函数金属层134和填充金属136)上选择性地生长金属帽盖138，因此栅极间隔件116和cesl 124的侧壁基本上不生长金属帽盖138。作为示例而非限制，金属帽盖138可以是基本上无氟的钨(ffw)膜，其氟杂质的量小于5原子百分比并且氯杂质的量大于3原子百分比。可以使用一种或多种基于非氟的钨前体(例如但不限于，五氯化钨(wcl5)、六氯化钨(wcl6))，通过ald或cvd来形成ffw膜或包括ffw的膜。在一些实施例中，金属帽盖138的一些部分可以在栅极电介质层132之上延伸，使得金属帽盖138也可以覆盖栅极电介质层132的暴露的表面。由于金属帽盖138以自下而上的方式形成，因此可以通过例如减少用于去除由于共形生长而产生的不期望的金属材料的重复的回蚀工艺来简化金属帽盖138的形成。
39.在使用自下而上的方法形成金属帽盖138的一些实施例中，金属帽盖138在金属表面(即，栅极结构130中的金属)上具有与电介质表面(即，栅极间隔件116和/或cesl 124中的电介质)相比不同的成核延迟。金属表面上的成核延迟比电介质表面上的成核延迟更短。因此，成核延迟差允许在金属表面上的选择性生长。本公开在各种实施例中利用这样的选择性来允许从栅极结构130生长金属，同时抑制从间隔件116和/或cesl 124生长金属。结
果，栅极结构130上的金属帽盖138的沉积速率比间隔件116和cesl 124上的金属帽盖138的沉积速率更快。在一些实施例中，所得的金属帽盖138的顶表面低于经回蚀刻的栅极间隔件116的顶表面。然而，在一些实施例中，金属帽盖138的顶表面可以与经回蚀刻的栅极间隔件116的顶表面齐平或者高于经回蚀刻的栅极间隔件116的顶表面。
40.接下来，如图10所示，在衬底105之上沉积电介质帽盖层140，直到凹部r1被过度填充为止。电介质帽盖层140包括sin、sic、sicn、sion、sicon。前述项的组合等，并且电介质帽盖层140通过例如以下项的合适的沉积技术而形成：cvd、等离子体增强cvd(pecvd)、ald、远程等离子体ald(rpald)、等离子增强ald(peald)、或前述项的组合等。然后执行cmp工艺以去除位于凹部r1外部的帽盖层，从而将电介质帽盖层140的位于凹部r1中的部分留下来用作栅极电介质帽盖142。在图11中示出了所得的结构。
41.参考图12，形成源极/漏极接触件144，其延伸穿过cesl 124和ild层126。源极/漏极接触件144的形成包括例如但不限于：执行一个或多个蚀刻工艺以形成延伸穿过ild层126和cesl 124的接触件开口，以暴露源极/漏极外延结构122；沉积过度填充接触件开口的一种或多种金属材料；然后执行cmp工艺，以去除位于接触件开口外部的多余的金属材料。在一些实施例中，一个或多个蚀刻工艺是选择性蚀刻，其以比蚀刻电介质帽盖142和栅极间隔件116更快的蚀刻速率来蚀刻ild层126和cesl 124。结果，使用电介质帽盖142和栅极间隔件116作为蚀刻掩模来执行选择性蚀刻，使得接触件开口(以及因此源极/漏极接触件144)形成为与源极/漏极外延结构122自对准，而无需使用额外的光刻工艺。在这种情况下，允许以自对准的方式形成源极/漏极接触件144的电介质帽盖142可以被称为自对准接触件(sac)帽盖142。
42.在图13中，一旦已经形成自对准的源极/漏极接触件144，则在源极/漏极接触件144和sac帽盖142之上形成中间接触蚀刻停止层(mcesl)146。mcesl 146可以通过pecvd工艺和/或其他合适的沉积工艺形成。在一些实施例中，mcesl 146是氮化硅层和/或具有与随后形成的ild层(如图14所示)不同的蚀刻选择性的其他合适的材料。
43.参考图14，在mcesl 146之上形成另一ild层148。在一些实施例中，ild层148包括例如以下项的材料：正硅酸乙酯(teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅(例如，硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂硅玻璃(bsg)等)、和/或具有与cesl 124不同的蚀刻选择性的其他合适的电介质材料。在某些实施例中，ild层148由氧化硅(sio
x
)形成。可以通过pecvd工艺或其他合适的沉积技术来沉积ild层148。
44.参考图15a，通过使用第一蚀刻工艺(也称为通孔蚀刻工艺)et1，对ild层148进行图案化以形成延伸穿过ild层148的通孔开口o2。控制通孔蚀刻工艺et1的蚀刻持续时间，以允许去除mcesl 146的一些部分，但是不能冲穿mcesl 146。作为该通孔蚀刻工艺et1的结果，在相应的通孔开口o2下方形成凹部r2，该凹部r2在mcesl 146中延伸但不贯穿mcesl 146的整个厚度。凹部r2的形成允许在后续处理中氧化mcesl 146的侧壁，这进而将抑制或减慢后续lrm蚀刻中的横向蚀刻，这将在下面更详细地描述。在一些实施例中，凹部r2的深度d2与mcesl 146的厚度t2之比在大约2：9至大约7：9的范围内，例如，大约5：9。如果凹部深度d2与mcesl厚度t2之比过小，则在后续处理中形成的氧化侧壁可能太小以至于不能在随后的lrm蚀刻工艺中抑制横向蚀刻。如果凹部深度d2与mcesl厚度t2之比过大，则mcesl 146
和下面的源极/漏极接触件144可能被过度蚀刻。
45.在一些实施例中，在通孔蚀刻工艺et1之前，执行光刻工艺以限定通孔开口o2的预期的顶视图图案。例如，光刻工艺可包括：在ild层148之上旋涂光致抗蚀剂层(如图14所示)；执行曝光后烘烤工艺；以及显影光致抗蚀剂层，以形成具有通孔开口o2的顶视图图案的图案化掩模。在一些实施例中，图案化光致抗蚀剂以形成图案化掩模可以使用电子束(e-beam)光刻工艺或极紫外(euv)光刻工艺来执行。
46.在一些实施例中，通孔蚀刻工艺et1是各向异性蚀刻工艺，例如等离子体蚀刻。以等离子体蚀刻为例，将具有图14所示结构的半导体衬底12装入到等离子体工具中，并将其暴露于由rf或微波功率在含氟气体(例如，c4f8、c5f8、c4f6、chf3或类似物质)、惰性气体(例如，氩气或氦气)、可选的弱氧化剂(例如，o2或co或类似物质)的气体混合物中产生的等离子体环境中一段持续时间，该持续时间足以蚀刻穿过ild层148并且使mcesl 146的位于通孔开口o2底部的暴露部分凹陷。在包括c4f6、cf4、chf3、o2和氩气的气体混合物中生成的等离子体可用于蚀刻穿过ild层148并且使mcesl 146的位于通孔开口o2底部的暴露部分凹陷。等离子体蚀刻环境的压力在大约10mtorr至100mtorr之间，并且等离子体是通过约50瓦至1000瓦之间的rf功率生成的。
47.在一些实施例中，以如下方式来选择通孔蚀刻工艺et1的前述蚀刻剂和蚀刻条件：mcesl 146(例如sin)表现出比ild层148(例如sio
x
)慢的蚀刻速率。这样，mcesl 146可以充当可检测的蚀刻终点，这进而防止了过度蚀刻并且因此防止了冲穿或穿透mcesl 146。换句话说，通孔蚀刻工艺et1被调整为以比蚀刻氮化硅更快的蚀刻速率来蚀刻氧化硅。已经观察到，当蚀刻等离子体是由含氢(h2)气体的气体混合物生成的时，氮化硅的蚀刻速率增加。结果，根据本公开的一些实施例，使用不含氢的气体混合物来执行通孔蚀刻工艺et1，以抑制氮化硅蚀刻速率。换句话说，通孔蚀刻工艺et1中的等离子体是在无氢(h2)气体的气体混合物中生成的。这样，氮化硅的蚀刻速率在通孔蚀刻工艺et1中保持较低，这进而允许以比蚀刻氮化硅(即，mcesl材料)更快的蚀刻速率来蚀刻氧化硅(即，ild材料)。
48.在如图15a所示的一些实施例中，由于各向异性蚀刻的性质，通孔开口o2具有渐缩的侧壁轮廓。然而，在一些其他实施例中，可以对蚀刻条件进行微调，以允许通孔开口o2具有竖直的侧壁轮廓，如图15b所示。
49.在完成通孔蚀刻工艺et1之后，在含氧环境中对mcesl层146的暴露部分进行处理，使得mcesl 146的暴露部分的表面层被氧化以在mcesl层146中形成氧化区域1461，同时保留mcesl层146的其余区域1462未被氧化。在图16a或16b中示出了所得的结构。该处理步骤可以包括o2等离子体处理，其中含氧气体被导入到工艺室中，在该工艺室中由含氧气体生成等离子体。作为示例而非限制，将具有图15a或图15b中所示结构的半导体衬底12装入到等离子工具中，并将其暴露于由氧气(o2)气体或者o2气体和以下项中的一项或多项的气体混合物生成的等离子体环境：ar气体、he气体、ne气体、kr气体、n2、co气体、co2气体、c
xhyfz
(其中x、y和z大于零且不大于九)、nf3气体、羰基硫(cos)气体、so2气体。等离子体处理环境的压力在大约10mtorr至100mtorr之间，并且等离子体是通过大约50瓦至1000瓦之间的rf功率生成的。
50.作为o2等离子体处理的结果，在mcesl 146中的凹部r2的底表面和侧壁中发生氧化，从而导致氧化区域1461具有氧化底部部分1461b和氧化侧壁部分1461s，该侧壁部分
1461s从氧化底部部分1461b向上延伸并且横向包围该氧化底部部分1461b。
51.在一些实施例中，氧化底部部分1461b和氧化侧壁部分1461s具有相同的厚度(例如，在约1nm至约3nm的范围内)。在一些其他实施例中，氧化侧壁部分1461s具有比氧化底部部分1461b更厚的厚度。例如，氧化侧壁部分1461s相对于氧化底部部分1461b的厚度比可以大于约1：1、2：1、3：1、4：1或5：1。较厚的氧化侧壁部分1461s允许针对随后的lrm蚀刻更高的抗蚀刻性。较薄的氧化底部1461b允许缩短lrm蚀刻持续时间，这是因为要在lrm蚀刻中去除氧化底部部分1461b。在一些实施例中，氧化侧壁部分1461s具有从底部到顶部的厚度梯度。例如，氧化侧壁部分1461s可以在顶部较厚而在底部较薄。作为举例而非限制，氧化侧壁部分1461s和氧化底部部分1461b的厚度可以通过使用o2等离子体处理的rf功率和/或偏置功率来控制。
52.在通孔开口o2形成为具有渐缩的侧壁轮廓的一些实施例中，氧化侧壁部分1461s相对于氧化底部部分1461b以钝角延伸，如图16a所示。在通孔开口o2形成为有竖直的侧壁轮廓的一些实施例中，氧化侧壁部分1461s相对于氧化底部1461b以竖直角延伸，如图16b所示。
53.在mcesl 146由sin制成的一些实施例中，o2等离子体处理得到位于mcesl 146中并且位于通孔开口o2下方的氧化的氮化物区域(氮氧化硅(sio
x
ny))1461、以及使氧化的氮化物区域1461的底侧成杯状的未氧化的氮化物区域1462。氧化的氮化物区域1461可以形成与未氧化的氮化物区域1462可区分的界面，因为它们具有不同的材料成分(例如，氧化的氮化物区域1461具有比未氧化的氮化物区域1462更高的氧原子百分比和/或更高的氧氮原子比)。
54.在一些实施例中，由于等离子体处理，氧化区域1461可具有氧浓度梯度。例如，随着与凹部r2的表面的距离增加，氧化区域1461中的氧原子百分比可降低。更详细地，随着与凹部r2的侧壁的距离增加，氧化侧壁部分1461s的氧原子百分比降低，并且随着与凹部r2的底表面的距离增加，氧化底部部分1461b的氧原子百分比降低。在mcesl 146是氮化硅的一些实施例中，随着与凹部r2的表面的距离增加，氧化区域中的氧氮原子比可降低。更详细地，随着与凹部r2的侧壁的距离的增加，氧化侧壁部分1461s的氧氮原子比可降低，并且随着与凹部r2的底表面的距离增加，氧化底部部分1461b的氧氮原子比降低。
55.图17示出了根据本公开的一些实施例的第二蚀刻工艺(也被称为lrm蚀刻工艺)et2的初始阶段的截面图，图18示出了根据本公开的一些实施例的lrm蚀刻工艺et2的下一阶段的截面图，并且图19a示出了根据本公开的一些实施例的lrm蚀刻工艺et2的最后阶段的截面图。lrm蚀刻工艺et2的蚀刻持续时间被控制为穿透(或被称为冲穿)mcesl 146，从而向下加深或延伸通孔开口o2至源极/漏极接触件144。作为lrm蚀刻工艺et2的结果，在加深的通孔开口o2的底部处，源极/漏极接触件144被暴露。
56.在一些实施例中，lrm蚀刻工艺et2是各向异性蚀刻工艺，例如，使用与通孔蚀刻工艺et1不同的蚀刻剂和/或蚀刻条件的等离子体蚀刻(例如，电感耦合等离子体(icp)、电容耦合等离子体(ccp)等)。以使得氧化区域1461表现出比未氧化区域1462更慢的蚀刻速率的方式来选择lrm蚀刻工艺et2的蚀刻剂和/或蚀刻条件。换句话说，在lrm蚀刻工艺et2中，氧化区域1461具有比未氧化区域1462更高的抗蚀刻性。这样，mcesl 146可以在lrm蚀刻工艺et2期间抑制或减缓mcesl146中的横向蚀刻。以等离子体蚀刻为例，将具有图16a所示结构
的半导体衬底12装入到等离子体工具中，并将其暴露于由rf或微波功率在包含氟的气体(例如，chf3、cf4、c2f2、c4f6、c
xhyfz
(x、y、z大于零且不大于九)、或类似物质)、含氢气体(例如，h2)、惰性气体(例如，氩气或氦气)的气体混合物中产生的等离子体环境中一段持续时间，该持续时间足以蚀刻穿过mcesl 146的氧化底部部分1461b以及下方的未氧化区域1462。等离子体蚀刻环境的压力在大约10mtorr至100mtorr之间，并且等离子体是通过约50瓦至1000瓦之间的rf功率生成的。
57.由含氢气体混合物生成的等离子体可以以比蚀刻氮氧化硅更快的蚀刻速率来蚀刻氮化硅，因此使用含氢气体混合物的lrm蚀刻工艺et2以比蚀刻未氧化区域1462更慢的蚀刻速率来蚀刻氧化区域1461。以此方式，氧化侧壁部分1461s可以抑制或减缓lrm蚀刻工艺et2期间的横向蚀刻。在一些实施例中，lrm蚀刻工艺et2使用chf3气体和h2气体的气体混合物，其中，chf3气体与h2气体的流速比为从约1：1至约1：100。在一些实施例中，lrm蚀刻工艺et2使用cf4气体和h2气体的气体混合物，其中，cf4气体与h2气体的流速比为从约1：1至约1：100。过高的h2气体流速可能导致蚀刻穿过mcesl 146的未氧化区域1462时的蚀刻速度过快，这进而可能导致未氧化区域1462中的不可忽略的弯曲轮廓。过低的h2气体流速可能导致未氧化区域1462和氧化侧壁部分1461s之间的蚀刻选择性不足。
58.如图17所示，在lrm蚀刻工艺et2的初始阶段，等离子体蚀刻剂以第一竖直蚀刻速率a1来蚀刻氧化底部部分1461b，并且以横向蚀刻速率a2来蚀刻氧化侧壁部分1461s。由于各向异性蚀刻机制，氧化侧壁部分1461s的横向蚀刻速率a2慢于氧化底部部分1461b的第一竖直蚀刻速率a1。在如图18所示的lrm蚀刻工艺et2的下一阶段，一旦通过lrm蚀刻工艺et2蚀刻穿过氧化底部部分1461b，则mcesl 146的未氧化区域1462被暴露。然后，等离子体蚀刻剂以比第一竖直蚀刻速率a1更快的第二竖直蚀刻速率a3来蚀刻未氧化区域1462，但是等离子体蚀刻剂仍然以比第二竖直蚀刻速率a3慢得多的横向蚀刻速率a2来蚀刻氧化侧壁部分1461s。结果，氧化侧壁部分1461s在穿透未氧化区域1462期间抑制或减缓对mcesl 146的横向蚀刻，从而导致通孔开口o2中的没有弯曲轮廓或弯曲轮廓可忽略不计，如图19a所示。
59.在图19a中，通孔开口o2的侧壁o20线性延伸穿过ild层148的整个厚度和mcesl 146的整个厚度，并且没有弯曲或弯曲可以忽略不计。更详细地，ild层148具有限定通孔开口o2的上部的线性侧壁o21并且mcesl 146还具有限定通孔开口o2的下部的线性侧壁o22，并且线性侧壁o21和o22彼此对准。在一些实施例中，mcesl 146的线性侧壁o22具有从ild层148的线性侧壁o21向下延伸的氧化侧壁部分1461s的侧壁，以及从氧化侧壁部分1461s的侧壁向下延伸的未氧化区域1462的侧壁。在如图19a所示的一些实施例中，未氧化区域1462的侧壁与氧化侧壁部分1461s的侧壁对准。然而，在一些其他实施例中，由于lrm蚀刻工艺et2可在未氧化区域1462中引起比氧化侧壁部分1461s中更多的横向蚀刻，未氧化区域1462的侧壁可相对于氧化侧壁部分1461s的侧壁稍微横向地回缩设置(如虚线dl2所示)。即使在这种情况下，与没有形成氧化侧壁部分1461s的情况相比，通孔开口o2仍具有减轻的弯曲缺陷，这是因为弯曲轮廓是位于未氧化区域1462上的。
60.在如图19a所示的一些实施例中，由于lrm蚀刻工艺et2的各向异性蚀刻的性质，通孔开口o2具有渐缩的侧壁轮廓。然而，在一些其他实施例中，可以对lrm蚀刻工艺et2和/或先前的通孔蚀刻工艺et1的蚀刻条件进行微调，以允许通孔开口o2具有竖直的侧壁轮廓，如图19b所示。
61.参考图20a，然后在通孔开口o2中形成源极/漏极通孔150，以形成到源极/漏极接触件144的物理和电气连接。作为示例而非限制，源极/漏极通孔150使用以下方式来形成：沉积过度填充通孔开口o2的一种或多种金属材料，随后进行cmp工艺以去除位于通孔开口o2外部的(一种或多种)过量的金属材料。作为cmp工艺的结果，源极/漏极通孔150具有与ild层148基本共面的顶表面。源极/漏极通孔150可以包括金属材料，例如，铜、铝、钨、或它们的组合等，并且源极/漏极通孔150可以使用pvd、cvd、或ald等来形成。在一些实施例中，源极/漏极通孔150还可以包括一个或多个阻挡/粘附层(未示出)，用于保护ild层148和/或mcesl 146免受金属扩散(例如，铜扩散)的影响。一个或多个阻挡/粘附层可以包括钛、氮化钛、钽、或氮化钽等，并且一个或多个阻挡/粘附层可以使用pvd、cvd、或ald等来形成。
62.源极/漏极通孔150继承了基本上无弯曲的通孔o2的几何形状，因此源极/漏极通孔150也基本上没有弯曲。换句话说，源极/漏极通孔150的侧壁线性地延伸穿过ild层148的整个厚度和mcesl 146的整个厚度，并且不存在弯曲或弯曲可以忽略不计。更详细地，源极/漏极通孔150形成与ild层148的第一线性界面1501，以及与mcesl 146的第二内衬界面1502。在一些实施例中，第二线性界面1502从第一线性界面1501向下延伸，并且线性接口1501和1502彼此对准，如图20a所示。在一些实施例中，第二界面1502包括形成在源极/漏极通孔150和氧化侧壁部分1461s之间的上界面1503，以及形成在源极/漏极通孔150和未氧化区域1462之间的下界面1504。下接口1504从上接口1503向下延伸。在如图20a所示的一些实施例中，下接口1504与上接口1503对准。然而，在一些其他实施例中，下界面1504可以从上界面1503稍微横向地回缩设置(如虚线dl3所示)，这是因为在先前的处理中，lrm蚀刻工艺et2可以在未氧化区域1462中引起比氧化侧壁部分1461s中更多的横向蚀刻。即使在这种情况下，与没有形成氧化侧壁部分1461s的情况相比，源极/漏极通孔150仍具有减轻的弯曲缺陷，这是因为弯曲轮廓是位于源极/漏极通孔150和未氧化区域1462之间的下界面1504上的。
63.在如图20a所示的一些实施例中，由于lrm蚀刻工艺et2的各向异性蚀刻的性质，源极/漏极通孔150具有渐缩的侧壁轮廓。然而，在一些其他实施例中，可以对lrm蚀刻工艺et2的蚀刻条件进行微调，以允许通孔开口o2(并且因此允许源极/漏极通孔150)具有竖直的侧壁轮廓，如图20b所示。
64.图21-26示出了根据本公开的一些其他实施例的用于制造集成电路结构100a的各个阶段的示例性截面图。应当理解，可以在图21-26所示的工艺之前、期间和之后提供附加操作，并且对于该方法的附加的实施例，下面所描述的操作中的一些可以被替换或消除。这些操作/工艺的顺序可以是可互换的。在以下实施例中可以采用与图1-20b所描述的相同或类似的配置、材料、工艺和/或操作，并且详细说明可能被省略。
65.在形成如图14所示的结构之后，对ild层148进行图案化以形成栅极接触件开口o3，该栅极接触件开口o3向下延伸穿过ild层148、mcesl 146和电介质帽盖142并且到达金属帽盖138。在图21中示出了所得的结构。可以通过使用合适的光刻和蚀刻技术来图案化ild层148。
66.接下来，如图22所示，在衬底12之上形成图案化的掩模层m4，以填充栅极接触件开口o3。图案化的掩模层m4具有位于源极/漏极接触件144正上方的开口o4。在一些实施例中，图案化的掩模层m4可以是通过适当的光刻工艺形成的光致抗蚀剂掩模。例如，光刻工艺可
以包括：在如图21中所示的结构之上旋涂光致抗蚀剂层；执行曝光后烘烤工艺；以及显影光致抗蚀剂层，以形成图案化的掩模层m4。在一些实施例中，可以使用电子束(e-beam)光刻工艺或极紫外(euv)光刻工艺来图案化抗蚀剂，以形成图案化的掩模元件。
67.参考图23，在图案化的掩模层m4就位的情况下，执行通孔蚀刻工艺et3以形成延伸穿过ild层148的通孔开口o5。通孔蚀刻工艺et3的蚀刻持续时间被控制为去除mcesl 146的一部分，但不冲穿mcesl 146。作为该通孔蚀刻工艺et3的结果，在通孔开口o5下方形成凹部r5，该凹部r5在mcesl 146中延伸但未贯穿mcesl 146的整个厚度。凹部r5的形成允许在后续处理中氧化mcesl 146的侧壁，这进而将抑制或减缓后续lrm蚀刻中的横向蚀刻。先前已经关于通孔蚀刻工艺et1讨论了关于通孔蚀刻工艺et3的工艺细节，因此，为了简洁，在此不再重复。
68.在一些实施例中，凹部r5的深度d5与mcesl 146的厚度t2之比在约2：9至约7：9的范围内，例如大约5：9。如果凹部深度d5与mcesl厚度t2之比过小，则在后续处理中形成的氧化侧壁可能太小以至于不能在随后的lrm蚀刻工艺中抑制横向蚀刻。如果凹部深度d5与mcesl厚度t2之比过大，则mcesl 146和下面的源极/漏极接触件144可能被过度蚀刻。
69.在完成通孔蚀刻工艺et3之后，在含氧环境中对mcesl层146的暴露部分进行处理，使得mcesl 146的暴露部分的表面层被氧化，以在mcesl层146中形成氧化区域1463，同时保留mcesl层146的其余区域1462未被氧化。在图24中示出了所得的结构。处理步骤可以包括o2等离子体处理，其中，含氧气体被导入到工艺室中，在该工艺室中由含氧气体生成等离子体。有关o2等离子体处理的工艺细节已在前面关于图16a讨论过，因此为了简洁起见，在此不再重复。
70.作为o2等离子体处理的结果，在mcesl 146中的凹部r5的底表面和侧壁中发生氧化，从而产生氧化区域1463，该氧化区域1463具有氧化底部部分1463b和从氧化底部部分1463b向上延伸的氧化侧壁部分1463s。如图24的截面图所示，氧化侧壁部分1463s位于氧化底部部分1463b的第一侧(例如，图中的左侧)，而不存在于第二侧(例如，图中的右侧)，这是因为氧化底部部分1463b的第二侧紧邻图案化的掩模层m4。
71.在一些实施例中，氧化底部部分1463b和氧化侧壁部分1463s具有相同的厚度。在一些其他实施例中，氧化侧壁部分1463s具有比氧化底部部分1463b更厚的厚度。较厚的氧化侧壁部分1463s允许针对随后的lrm蚀刻具有更高的抗蚀刻性。较薄的氧化底部1463b允许lrm蚀刻持续时间缩短。在一些实施例中，氧化侧壁部分1463s具有从底部到顶部的厚度梯度。例如，氧化侧壁部分1463s可以在顶部较厚而在底部较薄。
72.在一些实施例中，由于等离子体处理，氧化区域1463可具有氧浓度梯度。例如，随着与凹部r5的表面的距离增加，氧化区域1463中的氧原子百分比可降低。更详细地，随着与凹部r5的侧壁的距离增加，氧化侧壁部分1463s的氧原子百分比降低，并且随着与凹部r5的底表面的距离增加，氧化底部部分1463b的氧原子百分比降低。在mcesl 146是氮化硅的一些实施例中，随着与凹部r5的表面的距离增加，氧化区域中的氧氮原子比可降低。更详细地，随着与凹部r5的侧壁的距离增加，氧化侧壁部分1463s的氧氮原子比可降低，并且随着与凹部r5的底表面的距离增加，氧化底部部分1463b的氧氮原子比可降低。
73.在一些实施例中，o2等离子体处理可能在图案化的掩模层m4上引起等离子体灰分，这进而可能修剪图案化的掩模层m4。结果，o2等离子体处理条件(例如，处理持续时间、
rf功率、压力等)被控制为允许在mcesl 146中氧化区域1463的形成以及在图案化的掩模层m4中的可忽略不计的损失。该可忽略不计的损失意味着图案化的掩模层m4中的开口o4的尺寸变化小于约10％。
74.参考图25，执行lrm蚀刻工艺et4以穿透mcesl 146，从而向下加深通孔开口o5到源极/漏极接触件144和电介质帽盖142的在源极/漏极接触件144和图案化的掩模层m4之间的部分。作为lrm蚀刻工艺et4的结果，源极/漏极接触件144和电介质帽盖142在加深的通孔开口o5的底部处被暴露。关于lrm蚀刻工艺et4的工艺细节先前已经关于lrm蚀刻工艺et2进行了讨论，因此为了简洁起见，在此不再重复。
75.因为氧化侧壁部分1463s在lrm蚀刻工艺et4期间抑制或减缓横向蚀刻，所以通孔开口o5的侧壁o50线性延伸穿过ild层148的整个厚度以及mcesl 146的整个厚度，并且不发生弯曲或弯曲可以忽略不计。更详细地，ild层148具有限定通孔开口o5的上部的线性侧壁o51并且mcesl 146还具有限定通孔开口o5的下部的线性侧壁o52，并且线性侧壁o51和o52彼此对准。在一些实施例中，mcesl 146的线性侧壁o52具有氧化侧壁部分1463s的侧壁，该氧化侧壁部分1463s的侧壁从ild层148的线性侧壁o51向下延伸，并且mcesl 146的线性侧壁o52具有未氧化区域1462的侧壁，该未氧化区域1462的侧壁从氧化侧壁部分1463s的侧壁向下延伸。在如图25所示的一些实施例中，未氧化区域1462的侧壁与氧化侧壁部分1463s的侧壁对准。然而，在一些其他实施例中，未氧化区域1462的侧壁可相对于氧化侧壁部分1463s的侧壁稍微横向向后设置(如虚线dl4所示)，这是因为lrm蚀刻工艺et4可在未氧化区域1462中引起比在氧化侧壁部分1463s中更多的横向蚀刻。即使在这种情况下，与没有形成氧化侧壁部分1463s的情况相比，通孔开口o5仍然具有减轻的弯曲缺陷，这是因为弯曲轮廓是位于氧化侧壁部分1463s的下方的。
76.在lrm蚀刻工艺et4完成之后，通过灰化和/或湿剥离来从栅极接触件开口o3去除图案化的掩模层m4，然后形成对接接触件152以填充通孔开口o5和栅极接触件开口o3两者。在图26中示出了所得的结构。栅极结构130通过源极/漏极接触件144、对接接触件152和金属帽盖138电气地耦合到源极/漏极外延结构122。关于对接接触件152的材料和制造工艺细节类似于关于源极/漏极通孔150的材料和制造工艺细节，因此为了简洁起见，在此不再重复。
77.图27至图45b示出了根据本公开的一些实施例的集成电路结构200的形成中的中间阶段的透视图和截面图。根据一些示例性实施例，形成的晶体管可以包括p型晶体管(例如，p型gaa fet)和n型晶体管(例如，n型faa fet)。贯穿各种视图和说明性实施例，类似的附图标记用于表示类似的元件。应当理解，可以在图27至图45b中示出的工艺之前、期间和之后提供附加操作，并且针对方法的附加实施例，可以替换或消除下面描述的操作中的一些。这些操作/工艺的顺序可以是可互换的。
78.图27、图28、图29、图30a、图31a、图32a和图33a是在制造期间的中间阶段时集成电路结构200的一些实施例的透视图。图30b、图31b、图32b、图33b、图34-36、图37a、图38-45b是沿着第一切线(例如，图30a中的切线x-x)的在制造期间的中间阶段时的集成电路结构200的一些实施例的截面图，该第一切线沿着沟道的纵向方向并垂直于衬底的顶表面。图37b是沿着第二切线(例如，图30a中的切线y-y)在制造期间的中间阶段时的集成电路结构200的一些实施例的截面图，该第二切线在栅极区域中并垂直于沟道的纵向方向。
79.参考图27，在衬底210之上形成外延堆叠220。在一些实施例中，衬底210可以包括硅(si)。替代地，衬底210可以包括锗(ge)、硅锗(sige)、iii-v族材料(例如，gaas、gap、gaasp、alinas、algaas、gainas、inas、gainp、inp、insb、和/或gainasp；或前述项的组合)或其他合适的半导体材料。在一些实施例中，衬底210可以包括绝缘体上半导体(soi)结构，例如埋置电介质层。此外替代地，衬底210可以包括埋置电介质层(例如，埋置氧化物(box)层)，其例如是通过被称为氧注入分离(simox)技术的方法、晶圆键合、seg或其他合适的方法而形成的。
80.外延堆叠220包括具有第一成分的外延层222，这些具有第一成分的外延层222中插入具有第二成分的外延层224。第一成分和第二成分可以是不同的。在一些实施例中，外延层222是sige，并且外延层224是硅(si)。然而，其他实施例也是可能的，包括提供具有不同氧化速率和/或蚀刻选择性的第一成分和第二成分的那些实施例。在一些实施例中，外延层222包括sige，并且在外延层224包括si的情况下，外延层224的si氧化速率小于外延层222的sige氧化速率。
81.外延层224或其一些部分可以形成多栅极晶体管的(一个或多个)纳米片沟道。术语纳米片在本文中用于表示具有纳米级或甚至微米级尺寸并且具有细长形状的任何材料部分，而不论该部分的横截面形状如何。因此，该术语指的是具有圆形和基本上圆形横截面的细长材料部分，以及包括例如具有圆柱形或基本上矩形的横截面的梁形或条形材料部分。下面进一步讨论使用外延层224来限定器件的一个或多个沟道。
82.注意，如图27所示，三层的外延层222和三层的外延层224交替布置，这仅出于说明的目的，而不旨在作出超过权利要求中具体记载的范围的限定。可以认识到，可以在外延堆叠220中形成任意数量的外延层，层的数量取决于用于晶体管的沟道区域的期望数量。在一些实施例中，外延层224的数量在2到10之间。
83.如以下更详细描述的，外延层224可以用作随后形成的多栅极器件的沟道区域，并且厚度是基于器件性能考虑来选择的。可以最终去除(一个或多个)沟道区域中的外延层222，并且该外延层222用于限定随后形成的多栅极器件的(一个或多个)相邻沟道区之间的垂直距离，并且厚度是基于器件性能考虑来选择的。因此，外延层222也可以被称为牺牲层，并且外延层224也可以被称为沟道层。
84.举例来说，可以通过分子束外延(mbe)工艺、金属有机化学气相沉积(mocvd)工艺、和/或其他合适的外延生长工艺来执行堆叠220的层的外延生长。在一些实施例中，外延生长的层(例如，外延层224)包括与衬底210相同的材料。在一些实施例中，外延生长的层222和224包括与衬底210不同的材料。如上所述，在至少一些示例中，外延层222包括外延生长的硅锗(sige)层，并且外延层224包括外延生长的硅(si)层。替代地，在一些实施例中，外延层222和224中的任一者可以包括其他材料，例如，锗、化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟)、合金半导体(例如sige、gaasp、alinas、algaas、ingaas、gainp、和/或gainasp)、或前述项的组合。如所讨论的，可以基于提供不同的氧化和/或蚀刻选择性特性来选择外延层222和224的材料。在一些实施例中，外延层222和224是基本上无掺杂剂的(即，具有约0cm-3
至约1
×
10
18
厘米-3
的非本征掺杂剂浓度)，其中例如在外延生长工艺期间不进行有意掺杂。
85.参考图28，形成了从衬底210延伸的多个半导体鳍230。在各个实施例中，每个鳍
230包括由衬底210形成的衬底部分212以及包括外延层222和224的外延堆叠的每个外延层的部分。可以使用包括双图案或多图案工艺的合适的工艺来制造鳍230。通常，双图案化或多图案化工艺将光刻和自对准工艺相结合，从而允许创建例如间距小于使用单个直接光刻工艺可获得的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。使用自对准工艺沿着图案化的牺牲层来形成间隔件。然后去除牺牲层，然后可以通过蚀刻初始外延堆叠220，使用其余的间隔件或心轴来图案化鳍230。蚀刻工艺可以包括干法蚀刻、湿法蚀刻、反应离子蚀刻(rie)、和/或其他合适的工艺。
86.在图27和28示出的所示实施例中，在对鳍230进行图案化之前，在外延堆叠220之上形成硬掩模(hm)层910。在一些实施例中，hm层包括氧化物层912(例如，可以包括sio2的内衬氧化物层)和形成在氧化物层之上的氮化物层914(例如，可以包括si3n4的内衬氮化物层)。氧化物层912可以充当外延堆叠220和氮化物层914之间的粘附层，并且可以充当用于蚀刻氮化物层914的蚀刻停止层。在一些示例中，hm氧化物层912包括热生长的氧化物、化学气相沉积(cvd)沉积的氧化物、和/或原子层沉积(ald)沉积的氧化物。在一些实施例中，通过cvd和/或其他合适的技术将hm氮化物层914沉积在hm氧化物层912上。
87.随后可以使用包括光刻和蚀刻工艺的合适工艺来制造鳍230。光刻工艺可以包括：在hm层910之上形成光致抗蚀剂层(未示出)；将光致抗蚀剂暴露于图案；执行曝光后烘烤工艺；以及使抗蚀剂显影，以形成包括抗蚀剂的图案化的掩模。在一些实施例中，可以使用电子束(e-beam)光刻工艺或利用euv区域中的光的euv区域中的光(具有例如约1-200nm的波长)的极紫外(euv)光刻工艺来对抗蚀剂进行图案化以形成图案化的掩模元件。然后，可以使用图案化的掩模来保护衬底210的区域以及在其上形成的层，同时蚀刻工艺在不受保护的区域中形成沟槽202，该沟槽202穿过hm层910、穿过外延堆叠220并进入到衬底210中，从而留下多个延伸的鳍230。可以使用干法蚀刻(例如，反应离子蚀刻)、湿法蚀刻、和/或它们的组合来蚀刻沟槽202。还可以使用在衬底上形成鳍的方法的许多其他实施例，包括例如限定鳍区域(例如，通过掩模或隔离区域)并且以鳍230的形式外延生长外延堆叠220。
88.接下来，如图29所示，形成插入多个鳍230之间的sti区域240。关于sti区域240的材料和工艺细节与先前讨论的sti区域14的材料和工艺细节类似，因此为了简洁起见不再重复。
89.参考图30a和图30b。虚设栅极结构250形成在衬底210之上并且至少部分地设置在鳍230之上。鳍230的位于虚设栅极结构250下面的部分可以被称为沟道区域。虚设栅极结构250还可以限定鳍230的源极/漏极(s/d)区域，例如，鳍230的与沟道区域相邻并在沟道区域的相对侧上的区域。
90.虚设栅极形成步骤首先在鳍230之上形成虚设栅极电介质层252。随后，在虚设栅极电介质层252之上形成虚设栅极电极层254和可以包括多个层256和258的硬掩模(例如，氧化物层256和氮化物层258)。然后，对硬掩模进行图案化，随后通过使用图案化的硬掩模作为蚀刻掩模来对虚设栅极电极层252进行图案化。在一些实施例中，在图案化虚设栅极电极层254之后，从鳍230的s/d区域去除虚设栅极电介质层252。蚀刻工艺可以包括湿法蚀刻、干法蚀刻和/或它们的组合。蚀刻工艺被选择为选择性地蚀刻虚设栅极电介质层252，而基本上不蚀刻鳍230、虚设栅极电极层254、氧化物掩模层256和氮化物掩模层258。虚设栅极电介质层和虚设栅极电极层的材料与之前讨论的虚设栅极电介质层108和虚设栅极电极层
110的材料类似，因此为了简洁起见不再重复。
91.在完成虚设栅极结构250的形成之后，在虚设栅极结构250的侧壁上形成栅极间隔件260。例如，在衬底210上沉积间隔件材料层。间隔件材料层可以是保形层，其随后被回蚀刻以形成栅极侧壁间隔件。在所示的实施例中，间隔件材料层260共形地设置在虚设栅极结构250的顶部和侧壁上。间隔件材料层260可以包括电介质材料，例如，氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、siocn膜、和/或前述项的组合。在一些实施例中，间隔件材料层260包括多个层，例如，第一间隔件层262和形成在第一间隔件层262之上的第二间隔件层264(图30b中示出)。举例来说，可以通过使用适当的沉积工艺在栅极结构250之上沉积电介质材料来形成间隔件材料层260。然后在沉积的间隔件材料层260上执行各向异性蚀刻工艺，以暴露鳍230的未被虚设栅极结构250覆盖的部分(例如，在鳍230的源极/漏极区域中)。可以通过该各向异性蚀刻工艺来完全去除间隔件材料层的位于虚设栅极结构250正上方的部分。可以保留间隔件材料层的位于虚设栅极结构250的侧壁上的部分，从而形成栅极侧壁间隔件，为了简单起见，这些栅极侧壁间隔件被表示为栅极间隔件260。应当注意，尽管在图30b的截面图中栅极间隔件260是多层结构，但是为了简单起见，在图30a的透视图中它们被示为单层结构。
92.接下来，如图31a和31b所示，通过使用例如各向异性蚀刻工艺来蚀刻半导体鳍230的横向延伸超过栅极间隔件260(例如，在鳍230的源极/漏极区域中)的暴露部分，从而在半导体鳍230中以及在相应的虚设栅极结构250之间形成凹陷r6，其中，该各向异性蚀刻工艺使用虚设栅极结构250和栅极间隔件260作为蚀刻掩模。在各向异性蚀刻之后，由于各向异性蚀刻，牺牲层222和沟道层224的端面与栅极间隔件260的相应的最外侧壁对准。在一些实施例中，可以通过利用等离子体源和反应气体的干法化学蚀刻来执行各向异性蚀刻。等离子体源可以是感应耦合等离子体(icr)源、变压器耦合等离子体(tcp)源、电子回旋共振(ecr)源等，并且反应气体可以是例如基于氟的气体(例如，sf6、ch2f2、ch3f、chf3等)、基于氯化物的气体(例如，cl2)、溴化氢气体(hbr)、氧气气体(o2)等、或前述项的组合。
93.接下来，在图32a和32b中，通过使用适当的蚀刻技术来使牺牲层222横向或水平地凹陷，从而形成横向凹部r7，该凹部r7各自垂直地位于相应的沟道层224之间。可以通过使用选择性蚀刻工艺来执行该步骤。作为示例而非限制，牺牲层222是sige并且沟道层224是硅，从而允许选择性蚀刻牺牲层222。在一些实施例中，选择性湿法蚀刻包括以比蚀刻si更快的蚀刻速率来蚀刻sige的apm蚀刻(例如，氨水-过氧化氢-水混合物)。在一些实施例中，选择性蚀刻包括sige氧化，然后是sigeo
x
去除。例如，氧化可由o3清洁提供，然后通过诸如nh4oh之类的蚀刻剂来去除sigeo
x
，该蚀刻剂以比蚀刻si更快的蚀刻速率来选择性蚀刻sigeo
x
。此外，因为si的氧化速率比sige的氧化速率低得多(有时低30倍)，所以沟道层224未显著地被横向凹陷牺牲层222的工艺蚀刻。结果，沟道层224横向延伸超过牺牲层222的相对的端面。
94.在图33a和图33b中，形成内部间隔件材料层270以填充由上面参考图32a和图32b所讨论的牺牲层222的侧向蚀刻而留下的凹部r7。内部间隔件材料层270可以是低k电介质材料，例如，sio2、sin、sicn或siocn，并且内部间隔件材料层270可以通过诸如ald之类的合适沉积方法形成。在内部间隔件材料层270的沉积之后，可以执行各向异性蚀刻工艺以修剪沉积的内部间隔件材料270，使得沉积的内部间隔件材料270的仅一些部分填充由横向蚀刻
牺牲层222所留下的凹部r7。在修剪工艺之后，为了简化起见，将沉积的内部间隔件材料的其余部分表示为内部间隔件270。内部间隔件270用于将金属栅极与在后续处理中形成的源极/漏极区域隔离。在图33a和图33b的示例中，内部间隔件270的侧壁与沟道层224的侧壁对准。
95.在图34中，在半导体鳍230的源极/漏极区域s/d之上形成源极/漏极外延结构280。源极/漏极外延结构280可以通过执行在鳍230上提供外延材料的外延生长工艺来形成。在外延生长工艺期间，虚设栅极结构250、栅极侧壁间隔件260和内部间隔件270将源极/漏极外延结构280限制在源极/漏极区域s/d中。关于gaa fet的源极/漏极外延结构280的材料和工艺细节与之前讨论的finfet的源极/漏极外延结构122的材料和工艺细节类似，因此为简洁起见不再重复。
96.在图35中，层间电介质(ild)层310形成在衬底210上。在一些实施例中，还在形成ild层310之前形成接触蚀刻停止层(cesl)300。关于cesl 300和ild层310的材料和工艺细节类似于cesl 124和ild层126的材料和工艺细节，因此为了简洁起见不再重复。在一些示例中，在沉积ild层310之后，可以执行平坦化工艺以去除ild层310的过量材料。例如，平坦化工艺包括化学机械平坦化(cmp)工艺，该化学机械平坦化(cmp)工艺去除ild层310的覆盖在虚设栅极结构250上的部分(以及cesl层的这样的部分，如果存在的话)，并且平坦化集成电路结构200的顶表面。在一些实施例中，cmp工艺还去除硬掩模层256、258(如图34中所示)并暴露虚设栅极电极层254。
97.此后，首先去除虚设栅极结构250(如图35所示)，然后去除牺牲层222。在图36中示出了所得的结构。在一些实施例中，通过使用选择性蚀刻工艺(例如，选择性干法蚀刻、选择性湿法蚀刻、或它们组合)去除虚设栅极结构250，该选择性蚀刻工艺以比蚀刻其他材料(例如，栅极侧壁间隔件260，cesl 300和/或ild层310)更快的蚀刻速率来蚀刻虚设栅极结构250中的材料，从而在相应的栅极侧壁间隔件260之间形成栅极沟槽gt2，其中牺牲层222暴露在栅极沟槽gt2中。随后，通过使用另一选择性蚀刻工艺来去除栅极沟槽gt2中的牺牲层222，该另一蚀刻工艺以比蚀刻沟道层224更快的蚀刻速率来蚀刻牺牲层222，从而在相邻沟道层224之间形成开口o6。以此方式，沟道层224成为悬挂在衬底210之上并位于源极/漏极外延结构290s/290d之间的纳米片。此步骤也称为通道释放工艺。在该中间处理步骤中，纳米片224之间的开口o6可以充满周围环境条件(例如，空气、氮气等)。在一些实施例中，取决于纳米片224的几何形状，纳米片224可以可互换地称为纳米线、纳米平板和纳米环。例如，在一些其他实施例中，由于用于完全去除牺牲层222的选择性蚀刻工艺，可以将沟道层224修剪为具有基本圆形的形状(即，圆柱形)。在这种情况下，所得的沟道层224可以被称为纳米线。
98.在一些实施例中，通过使用选择性湿法蚀刻工艺来去除牺牲层222。在一些实施例中，牺牲层222是sige并且沟道层224是硅，从而允许选择性地去除牺牲层222。在一些实施例中，选择性湿法蚀刻包括apm蚀刻(例如，氨水-过氧化氢-水混合物)。在一些实施例中，选择性去除包括sige氧化，然后是sigeo
x
去除。例如，氧化可由o3清洁提供，然后通过诸如nh4oh之类的蚀刻剂来去除sigeo
x
，该蚀刻剂以比蚀刻si更快的蚀刻速率来选择性蚀刻sigeo
x
。此外，因为si的氧化速率比sige的氧化速率低得多(有时低30倍)，所以沟道层224未显著地被沟道释放工艺蚀刻。可以注意到，沟道释放步骤和先前的横向凹陷牺牲层步骤
(如图32a和32b所示的步骤)均使用选择性蚀刻工艺，该选择性蚀刻工艺以比蚀刻si更快的蚀刻速率来蚀刻sige，因此在一些实施例中，这两个步骤可以使用相同的蚀刻剂化学物质。在这种情况下，沟道释放步骤的蚀刻时间/持续时间比先前的横向凹陷牺牲层步骤的蚀刻时间/持续时间更长，以便完全去除牺牲sige层。
99.在图37a和图37b中，替换栅极结构320分别形成在栅极沟槽gt2中以围绕悬挂在栅极沟槽gt2中的每个纳米片224。栅极结构320可以是gaa fet的最终栅极。最终栅极结构可以是高k/金属栅极堆叠，但其他成分也是可能的。在一些实施例中，每个栅极结构320形成与由多个纳米片224提供的多通道相关的栅极。例如，高k/金属栅极结构320形成在通过纳米片224的释放提供的开口o6(如图36所示)内。在各种实施例中，高k/金属栅极结构320包括形成在纳米片224周围的栅极电介质层322、形成在栅极电介质层322周围的功函数金属层324、以及形成在功函数金属层324周围并填充栅极沟槽gt2的其余部分的填充金属326。栅极电介质层322包括界面层(例如，氧化硅层)和位于界面层之上的高k栅极电介质层。如本文所使用和描述的，高k栅极电介质包括具有高介电常数(例如，大于热氧化硅的介电常数(～3.9))的电介质材料。在高k/金属栅极结构320中使用的功函数金属层324和/或填充金属层326可以包括金属、金属合金、或金属硅化物。高k/金属栅极结构320的形成可以包括沉积以形成各种栅极材料、一个或多个内衬层，以及一种或多种cmp工艺以去除过量的栅极材料。如沿着高k/金属栅极结构320的纵轴截取的图37b的截面图所示，高k/金属栅极结构320围绕每个纳米片224，因此高k/金属栅极结构320被称为gaa fet的栅极。关于gaa fet的栅极结构320的材料和工艺细节与finfet的栅极结构130类似，因此，为简洁起见不再重复。
100.在图38中，执行回蚀刻工艺以回蚀刻替换栅极结构320和栅极间隔件260，从而在回蚀刻的栅极结构320和回蚀刻的栅极间隔件260之上形成凹部。在一些实施例中，因为替换栅极结构320的材料具有与栅极间隔件260不同的蚀刻选择性，所以替换栅极结构320的顶表面可以与栅极间隔件260的顶表面处于不同的高度。例如，在如图38示出的所示实施例中，替换栅极结构320的顶表面低于栅极间隔件260的顶表面。然而，在一些其他实施例中，替换栅极结构320的顶表面可以与栅极间隔件260的顶表面齐平或高于栅极间隔件260的顶表面。此外，在一些实施例中，可以在回蚀刻替换栅极结构320和/或栅极间隔件260期间回蚀刻cesl300。在这种情况下，cesl 300具有比ild层310的顶表面更低的顶端。
101.然后，通过诸如cvd或ald之类的适当工艺分别在多个替换栅极结构320的顶部形成金属帽盖330。作为示例而非限制，金属帽盖330可以是基本上无氟的钨(ffw)膜，其氟杂质的量小于5原子百分比并且氯杂质的量大于3原子百分比。先前关于金属帽盖138讨论了关于ffw形成的工艺细节，因此为了简洁起见，不再重复。
102.在图39中，在金属帽盖330和栅极间隔件260之上形成栅极电介质帽盖340。因为金属帽盖330的顶表面低于栅极间隔件260的顶表面，所以每个电介质帽盖340具有阶梯状的底表面，其中下部台阶与金属帽盖330的顶表面接触，而上部台阶与栅极间隔件260的顶表面接触。关于电介质帽盖的材料和工艺细节与先前讨论的电介质帽盖142的材料和工艺细节类似，因此为了简洁起见，不再重复。
103.在图40中，形成了延伸穿过cesl 300和ild层310的源极/漏极接触件350。源极/漏极接触件350的形成包括，例如但不限于：执行一个或多个蚀刻工艺以形成延伸穿过ild层310和cesl 300的接触件开口，以暴露源极/漏极外延结构280；沉积过度填充接触件开口的
一种或更种的金属材料；然后执行cmp工艺，以去除位于接触件开口外部的多余金属材料。在一些实施例中，一个或多个蚀刻工艺是选择性蚀刻，其以比蚀刻电介质帽盖340和栅极间隔件260更快的蚀刻速率来蚀刻ild层310和cesl 300。结果，使用电介质帽盖340和栅极间隔件260作为蚀刻掩模来执行选择性蚀刻，使得接触件开口(以及因此源极/漏极接触件350)形成为与源极/漏极外延结构280自对准，而无需使用附加的光刻工艺。在这种情况下，允许形成自对准接触件350的电介质帽盖340可以被称为sac帽盖340。
104.在图41中，在形成了自对准源极/漏极接触件350之后，然后在源极/漏极接触件350和sac帽盖340之上沉积中间接触蚀刻停止层(mcesl)360。随后，在mcesl 146之上沉积另一ild层370。在一些实施例中，mcesl 360是氮化硅，并且ild层370是氧化硅(sio
x
)。
105.参考图42，通过使用第一蚀刻工艺(也被称为通孔蚀刻工艺)et5来图案化ild层370，以形成延伸穿过ild层370的通孔开口o8。通孔蚀刻工艺et5的蚀刻持续时间被控制为去除mcesl 360的一些部分，但不冲穿mcesl 360。作为该通孔蚀刻工艺et5的结果，在相应的通孔开口o8的下方形成凹部r8，该凹部r8在mcesl 360中延伸但不贯穿mcesl 360的整个厚度。凹部r8的形成允许在后续处理中氧化mcesl360的侧壁。在一些实施例中，凹部r8的深度d8与mcesl 360的厚度t8之比在约2：9至约7：9的范围内，例如约5：9。如果凹部深度d8与mcesl厚度t8之比过小，则在后续处理中形成的氧化侧壁可能太小以至于不能在随后的lrm蚀刻工艺中抑制横向蚀刻。如果凹部深度d8与mcesl厚度t8之比过大，则mcesl 360和下面的源极/漏极接触件350可能被过度蚀刻。关于通孔蚀刻工艺et5的工艺细节与之前讨论的通孔蚀刻工艺et1的工艺细节类似，因此为了简洁起见，不再重复。
106.在图43中，在完成通孔蚀刻工艺et5之后，在含氧环境中对mcesl层360的暴露部分进行处理，从而使mcesl 360的暴露部分的表面层被氧化以在mcesl层360中形成氧化区域3601，同时保留mcesl层360的其余区域3602未被氧化。处理步骤可包括o2等离子体处理，其中含氧气体被导入到工艺室中，在该工艺室中由含氧气体生成等离子体。先前已经关于图16a讨论了关于o2等离子体处理的工艺细节，因此为了简洁起见，不再重复。
107.作为o2等离子体处理的结果，在mcesl 360中的凹部r8的底表面和侧壁中发生氧化，从而导致氧化区域3601具有氧化底部3601b和氧化侧壁部分3601s，该氧化侧壁部分3601s从氧化底部部分3601b向上延伸并横向围绕氧化底部部分3601b。
108.在一些实施例中，氧化底部部分3601b和氧化侧壁部分3601s具有相同的厚度(例如，在约1nm至约3nm的范围内)。在一些其他实施例中，氧化侧壁部分3601s具有比氧化底部部分3601b更厚的厚度。例如，氧化侧壁部分3601s与氧化底部部分3601b的厚度比可以大于约1：1、2：1、3：1、4：1或5：1。较厚的氧化侧壁部分3601s允许针对随后的lrm蚀刻具有较高的抗蚀刻性。较薄的氧化底部部分3601b允许缩短的lrm蚀刻持续时间，这是因为要在lrm蚀刻中去除氧化底部部分3601b。在一些实施例中，氧化侧壁部分3601s具有从底部到顶部的厚度梯度。例如，氧化侧壁部分3601s可以在顶部较厚而在底部较薄。
109.在mcesl 360由sin制成的一些实施例中，o2等离子体处理得到位于mcesl 360中并且位于通孔o8下方的氧化的氮化物区域(氮氧化硅(sio
x
ny))3601、以及使氧化的氮化物区域3601的底侧成杯状的未氧化的氮化物区域3602。在一些实施例中，由于等离子体处理，氧化区域3601可具有氧浓度梯度。例如，随着与凹部r8的表面的距离增加，氧化区域3601中的氧原子百分比可降低。更详细地，随着与凹部r8的侧壁的距离增加，氧化侧壁部分3601s
的氧原子百分比降低，并且随着与凹部r8的底表面的距离增加，氧化底部部分3601b的氧原子百分比降低。在mcesl 360是氮化硅的一些实施例中，随着与凹部r8的表面的距离增加，氧化区域中的氧氮原子比可降低。更详细地，随着与凹部r8的侧壁的距离增加，氧化侧壁部分3601s的氧氮原子比可降低，并且随着与凹部r8的底表面的距离增加，氧化底部部分3601b的氧氮原子比降低。
110.参考图44a，执行lrm蚀刻工艺et6以穿透mcesl 360，从而向下加深通孔开口o8到源极/漏极触点350。由于lrm蚀刻工艺et6，源极/漏极接触件350在加深的通孔开口o8的底部处被暴露。先前关于lrm蚀刻工艺et2讨论了关于lrm蚀刻工艺et6的工艺细节，因此为了简洁，在此不再重复。
111.由于氧化侧壁部分3601s抑制或减慢lrm蚀刻工艺et6期间的横向蚀刻，通孔开口o8的侧壁o80线性延伸穿过ild层370的整个厚度和mcesl 360的整个厚度，并且不发生弯曲或弯曲可以忽略不计。更详细地，ild层370具有限定通孔开口o8的上部的线性侧壁o81并且mcesl360具有限定通孔开口o8的下部的线性侧壁o82，并且线性侧壁o81和o82彼此对准。在一些实施例中，mcesl 360的线性侧壁o82具有氧化侧壁部分3601s的侧壁，该氧化侧壁部分3601s的侧壁从ild层370的线性侧壁o81向下延伸，并且mcesl 360的线性侧壁o82具有未氧化区域3602的侧壁，该未氧化区域3602的侧壁从氧化侧壁部分3601s的侧壁向下延伸。在如图44a所示的一些实施例中，未氧化区域3602的侧壁与氧化侧壁部分3601s的侧壁对准。然而，在一些其他实施例中，由于lrm蚀刻工艺et6可在未氧化区域3602中引起比氧化侧壁部分3601s中更多的横向蚀刻，未氧化区域3602的侧壁可相对于氧化侧壁部分3601s的侧壁稍微横向向后设置(如虚线dl5所示)。即使在这种情况下，与没有形成氧化侧壁部分3601s的情况相比，通孔开口o8仍具有减轻的弯曲缺陷，这是因为弯曲轮廓是位于在氧化侧壁部分3601s的下方的未氧化区域3602上的。
112.在如图44a所示的一些实施例中，由于lrm蚀刻工艺et6的各向异性蚀刻的性质，通孔开口o8具有渐缩的侧壁轮廓。然而，在一些其他实施例中，可以对lrm蚀刻工艺et6和/或先前的通孔蚀刻工艺et5的蚀刻条件进行微调，以允许通孔开口o8具有垂直的侧壁轮廓，如图44b所示。
113.接下来，在图45a中，然后在通孔开口o8中形成源极/漏极通孔380，以形成与源极/漏极接触件350的物理和电气连接。关于源极/漏极通孔380的材料和工艺细节与先前讨论的源极/漏极通孔150的材料和工艺细节类似，因此为了简洁起见，不再重复。
114.源极/漏极通孔380继承了基本上无弯曲的通孔o8的几何形状，因此源极/漏极通孔380也基本上没有弯曲。换句话说，源极/漏极通孔380的侧壁线性地延伸穿过ild层370的整个厚度和mcesl 360的整个厚度，并且不存在或弯曲可以忽略不计。更详细地，源极/漏极通孔380形成与ild层370的第一线性界面3801，以及与mcesl 360的第二内衬界面3802。第二线性接口3802从第一线性接口3801向下延伸，并且线性接口3801和3802彼此对准。在一些实施例中，第二界面3802包括形成在源极/漏极通孔380与氧化侧壁部分3601s之间的上界面3803，以及形成在源极/漏极通孔380与未氧化区域3602之间的下界面3804。下界面3804从上界面3803向下延伸。在图45a所示的一些实施例中，下界面3804与上界面3803对准。然而，在一些其他实施例中，由于lrm蚀刻工艺et6可在未氧化区域3602中引起比氧化侧壁部分3601s中更多的横向蚀刻，因此下界面3804可以相对于上界面3803稍微横向向后设
置(如虚线dl6所示)。即使在这种情况下，与未形成氧化侧壁部分3601s的情况相比，源极/漏极通孔380仍具有减轻的弯曲缺陷，这是因为弯曲轮廓是位于源极/漏极通孔380与未氧化区域3602之间的下界面3804上的。
115.在如图45a所示的一些实施例中，由于lrm蚀刻工艺et6的各向异性蚀刻的性质，源极/漏极通孔380具有渐缩的侧壁轮廓。然而，在一些其他实施例中，lrm蚀刻工艺et6的蚀刻条件可以被微调，以允许通孔开口o8(并且因此允许源极/漏极通孔380)具有垂直的侧壁轮廓，如图45b所示。
116.图46-51示出了根据本公开的一些其他实施例的用于制造集成电路结构200a的各个阶段的示例性截面图。应当理解，可以在图16-51所示工艺之前、期间和之后提供附加操作，对于该方法的附加的实施例，下面描述的操作中的一些可以被替换或消除。这些操作/工艺的顺序可以是可互换的。在以下实施例中可以采用与图27-45b所描述的相同或类似的配置、材料、工艺和/或操作，并且详细说明可能被省略。
117.在形成如图41所示的结构之后，对ild层370进行图案化，以形成栅极接触件开口o9，该栅极接触件开口o9向下延伸穿过ild层370、mcesl 360和电介质帽盖340并且到达金属帽盖330。在图46中示出了所得的结构。可以通过使用适当的光刻和蚀刻技术来图案化ild层370。
118.接下来，如图47所示，在衬底12之上形成图案化的掩模层m10，以填充栅极接触件开口o9。图案化的掩模层m10具有位于源极/漏极接触件350正上方的开口o10。在一些实施例中，图案化的掩模层m10可以是通过适当的光刻工艺形成的光致抗蚀剂掩模。例如，光刻工艺可以包括：在如图46所示的结构之上旋涂光致抗蚀剂层；执行曝光后烘烤工艺；以及显影光刻胶层，以形成图案化的掩模层m10。
119.在图48中，执行通孔蚀刻工艺et7，以形成延伸穿过ild层370的通孔开口o11。通孔蚀刻工艺et7的蚀刻持续时间被控制为去除mcesl360的一部分，但不冲穿mcesl 360。作为该通孔蚀刻工艺et7的结果，在通孔开口o11下方形成凹部r11，该凹部r11在mcesl 360中延伸但不贯穿mcesl 360的整个厚度。凹部r11的形成允许在后续处理中氧化mcesl 360的侧壁。先前已经关于通孔蚀刻工艺et1讨论了关于通孔蚀刻工艺et7的工艺细节，因此为了简洁，在此不再重复。凹部深度与mcesl厚度之比类似于先前关于图23所讨论的比率，因此为简洁起见，不再重复。
120.在图49中，在完成通孔蚀刻工艺et7之后，在含氧环境中对mcesl层360的暴露部分进行处理，使得mcesl 360的暴露部分的表面层被氧化以在mcesl 360中形成氧化区域3603，同时保留mcesl层360的其余区域3602未被氧化。处理步骤可包括o2等离子体处理，其中含氧气体导入到工艺室中，在该工艺室中由含氧气体生成等离子体。有关o2等离子体处理的工艺细节已在前面关于图16a讨论过，因此为了简洁起见，在此不再重复。
121.作为o2等离子体处理的结果，在mcesl 360中的凹部r11的底表面和侧壁中发生氧化，从而产生氧化区域3603，该氧化区域3603具有氧化底部部分3603b和从氧化底部部分3603b向上延伸的氧化侧壁部分3603s。如图49的截面图所示，氧化侧壁部分1463s位于氧化底部部分3603b的第一侧(例如，图中的左侧)，而不存在于氧化底部部分3603b第二侧(例如，图中的右侧)。
122.在一些实施例中，氧化底部部分3603b和氧化侧壁部分3603s具有相同的厚度(例
如，在约1nm至约3nm的范围内)。在一些其他实施例中，氧化侧壁部分3603s具有比氧化底部部分3603b更厚的厚度。较厚的氧化侧壁部分3603s允许针对随后的lrm蚀刻具有较高的抗蚀刻性。较薄的氧化底部部分3603b允许缩短的lrm蚀刻持续时间。在一些实施例中，氧化侧壁部分3603s具有从底部到顶部的厚度梯度。例如，氧化侧壁部分3603s可以在顶部较厚而在底部较薄。
123.在一些实施例中，由于等离子体处理，氧化区域3603可具有氧浓度梯度。例如，随着与凹部r11的表面的距离增加，氧化区域3603中的氧原子百分比可降低。更详细地，随着与凹部r11的侧壁的距离增加，氧化侧壁部分3603s的氧原子百分比降低，并且随着与凹部r11的底表面的距离增加，氧化底部部分3603b的氧原子百分比降低。在mcesl 360是氮化硅的一些实施例中，随着与凹部r11的表面的距离增加，氧化区域中的氧氮原子比可降低。更详细地，随着与凹部r11的侧壁的距离增加，氧化侧壁部分3603s的氧氮原子比可降低，并且随着与凹部r11的底表面的距离增加，氧化底部部分3603b的氧氮原子比降低。
124.在一些实施例中，o2等离子体处理可能在图案化的掩模层m10上引起等离子体灰分，这进而可能修剪图案化的掩模层m10。结果，o2等离子体处理条件(例如，处理持续时间、rf功率、压力等)被控制为导致在mcesl 360中氧化区域3603的形成以及在图案化的掩模层m10中的可忽略不计的损失。该可忽略不计的损失意味着图案化的掩模层m10中的开口o10的尺寸变化小于约10％。
125.在图50中，执行lrm蚀刻工艺et8以穿透mcesl 360，从而向下加深通孔o11到源极/漏极接触件350和电介质帽盖340的在源极/漏极接触件350和图案化的掩模层m10之间的部分。作为lrm蚀刻工艺et8的结果，源极/漏极触点350和电介质盖340在加深的通孔开口o11的底部处被暴露。关于lrm蚀刻工艺et8的工艺细节先前已经关于lrm蚀刻工艺et2进行了讨论，因此为了简洁起见，在此不再重复。
126.由于氧化侧壁部分3603s在lrm蚀刻工艺et8期间抑制或减缓横向蚀刻，所以通孔开口o11的侧壁线性延伸穿过ild层370的整个厚度和mcesl 360的整个厚度，并且不发生弯曲或弯曲可以忽略不计。更详细地，ild层370具有限定通孔开口o11的上部的线性侧壁o111并且mcesl 360还具有限定通孔开口o11的下部的线性侧壁o112，并且线性侧壁o111和o112彼此对准。在一些实施例中，mcesl 360的线性侧壁o112具有氧化侧壁部分3603s的侧壁，该氧化侧壁部分3603s的侧壁从ild层370的线性侧壁o111向下延伸，并且mcesl 360的线性侧壁o112具有未氧化区域3602的侧壁，该未氧化区域3602的侧壁从氧化侧壁部分3603s的侧壁向下延伸。在如图50所示的一些实施例中，未氧化区域3602的侧壁与氧化侧壁部分3603s的侧壁对准。然而，在一些其他实施例中，未氧化区域3602的侧壁可相对于氧化侧壁部分3603s的侧壁稍微横向向后设置，这是因为lrm蚀刻工艺et8可在未氧化区域3602中引起比在氧化侧壁部分3603s中更多的横向蚀刻。即使在这种情况下，与未形成氧化侧壁部分3603s的情况相比，通孔开口o11仍具有减轻的弯曲缺陷，这是因为弯曲轮廓是位于未氧化区域3602上的。
127.在lrm蚀刻工艺et8完成之后，通过灰化和/或湿剥离来从栅极接触件开口o9去除图案化的掩模层m10，然后形成对接接触件390以填充通孔开口o11和栅极接触件开口o9两者。在图51中示出了所得的结构。栅极结构320通过源极/漏极接触件350、对接接触件390和金属帽盖330电气地耦合到源极/漏极外延结构280。关于对接接触件390的材料和制造工艺
细节类似于关于源极/漏极通孔150的材料和制造工艺细节，因此为了简洁起见，在此不再重复。
128.基于上述讨论，可以看出本公开提供了优点。然而应当理解，其他实施例可以提供附加的优点，并且本文不一定公开了所有优点，并且并非所有实施例都要求具有特定的优点。一个优点是由于附加的氧等离子体处理，可以减轻mcesl中通孔开口的弯曲轮廓。另一优点是可以降低泄漏电流的风险(例如，从源极/漏极通孔到栅极接触件和/或栅极结构的泄漏电流)。另一个优点是，因为从无弯曲的源极/漏极通孔到栅极接触件的距离大于从弯曲的源极/漏极通孔到栅极接触件的距离，所以可以改进电阻电容(rc)延迟。
129.在一些实施例中，一种方法包括：在源极/漏极区域之上形成源极/漏极接触件；在源极/漏极接触件之上形成蚀刻停止层，并且在蚀刻停止层之上形成层间电介质(ild)层；执行第一蚀刻工艺，以形成延伸穿过ild层的通孔开口以及蚀刻停止层中的凹部；氧化蚀刻停止层中的凹部的侧壁；在氧化蚀刻停止层中的凹部的侧壁之后，执行第二蚀刻工艺以使通孔开口向下延伸到源极/漏极接触件；以及在执行第二蚀刻工艺之后，在通孔开口中形成源极/漏极通孔。在一些实施例中，氧化蚀刻停止层中的所述凹部的侧壁是使用氧等离子体进行的。在一些实施例中，氧等离子体由o2气体生成。在一些实施例中，氧等离子体是由o2气体和以下项中的一项或多项的气体混合物生成的：ar气体、he气体、ne气体、kr气体、n2气体、co气体、co2气体、c
xhyfz
气体、nf3气体、羰基硫(cos)气体以及so2气体，其中，x、y和z大于零。在一些实施例中，第二蚀刻工艺使用与在第一蚀刻工艺中所使用的蚀刻剂不同的蚀刻剂。在一些实施例中，第一蚀刻工艺是使用由无氢气体混合物生成的等离子体的等离子体蚀刻工艺。在一些实施例中，第二蚀刻工艺是使用由含氢气体混合物生成的等离子体的等离子体蚀刻工艺。在一些实施方案中，含氢气体混合物是含氟气体和氢气的混合物。在一些实施例中，含氟气体是chf3气体、cf4气体，或其组合。在一些实施例中，第二蚀刻工艺导致：在蚀刻停止层的氧化侧壁上产生与在蚀刻停止层的未氧化部分上相比更小的横向蚀刻。
130.在一些实施例中，一种方法包括：在外延结构之上形成源极/漏极接触件；在源极/漏极接触件之上顺序地沉积蚀刻停止层和层间电介质(ild)层；在ild层上执行第一蚀刻工艺，直到蚀刻停止层具有凹部；在执行第一蚀刻工艺之后，对蚀刻停止层进行处理，使得蚀刻停止层具有使凹部的下侧成杯状的经处理区域和位于经处理区域下方的未处理区域；在对蚀刻停止层进行处理之后，执行第二蚀刻工艺以穿透蚀刻停止层，其中，第二蚀刻工艺以比蚀刻未处理区域更慢的蚀刻速率来蚀刻蚀刻停止层的经处理区域；以及在执行第二蚀刻工艺之后，形成延伸穿过蚀刻停止层的源极/漏极通孔。在一些实施例中，蚀刻停止层是使用氧等离子体来处理的。在一些实施方案中，经处理区域具有比未经处理区域更高的氧原子百分比。在一些实施例中，经处理区域具有氧浓度梯度。在一些实施例中，经处理区域的氧原子百分比随着与凹部的表面的距离的增加而降低。在一些实施例中，第二蚀刻工艺使用与氢气的气体混合物，并且第一蚀刻工艺不含氢气。
131.在一些实施例中，一种器件包括：源极/漏极接触件，该源极/漏极接触件位于晶体管的源极/漏极区域之上；蚀刻停止层，该蚀刻停止层位于源极/漏极接触件上方；层间电介质(ild)层，该层间电介质(ild)层位于蚀刻停止层上方；以及源极/漏极通孔，该源极/漏极通孔延伸穿过ild层和蚀刻停止层到源极/漏极接触件，其中，蚀刻停止层具有与源极/漏极通孔接触并与源极/漏极接触件隔开的氧化区域。在一些实施例中，蚀刻停止层的未氧化区
域与源极/漏极接触件接触。在一些实施例中，源极/漏极通孔形成与氧化区域的第一界面，并且形成与未氧化区域的第二界面，并且第二界面与第一界面对准。在一些实施例中，源极/漏极通孔形成与氧化区域的第一界面，并且形成与所述未氧化区域的第二界面，并且第二界面相对于第一界面横向向后设置。
132.上文概述了一些实施例的特征，以使本领域技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该领会的是，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与这里引入的实施例相同的目的和/或达到与这里引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
133.示例1.一种用于形成半导体器件的方法，包括：在源极/漏极区域之上形成源极/漏极接触件；在所述源极/漏极接触件之上形成蚀刻停止层，并且在所述蚀刻停止层之上形成层间电介质ild层；执行第一蚀刻工艺，以形成延伸穿过所述ild层的通孔开口以及所述蚀刻停止层中的凹部；氧化所述蚀刻停止层中的所述凹部的侧壁；在氧化所述蚀刻停止层中的所述凹部的侧壁之后，执行第二蚀刻工艺以使所述通孔开口向下延伸到所述源极/漏极接触件；以及在执行所述第二蚀刻工艺之后，在所述通孔开口中形成源极/漏极通孔。
134.示例2.根据示例1所述的方法，其中，所述蚀刻停止层中的所述凹部的侧壁是使用氧等离子体来氧化的。
135.示例3.根据示例2所述的方法，其中，所述氧等离子体是由o2气体生成的。
136.示例4.根据示例2所述的方法，其中，所述氧等离子体是由o2气体和以下项中的一项或多项的气体混合物生成的：ar气体、he气体、ne气体、kr气体、n2气体、co气体、co2气体、c
xhyfz
气体、nf3气体、羰基硫cos气体以及so2气体，其中，x、y和z大于零。
137.示例5.根据示例1所述的方法，其中，所述第二蚀刻工艺使用与在所述第一蚀刻工艺中所使用的蚀刻剂不同的蚀刻剂。
138.示例6.根据示例1所述的方法，其中，所述第一蚀刻工艺是使用由无氢气体混合物生成的等离子体的等离子体蚀刻工艺。
139.示例7.根据示例1所述的方法，其中，所述第二蚀刻工艺是使用由含氢气体混合物生成的等离子体的等离子体蚀刻工艺。
140.示例8.根据示例7所述的方法，其中，所述含氢气体混合物是含氟气体和氢气的混合物。
141.示例9.根据示例8所述的方法，其中，所述含氟气体是chf3气体、cf4气体、或它们的组合。
142.示例10.根据示例1所述的方法，其中，所述第二蚀刻工艺导致：在所述蚀刻停止层的氧化侧壁上产生与在所述蚀刻停止层的未氧化部分上相比更少的横向蚀刻。
143.示例11.一种用于形成半导体器件的方法，包括：在外延结构之上形成源极/漏极接触件；在所述源极/漏极接触件之上按顺序地沉积蚀刻停止层和层间电介质ild层；在所述ild层上执行第一蚀刻工艺，直到所述蚀刻停止层具有凹部；在执行所述第一蚀刻工艺之后，对所述蚀刻停止层进行处理，使得所述蚀刻停止层具有使所述凹部的下侧成杯状的经处理区域和位于所述经处理区域下方的未处理区域；在对所述蚀刻停止层进行处理之后，
执行第二蚀刻工艺以穿透所述蚀刻停止层，其中，所述第二蚀刻工艺以比蚀刻所述未处理区域更慢的蚀刻速率来蚀刻所述蚀刻停止层的所述经处理区域；以及在执行所述第二蚀刻工艺之后，形成延伸穿过所述蚀刻停止层的源极/漏极通孔。
144.示例12.根据示例11所述的方法，其中，所述蚀刻停止层是使用氧等离子体来进行处理的。
145.示例13.根据示例11所述的方法，其中，所述经处理区域具有比所述未处理区域更高的氧原子百分比。
146.示例14.根据示例11所述的方法，其中，所述经处理区域具有氧浓度梯度。
147.示例15.根据示例11所述的方法，其中，所述经处理区域的氧原子百分比随着与所述凹部的表面的距离的增加而降低。
148.示例16.根据示例11所述的方法，其中，所述第二蚀刻工艺使用与氢气的气体混合物，并且所述第一蚀刻工艺不含氢气。
149.示例17.一种半导体器件，包括：源极/漏极接触件，所述源极/漏极接触件位于晶体管的源极/漏极区域之上；蚀刻停止层，所述蚀刻停止层位于所述源极/漏极接触件之上；层间电介质ild层，所述ild层位于所述蚀刻停止层之上；以及源极/漏极通孔，所述源极/漏极通孔延伸穿过所述ild层和所述蚀刻停止层到所述源极/漏极接触件，其中，所述蚀刻停止层具有与所述源极/漏极通孔接触的氧化区域和使所述氧化区域与所述源极/漏极接触件间隔开的未氧化区域。
150.示例18.根据示例17所述的半导体器件，其中，所述蚀刻停止层的所述未氧化区域与所述源极/漏极接触件接触。
151.示例19.根据示例17所述的半导体器件，其中，所述源极/漏极通孔形成与所述氧化区域的第一界面，并且形成与所述未氧化区域的第二界面，并且所述第二界面与所述第一界面对准。
152.示例20.根据示例17所述的半导体器件，其中，所述源极/漏极通孔形成与所述氧化区域的第一界面，并且形成与所述未氧化区域的第二界面，并且所述第二界面相对于所述第一界面横向向后设置。