图像传感器、点对点电性连接装置及其制作方法与流程

1.本发明属于图像传感领域，特别是涉及一种图像传感器、点对点电性连接装置及其制作方法。


背景技术：

2.现代社会，图像传感器遍布生活与工业生产的各个方面，如手机拍摄、全面解析深度(tof)面部识别、医疗影像、工业探伤、食品安全等多个领域。通常图像传感器主要包括光电二极管像素阵列和积分电路，用于将模拟光信号转换成电信号并进行数模转换，最终呈现为图像。
3.目前在图像传感器领域，部分速率较低的应用，如传统线阵探测器、数字x线摄影(dr)等通常采用光电二极管像素阵列引出驱动与数据线到外围电路并进行逐行信号读取的模式，在某些高速应用中，例如传统ct与近年来兴起的光子计数技术(photon counting)，多采用将光电二极管像素阵列以倒装芯片(芯片倒装)的方式安装到与之尺寸匹配的积分电路像素阵列上，或者以打线(wire bond)的形式将光电二极管像素阵列的像素信号引出到积分电路像素阵列上，实现光电二极管像素阵列与积分电路像素阵列的点对点电性连接，可以实现较高的读出速率，且容易通过阵列拼接实现大规模阵列，使用前景广泛。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图像传感器、点对点电性连接装置及其制作方法，用于解决现有技术中读出电路(roic)面积较大导致成本较高及打线工艺难度较高等问题。
5.为实现上述目的及其他相关目的，本发明提供一种用于图像传感器的点对点电性连接装置，所述点对点电性连接装置包括：基底，所述基底上分布有一用于光电转换元件像素阵列芯片倒装连接的第一电极阵列与一用于积分电路像素阵列芯片倒装连接的第二电极阵列，所述第一电极阵列与所述第二电极阵列间排布有若干导线，所述导线连接所述第一电极阵列与所述第二电极阵列相对应的一对像素电极点，以实现所述光电转换元件像素阵列芯片与所述积分电路像素阵列芯片的像素间的点对点电性连接。
6.可选地，所述第一电极阵列和所述第二电极阵列包含相同数量的像素电极点。
7.可选地，所述基底包括玻璃基板，所述玻璃基板上设置有多个交替层叠的金属导线层和绝缘层，所述绝缘层中设有导电通孔以将相应的金属导线层引出至所述绝缘层顶面，所述第一电极阵列和所述第二电极阵列设置于所述绝缘层顶面并与所述导电通孔连接，并通过相应的金属导线层实现点对点电性连接。
8.可选地，所述第二电极阵列中相邻两像素电极点的间距小于所述第一电极阵列中相邻两像素电极点的间距，所述间距为5毫米～200毫米。
9.可选地，所述第二电极阵列包含的像素电极点数量大于所述第一电极阵列包含的
像素电极点数量，所述第二电极阵列还包括用于所述积分电路像素阵列芯片引出的驱动电极阵列，所述基底上还设有第三电极阵列，所述第三电极阵列与所述驱动电极阵列通过导线连接，所述第三电极阵列用于与外围驱动电路板连接。
10.本发明还提供一种用于图像传感器的点对点电性连接装置的制作方法，所述制作方法包括步骤：1)提供一基底；2)于所述基底上形成绝缘层；3)于所述绝缘层上形成金属层，并对所述金属层进行图形化处理，以形成金属导线层；4)重复进行步骤2)和步骤3)；5)于所述绝缘层中制作导电通孔以将相应的金属导线层引出至最顶层的所述绝缘层的顶面；6)于最顶层的所述绝缘层的顶面制作用于光电转换元件像素阵列芯片倒装连接的第一电极阵列与一用于积分电路像素阵列芯片倒装连接的第二电极阵列，所述第一电极阵列与所述第二电极阵列通过所述金属导线层连接以形成一对像素电极点，以实现所述光电转换元件像素阵列芯片与所述积分电路像素阵列芯片的像素间的点对点电性连接。
11.可选地，还包括步骤：于最顶层的所述绝缘层上形成保护层，并于所述保护层中形成开孔，所述开孔显露所述第一电极阵列和所述第二电极阵列。
12.可选地，步骤6)包括：6-1)于最顶层的所述绝缘层的顶面形成金属层；6-2)刻蚀所述金属层，以同时形成所述第一电极阵列、所述第二电极阵列以及位于最顶层的金属导线层；6-3)于最顶层的所述绝缘层上形成保护层，所述保护层覆盖位于最顶层的所述金属导线层，并于所述保护层中形成开孔，所述开孔显露所述第一电极阵列和所述第二电极阵列。
13.可选地，所述基底包括玻璃基底，所述绝缘层包括有机物绝缘物、绝缘氧化物及绝缘氮化物中的一种，所述金属导线层包括透明导电物、钼、铝和铜中的一种或多种组成的叠层。
14.本发明还提供一种图像传感器，所述图像传感器包括：如上任意一项方案所述的用于图像传感器的点对点电性连接装置；光电转换元件像素阵列芯片，倒装连接在所述第一电极阵列上；积分电路像素阵列芯片，倒装连接在所述第二电极阵列。
15.可选地，所述积分电路像素阵列芯片的顶面还设有用于所述积分电路像素阵列芯片引出的驱动电极阵列，所述图像传感器还包括外围驱动电路板，所述驱动电极阵列通过金属线或柔性线路板与所述外围驱动电路板连接。
16.可选地，所述第二电极阵列还包括用于所述积分电路像素阵列芯片引出的驱动电极阵列，所述基底上还设有第三电极阵列，所述第三电极阵列与所述驱动电极阵列通过导线连接，所述图像传感器还包括外围驱动电路板，所述第三电极阵列通过柔性线路板或金属导线与所述外围驱动电路板连接。
17.可选地，所述积分电路像素阵列芯片形成于一覆晶薄膜基板上，所述覆晶薄膜基板具有第一芯片电极阵列和第二芯片电极阵列，所述第一芯片电极阵列倒装连接于所述第二电极阵列上，以实现所述积分电路像素阵列芯片与所述光电转换元件像素阵列芯片的像素间的点对点电性连接，所述第二芯片电极阵列与外围驱动电路板连接，以实现所述积分电路像素阵列芯片与所述外围驱动电路板的连接。
18.可选地，每对所述像素电极点连接光电转换元件像素阵列芯片上的一个光电转换元件并将所述光电转换元件连接至所述积分电路像素阵列芯片。
19.可选地，所述光电转换元件像素阵列芯片包括光电二极管像素阵列芯片，所述积分电路像素阵列芯片包括硅基专用集成电路芯片。
20.可选地，所述光电二极管像素阵列芯片为硅基可见光光电二极管像素阵列芯片，所述硅基可见光光电二极管像素阵列芯片上还形成有闪烁体，所述闪烁体用于将高能射线转换成可见光，所述可见光光电二极管像素阵列芯片用于将所述可见光转换为电信号。
21.可选地，所述光电二极管像素阵列芯片为直接型光电探测器像素阵列芯片，用于将高能射线直接转换成电信号。
22.可选地，所述直接型光电探测器像素阵列芯片包括碲锌镉晶体探测器像素阵列芯片。
23.可选地，所述高能射线包括x射线、α射线、β射线及γ射线中的一种。
24.可选地，所述光电转换元件像素阵列芯片与所述积分电路像素阵列芯片之间具有间距，所述间距为5毫米～200毫米。
25.如上所述，本发明的图像传感器、点对点电性连接装置及其制作方法，具有以下有益效果：
26.本发明开创性地利用了面板生产线的工艺能力，生产出低成本的点对点电性连接装置，简化了高速图像传感器中的光电转换元件像素阵列芯片与积分电路像素阵列芯片间的像素电极点连接，降低了工艺成本，同时可以提高工艺良率，并且更有利于积分电路像素阵列芯片对高能射线防护与温度隔绝。本发明可以降低积分电路像素阵列芯片(roic)的需要面积较大而造成的成本问题，降低了光电转换元件像素阵列芯片与积分电路像素阵列芯片之间连接工艺难度，并有效解决了积分电路像素阵列芯片的辐射防护问题和温度隔绝问题。
附图说明
27.图1～图7显示为本发明实施例的用于图像传感器的点对点电性连接装置的制作方法各步骤所呈现的结构示意图，其中，图7显示为本发明实施例的用于图像传感器的点对点电性连接装置的结构示意图。
28.图8～图9显示为本发明一个实施例的图像传感器的结构示意图。
29.图10显示为本发明另一个实施例的图像传感器的结构示意图。
30.图11显示为本发明又一个实施例的图像传感器的结构示意图
31.元件标号说明
32.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
点对点电性连接装置
33.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
玻璃基板
34.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一绝缘层
35.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一金属导线层
36.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二绝缘层
37.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二金属导线层
38.106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三绝缘层
39.107
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三金属导线层
40.108
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四绝缘层
41.109
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四金属导线层
42.110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第五绝缘层
43.111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
导电通孔
44.112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一电极阵列
45.113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二电极阵列
46.114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
保护层
47.11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
导线
48.131
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
驱动电极阵列
49.132
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三电极阵列
50.14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光电转换元件像素阵列芯片
51.15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
积分电路像素阵列芯片
52.16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
外围驱动电路板
53.17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属线
54.18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
柔性线路板
55.19
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
覆晶薄膜
具体实施方式
56.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
57.如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
58.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
59.在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
60.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
61.若光电二极管像素阵列芯片是以芯片倒装的方式安装到积分电路像素阵列芯片上，那么积分电路像素阵列的面积与光电二极管像素阵列芯片需要完全相同，而光电二极管像素阵列芯片的面积需要满足一定实际应用要求，在很多情况下不能做得太小，如ct探测器，那么积分电路像素阵列芯片的面积也要做得相对较大。而需要注意的是，积分电路像素阵列芯片的成本是探测器成本的主要部分，大面积的积分电路像素阵列芯片会直接提高
探测器成本。
62.若光电二极管像素阵列芯片是以打线的方式(wire bond)连接到积分电路像素阵列芯片上，在光电二极管像素阵列芯片精度较高、像素较多的情况下，打线数量会非常多(例如32*32的小阵列就需要打1024根导线)，工艺难度大，而且光电二极管像素阵列芯片与积分电路像素阵列芯片的距离必须非常近才可以满足打线要求，这样的分布不利于电路的辐射防护，会造成探测器寿命下降。
63.本发明的目的是通过一种新的光电二极管像素阵列芯片与积分电路像素阵列芯片的电性连接方式，解决大面积积分电路像素阵列芯片的成本问题、光电二极管像素阵列芯片与积分电路像素阵列芯片之间打线工艺难度问题、积分电路像素阵列芯片的辐射防护问题及积分电路像素阵列芯片的温度隔绝问题。
64.实施例1
65.如图7所示，本实施例提供一种用于图像传感器的点对点电性连接装置10，所述点对点电性连接装置包括：基底，所述基底上分布有一用于光电转换元件像素阵列芯片14倒装连接的第一电极阵列112与一用于积分电路像素阵列芯片15倒装连接的第二电极阵列113，所述第一电极阵列112与所述第二电极阵列113间排布有若干导线11，所述导线11连接所述第一电极阵列112与所述第二电极阵列113相对应的一对像素电极点，以实现所述光电转换元件像素阵列芯片14与所述积分电路像素阵列芯片15的像素间的点对点电性连接。
66.在一个实施例中，所述第一电极阵列112和所述第二电极阵列113包含相同数量的像素电极点，在所述第一电极阵列112中的每个像素电极点，都通过导线11与所述第二电极阵列113中的一个像素电极点连接。
67.在一个实施例中，所述基底包括玻璃基板101，所述玻璃基板101上设置有多个交替层叠的金属导线层和绝缘层，所述绝缘层中设有导电通孔111以将相应的金属导线层引出至所述绝缘层顶面，所述第一电极阵列112和所述第二电极阵列113设置于所述绝缘层顶面并与所述导电通孔111连接，并通过相应的金属导线层实现点对点电性连接。例如，所述绝缘层可以为有机绝缘物、绝缘氧化物或绝缘氮化物，如二氧化硅或氮化硅等，所述金属导线层可以为透明导电物、钼、铝和铜中的一种，或多种组成的叠层结构，所述透明导电物例如可以为ito等。所述第一电极阵列112和所述第二电极阵列113也可以为透明导电物(如ito等)、钼、铝和铜中的一种，或多种组成的叠层结构。
68.在一个实施例中，一层所述金属导线层和相应的导电通孔可以实现所述第一电极阵列112的多列像素电极点与所述第二电极阵列113的多列像素电极点的连接，从而使得所需的金属导线层的数量远远小于所述第一电极阵列112和所述第二电极阵列113的列数，从而可以大大节约制造成本。
69.在一个实施例中，所述第二电极阵列113中相邻两像素电极点的间距小于所述第二电极阵列113中相邻两像素电极点的间距，在本实施例中，所述第二电极阵列113的面积小于所述第一电极阵列112的面积，例如，所述第二电极阵列113的面积可以为所述第一电极阵列112面积的五分之一以下。
70.在一个实施例中，所述第二电极阵列113包含的像素电极点数量也可以大于所述第一电极阵列112包含的像素电极点数量，所述第二电极阵列113还包括用于所述积分电路像素阵列芯片15引出的驱动电极阵列131，所述基底上还设有第三电极阵列132，所述第三
电极阵列132与所述驱动电极阵列131通过导线连接，所述第三电极阵列132用于与外围驱动电路板16连接。
71.如图1～图7所示，本实施例还提供一种用于图像传感器的点对点电性连接装置10的制作方法，所述制作方法包括步骤：
72.首先进行步骤1)，提供一基底，所述基底例如可以为玻璃基底、硅基底、碳化硅基底等。
73.如图1所示，然后进行步骤2)于所述基底上形成第一绝缘层102，和步骤3)于所述第一绝缘层102上形成金属层，并对所述金属层进行图形化处理，以形成第一金属导线层103。
74.在一个实施例中，所述第一绝缘层102包括有机绝缘物、绝缘氧化物及绝缘氮化物中的一种，例如，所述第一绝缘层102可以为二氧化硅或氮化硅，其可以通过化学气相沉积工艺形成，所述金属导线层包括透明导电物(如ito等)、钼、铝和铜中的一种或多种组成的叠层。
75.如图2～图4所示，然后进行步骤4)，重复进行步骤2)和步骤3)。
76.具体地，步骤4)包括：
77.如图2所示，于所述第一金属导线层103上形成第二绝缘层104，于所述第二绝缘层104上形成金属层，并对所述金属层进行图形化处理，以形成第二金属导线层105。
78.如图3所示，于所述第二金属导线层105上形成第三绝缘层106，于所述第三绝缘层106上形成金属层，并对所述金属层进行图形化处理，以形成第三金属导线层107。
79.如图4所示，于所述第三金属导线层107上形成第四绝缘层108，于所述第四绝缘层108上形成金属层，并对所述金属层进行图形化处理，以形成第四金属导线层109，最后在所述第四金属导线层109上形成第五绝缘层110。
80.如图5所示，接着进行步骤5)，于所述绝缘层中制作导电通孔111以将相应的金属导线层引出至最顶层的所述绝缘层的顶面。
81.如图6所示，接着进行步骤6)，于最顶层的所述绝缘层的顶面制作用于光电转换元件像素阵列芯片14倒装连接的第一电极阵列112与一用于积分电路像素阵列芯片15倒装连接的第二电极阵列113，所述第一电极阵列112与所述第二电极阵列113通过所述金属导线层连接以形成一对像素电极点，以实现所述光电转换元件像素阵列芯片14与所述积分电路像素阵列芯片15的像素间的点对点电性连接。
82.如图7所示，步骤6)还包括步骤，于最顶层的所述绝缘层上形成保护层114，并于所述保护层114中形成开孔，所述开孔显露所述第一电极阵列112和所述第二电极阵列113。
83.在另一个实施例中，步骤6)也可以包括：
84.步骤6-1)，于最顶层的所述绝缘层的顶面形成金属层。
85.步骤6-2)，刻蚀所述金属层，以同时形成所述第一电极阵列112、所述第二电极阵列113以及位于最顶层的金属导线层。
86.步骤6-3)，于最顶层的所述绝缘层上形成保护层114，所述保护层114覆盖位于最顶层的所述金属导线层，并于所述保护层114中形成开孔，所述开孔显露所述第一电极阵列112和所述第二电极阵列113。
87.本发明开创性地利用了面板生产线的工艺能力，生产出低成本的点对点电性连接
装置10，简化了高速图像传感器中的光电转换元件像素阵列芯片14与积分电路像素阵列芯片15间的像素电极点连接，降低了工艺成本，同时可以提高工艺良率。
88.实施例2
89.如图8～图11所示，本实施例还提供一种图像传感器，所述图像传感器包括：用于图像传感器的点对点电性连接装置10；光电转换元件像素阵列芯片14，倒装连接在所述第一电极阵列112上；积分电路像素阵列芯片15，倒装连接在所述第二电极阵列113。
90.所述用于图像传感器的点对点电性连接装置10，包括基底，所述基底上分布有一用于光电转换元件像素阵列芯片14倒装连接的第一电极阵列112与一用于积分电路像素阵列芯片15倒装连接的第二电极阵列113，所述第一电极阵列112与所述第二电极阵列113间排布有若干导线，所述导线连接所述第一电极阵列112与所述第二电极阵列113相对应的一对像素电极点，以实现所述光电转换元件像素阵列芯片14与所述积分电路像素阵列芯片15的像素间的点对点电性连接。
91.在一个实施例中，所述第一电极阵列112和所述第二电极阵列113包含相同数量的像素电极点，在所述第一电极阵列112中的每个像素电极点，都通过导线与所述第二电极阵列113中的一个像素电极点连接。
92.在一个实施例中，所述基底包括玻璃基板101，所述玻璃基板101上设置有多个交替层叠的金属导线层和绝缘层，所述绝缘层中设有导电通孔111以将相应的金属导线层引出至所述绝缘层顶面，所述第一电极阵列112和所述第二电极阵列113设置于所述绝缘层顶面并与所述导电通孔111连接，并通过相应的金属导线层实现点对点电性连接。例如，所述绝缘层可以为有机绝缘物、绝缘氧化物或绝缘氮化物，如二氧化硅或氮化硅等，所述金属导线层可以为透明导电物(如ito等)、钼、铝和铜中的一种，或多种组成的叠层结构。所述第一电极阵列112和所述第二电极阵列113也可以为透明导电物(如ito等)、钼、铝和铜中的一种，或多种组成的叠层结构。
93.在一个实施例中，一层所述金属导线层和相应的导电通孔可以实现所述第一电极阵列112的多列像素电极点与所述第二电极阵列113的多列像素电极点的连接，从而使得所需的金属导线层的数量远远小于所述第一电极阵列112和所述第二电极阵列113的列数，从而可以大大节约制造成本。
94.在一个实施例中，所述第二电极阵列113中相邻两像素电极点的间距小于所述第二电极阵列113中相邻两像素电极点的间距，在本实施例中，所述第二电极阵列113的面积小于所述第一电极阵列112的面积，例如，所述第二电极阵列113的面积可以为所述第一电极阵列112面积的五分之一以下。
95.如图8所示，在一个实施例中，所述积分电路像素阵列芯片15的顶面还设有用于所述积分电路像素阵列芯片15引出的驱动电极阵列131，所述图像传感器还包括外围驱动电路板16，所述驱动电极阵列131通过金属线17或柔性线路板与所述外围驱动电路板16连接，本实施例的连接方式，可以有效降低图像传感器所需的打线数量。图9显示为所述图像传感器的平面布局，由图9可以看出，所述积分电路像素阵列芯片15的面积可以设计为远小于所述光电转换元件像素阵列芯片14的面积，从而大大降低所述积分电路像素阵列芯片15的成本。
96.如图10所示，在一个实施例中，所述第二电极阵列113还包括用于所述积分电路像
素阵列芯片15引出的驱动电极阵列131，所述基底上还设有第三电极阵列132，所述第三电极阵列132与所述驱动电极阵列131通过导线连接，所述图像传感器还包括外围驱动电路板16，所述第三电极阵列132通过柔性线路板18或金属导线与所述外围驱动电路板16连接。
97.如图11所示，在一个实施例中，所述积分电路像素阵列芯片15形成于一覆晶薄膜19基板上，所述覆晶薄膜19基板具有第一芯片电极阵列和第二芯片电极阵列，所述第一芯片电极阵列倒装连接于所述第二电极阵列113上，以实现所述积分电路像素阵列芯片15与所述光电转换元件像素阵列芯片14的像素间的点对点电性连接，所述第二芯片电极阵列与外围驱动电路板16连接，以实现所述积分电路像素阵列芯片15与所述外围驱动电路板16的连接，例如，所述第二芯片电极阵列与所述外围驱动电路板16的连接方式可以为焊接形式连接或者接插件形式连接，采用接插件形式连接可以有利于图像传感器的外围驱动电路板16的拆装和更换。
98.在一个实施例中，每对所述像素电极点连接光电转换元件像素阵列芯片14上的一个光电转换元件并将所述光电转换元件连接至所述积分电路像素阵列芯片15。
99.在一个实施例中，所述光电转换元件像素阵列芯片14包括光电二极管像素阵列芯片，所述积分电路像素阵列芯片15包括硅基专用集成电路芯片。例如，所述光电二极管像素阵列芯片可以为硅基可见光光电二极管像素阵列芯片，所述硅基可见光光电二极管像素阵列芯片上还形成有闪烁体，所述闪烁体用于将高能射线转换成可见光，所述可见光光电二极管像素阵列芯片用于将所述可见光转换为电信号。又如，所述光电二极管像素阵列芯片可以为直接型光电探测器像素阵列芯片，用于将高能射线直接转换成电信号。作为示例，所述直接型光电探测器像素阵列芯片包括碲锌镉晶体探测器像素阵列芯片。
100.在一个实施例中，所述高能射线包括x射线、α射线、β射线及γ射线中的一种。例如，在本实施例中，所述高能射线为x射线。
101.在一个实施例中，所述光电转换元件像素阵列芯片14与所述积分电路像素阵列芯片15之间具有间距，所述间距为5毫米～200毫米，例如，所述间距可以为20毫米、50毫米、100毫米等。本实施例一方面可以有效解决积分电路像素阵列芯片15的辐射防护问题，另一方面可以有效解决积分电路像素阵列芯片15的温度隔绝问题。
102.如上所述，本发明的图像传感器、点对点电性连接装置及其制作方法，具有以下有益效果：
103.本发明开创性地利用了面板生产线的工艺能力，生产出低成本的点对点电性连接装置，简化了高速图像传感器中的光电转换元件像素阵列芯片与积分电路像素阵列芯片间的像素电极点连接，降低了工艺成本，同时可以提高工艺良率，并且更有利于积分电路像素阵列芯片对高能射线防护与温度隔绝。本发明可以降低积分电路像素阵列芯片(roic)的需要面积较大而造成的成本问题，降低了光电转换元件像素阵列芯片与积分电路像素阵列芯片之间连接工艺难度，并有效解决了积分电路像素阵列芯片的辐射防护问题和温度隔绝问题。
104.所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
105.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完
成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。