半导体结构及其形成方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增加。为了满足这些需求，半导体工业继续按比例缩小半导体器件的尺寸，鳍式场效应晶体管(finfet)等三维结构的设计成为半导体领域关注的热点。
3.然而现在的finfet中仍然存在问题，需要提供更有效、更可靠的技术方案。


技术实现要素：

4.本技术提供一种半导体结构及其形成方法，可以提高finfet器件的性能。
5.本技术的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有若干鳍片以及位于所述鳍片顶面上的掩膜层，所述鳍片包括第一部分和第二部分；在所述半导体衬底表面、所述鳍片侧壁、所述掩膜层侧壁和顶面形成第一介质层；在所述半导体衬底上的第一介质层表面形成第一隔离层，所述第一隔离层覆盖所述鳍片第一部分表面的第一介质层；在高出所述第一隔离层的第一介质层的侧壁和顶部形成第二介质层；在所述第一隔离层上和所述第二介质层上形成第二隔离层；固化所述第一隔离层和所述第二隔离层。
6.在本技术的一些实施例中，所述第一介质层的厚度为20埃至40埃。
7.在本技术的一些实施例中，在所述半导体衬底上的第一介质层表面形成第一隔离层的方法为流体化学气相沉积工艺。
8.在本技术的一些实施例中，所述第一隔离层的厚度为600埃至1000埃。
9.在本技术的一些实施例中，所述第二介质层的厚度为20埃至40埃。
10.在本技术的一些实施例中，在所述第一隔离层上和所述第二介质层上形成第二隔离层的方法为流体化学气相沉积工艺。
11.在本技术的一些实施例中，所述第二隔离层的厚度为1000埃至2000埃。
12.在本技术的一些实施例中，固化所述第一隔离层和所述第二隔离层的工艺中，所述鳍片的第一部分的侧壁被氧化为第三介质层。
13.在本技术的一些实施例中，固化所述第一隔离层和所述第二隔离层，鳍片的第一部分的侧壁被氧化为第三介质层后，所述鳍片的第一部分的宽度小于所述鳍片的第二部分的宽度。
14.在本技术的一些实施例中，固化所述第一隔离层和所述第二隔离层的方法为湿退火工艺。
15.在本技术的一些实施例中，去除高于所述第一隔离层顶面的第二隔离层、所述第二介质层、所述第一介质层和所述掩膜层的方法包括湿法刻蚀。
16.在本技术的一些实施例中，所述湿法刻蚀的工艺参数包括：刻蚀液包括氢氟酸和
氨水，所述氢氟酸和氨水的流量比例为(90-150)∶(90-450)，刻蚀温度为60摄氏度至150摄氏度，刻蚀压强为1500mtorr至2000mtorr。
17.在本技术的一些实施例中，在所述鳍片的第二部分的侧壁和顶面形成栅氧层后，所述鳍片的第一部分的侧壁和所述鳍片的第二部分的侧壁共面。
18.本技术的另一个方面提供一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有若干鳍片，所述鳍片包括第一部分和第二部分，所述鳍片的第一部分的侧壁和所述鳍片的第二部分的侧壁共面，且鳍片的所述第一部分垂直方向的投影落入所述第二部分垂直方向的投影内；第一隔离层，位于所述半导体衬底上，所述第一隔离层顶面与所述鳍片第一部分顶面共面。
19.在本技术的一些实施例中，所述第一隔离层的厚度为600埃至1000埃。
20.在本技术的一些实施例中，所述鳍片的第一部分的侧壁还包括第三介质层。
21.本技术所述的半导体结构及其形成方法，所述第二介质层可以保护所述鳍片的第二部分的侧壁不被氧化，使形成栅氧层后的所述鳍片的第一部分的侧壁和所述鳍片的第二部分的侧壁共面，提高finfet器件的性能。
附图说明
22.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
23.图1至图5为一种半导体结构的形成方法中各步骤的结构示意图；
24.图6至图12为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
25.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
26.下面结合实施例和附图对本发明技术方案进行详细说明。
27.图1至图5为一种半导体结构的形成方法中各步骤的结构示意图。
28.参考图1，提供半导体衬底100，所述半导体衬底100上形成有若干鳍片110(附图中仅示意性地示出了一个鳍片)，所述鳍片110包括第一部分111和第二部分112。
29.参考图2，在所述半导体衬底100表面、所述鳍片110侧壁和顶面形成第一介质层120。
30.参考图3，在所述第一介质层120表面形成隔离层130。形成所述隔离层130的方法为流体化学气相沉积工艺(fcvd)，因此，在形成所述隔离层130后还需要固化所述隔离层130。固化所述隔离层130的方法为湿退火工艺(steam anneal)，所述湿退火工艺会导致所
述鳍片110的侧壁被氧化为第二介质层140，即导致所述鳍片110的宽度变小。
31.参考图4，使用化学机械研磨工艺和湿法刻蚀工艺去除高于所述鳍片110的第一部分111的第一介质层120、第二介质层140和隔离层130。
32.参考图5，使用热氧化工艺使所述鳍片110的第二部分112的侧壁氧化成为栅氧层150，进一步的导致所述鳍片110的第二部分112的宽度变小。
33.但是，参考图5，在这样的半导体结构中，由于所述鳍片110的第一部分111的宽度大于所述第二部分112的宽度，会降低finfet器件的性能。如果想要使所述鳍片110的第一部分111的宽度和所述第二部分112的宽度相等或足够接近，可以从导致所述第二部分112的宽度变小的原因来考虑。从上述半导体结构的形成方法中可以得知，导致所述第二部分112的宽度变小的原因包括固化所述隔离层130的湿退火工艺和形成栅氧层150的热氧化工艺，而如果调整所述热氧化工艺的话可能会影响所述栅氧层150的功能，因此最好从所述湿退火工艺来考虑解决方案。
34.鉴于上述问题以及解决方案的策略，本技术发明人提供了一种半导体结构及其形成方法，可以增加鳍片第二部分的宽度，从而使鳍片第一部分和第二部分的宽度相等，所述鳍片第一部分的侧壁和第二部分的侧壁共面，提高finfet器件的性能。
35.图6至图12为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。
36.参考图6，提供半导体衬底200，所述半导体衬底200上形成有若干鳍片210(附图中仅示意性地示出了一个鳍片)以及位于所述鳍片210顶面上的掩膜层213，所述鳍片210包括第一部分211和第二部分212。
37.在本技术的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(i i)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底200可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。
38.在本技术的一些实施例中，形成所述鳍片210的方法可以包括：在所述半导体衬底200上生长外延层；在所述外延层上形成图案化的掩模层213；以所述图案化的掩模层213作为掩膜来刻蚀所述外延层和半导体衬底200形成所述鳍片210。例如，可以使用干法蚀刻工艺、湿法蚀刻工艺或上述的组合来实施蚀刻。在本技术的一些实施例中，所述掩模层213可以是使用热氧化工艺形成的包括氧化硅的薄膜。在本技术的另一些实施例中，所述掩模层213可以是使用低压化学气相沉积工艺(lpcvd)或等离子体增强cvd(pecvd)来形成的包括氮化硅的薄膜。
39.在本技术的一些实施例中，所述鳍片210的第一部分211的高度为600埃至1000埃，例如为700埃、800埃或900埃等；所述鳍片210的第二部分212的高度为400埃至700埃，例如为400埃、500埃、600埃或700埃等。在本技术的一些实施例中，所述鳍片210的宽度为100埃至200埃，例如为100埃、150埃或200埃等。
40.参考图7，在所述半导体衬底200表面、所述鳍片210侧壁、所述掩膜层213侧壁和顶面形成第一介质层220。所述第一介质层220可以减少后续使用湿退火工艺固化第一隔离层和第二隔离层时对所述鳍片210侧壁的氧化。
41.在本技术的一些实施例中，所述第一介质层220的厚度为20埃至40埃，例如为25埃、30埃或35埃等。
42.在本技术的一些实施例中，所述第一介质层220的材料包括氧化硅。
43.在本技术的一些实施例中，形成所述第一介质层220的方法包括化学气相沉积工艺或原子层沉积工艺等。
44.参考图8，在所述半导体衬底200上的第一介质层220表面形成第一隔离层230，所述第一隔离层230覆盖所述鳍片210第一部分211表面的第一介质层220。
45.在本技术的一些实施例中，在所述半导体衬底200上的第一介质层220表面形成第一隔离层230的方法为流体化学气相沉积工艺(fcvd)，所述fcvd可以形成可流动的材料层，例如可流动的氧化硅。
46.在本技术的一些实施例中，所述第一隔离层的厚度为600埃至1000埃，例如为700埃、800埃或900埃等。
47.在本技术的一些实施例中，所述第一隔离层230的材料可以包括氧化硅、氮化硅、氮氧化硅或氟化物掺杂的硅酸盐玻璃(fsg)等。
48.参考图9，在高出所述第一隔离层230的第一介质层220的侧壁和顶部形成第二介质层240。所述第二介质层240可以进一步减少后续使用湿退火工艺固化第一隔离层和第二隔离层时对所述鳍片210的第二部分212的侧壁的氧化。本技术技术方案的目的是增加所述鳍片的第二部分212的宽度(即减少所述第二部分212的侧壁被氧化的厚度)，从而使所述鳍片的第一部分211和第二部分212的宽度相等，从而提高finfet器件的性能。因此，在所述第二部分212的侧壁额外形成所述第二介质层240来进一步保护所述第二部分212的侧壁不被氧化。
49.在本技术的一些实施例中，所述第二介质层240的厚度为20埃至40埃，例如为25埃、30埃或35埃等。
50.在本技术的一些实施例中，所述第二介质层240的材料包括氧化硅。
51.在本技术的一些实施例中，形成所述第二介质层240的方法包括化学气相沉积工艺或原子层沉积工艺等。
52.参考图10，在所述第一隔离层230上和所述第二介质层240上形成第二隔离层250。
53.在本技术的一些实施例中，在所述第一隔离层230上和所述第二介质层220上形成第二隔离层250的方法为流体化学气相沉积工艺(fcvd)，所述fcvd可以形成可流动的材料层，例如可流动的氧化硅。
54.在本技术的一些实施例中，所述第二隔离层250的厚度为1000埃至2000埃，例如为1200埃、1400埃、1600埃或1800埃等。
55.在本技术的一些实施例中，所述第二隔离层250的材料可以包括氧化硅、氮化硅、氮氧化硅或氟化物掺杂的硅酸盐玻璃(fsg)等。
56.继续参考图10，固化所述第一隔离层230和所述第二隔离层250。
57.在本技术的一些实施例中，固化所述第一隔离层230和所述第二隔离层250的方法为湿退火工艺。所述湿退火工艺可以包括在从约500摄氏度至约700摄氏度的温度范围内的水蒸汽中对所述第一隔离层230和所述第二隔离层250进行从约30分钟至约120分钟范围内的时间段的退火。
58.在本技术的一些实施例中，固化所述第一隔离层230和所述第二隔离层250的工艺中，所述鳍片210的第一部分211的侧壁被氧化为第三介质层260，所述第三介质层260的厚度为50埃至70埃，被氧化一部分后的所述第一部分211的宽度为50埃至130埃。
59.在本技术的一些实施例中，由于所述第二部分212受到第一介质层220和第二介质层240的双重保护，因此所述第二部分212的侧壁没有被氧化，所述第二部分212的宽度仍然是100埃至200埃。在本技术的另一些实施例中，由于所述第二部分212受到第一介质层220和第二介质层240的双重保护，所述第二部分212的侧壁被氧化为第四介质层，但所述第四介质层的厚度远小于所述第三介质层260的厚度。
60.在本技术的一些实施例中，固化所述第一隔离层230和所述第二隔离层250，鳍片210的第一部分211的侧壁被氧化为第三介质层260后，所述鳍片210的第一部分211的宽度小于所述鳍片210的第二部分212的宽度。
61.参考图11，去除高于所述第一隔离层230顶面的第二隔离层250、所述第二介质层240、所述第一介质层220和所述掩膜层213，暴露出所述鳍片210的第二部分212。
62.在本技术的一些实施例中，去除高于所述第一隔离层230顶面的第二隔离层250、所述第二介质层240、所述第一介质层220和所述掩膜层213的方法包括湿法刻蚀和化学机械研磨工艺。例如可以先使用化学机械研磨工艺去除高于所述掩膜层213的第二隔离层250、所述第二介质层240、所述第一介质层220的部分，然后使用湿法刻蚀工艺去除所述掩膜层213、所述第二介质层240、所述第一介质层220和所述第二隔离层250，暴露出所述鳍片210的第二部分212。
63.在本技术的一些实施例中，所述湿法刻蚀的工艺参数包括：刻蚀液包括氢氟酸和氨水，所述氢氟酸和氨水的流量比例为(90-150)∶(90-450)，例如所述氢氟酸的流量为90ml/min至150ml/min，所述氨水的流量为90ml/min至450ml/min，刻蚀温度为60摄氏度至150摄氏度，刻蚀压强为1500mtorr至2000mtorr。
64.参考图12在所述鳍片210的第二部分212的侧壁和顶面形成栅氧层270。
65.在本技术的一些实施例中，所述栅氧层270的材料包括氧化硅。
66.在本技术的一些实施例中，形成所述栅氧层270的方法包括热氧化工艺。所述热氧化工艺会消耗部分所述鳍片210的第二部分212的半导体材料，减小所述第二部分212的宽度。形成所述栅氧层270后的所述第二部分212的宽度为50埃至130埃。
67.在本技术的一些实施例中，所述栅氧层270包括约10埃至15埃厚度的issg(in-situ steam generation，现场蒸汽生成)层、约20埃至50埃厚度的沉积氧化层和dpn(decoupled plasma nitridation，去偶合等离子体氮化)层。
68.在本技术的一些实施例中，在所述鳍片210的第二部分212的侧壁和顶面形成栅氧层270后，所述鳍片210的第一部分211的侧壁和所述鳍片210的第二部分212的侧壁共面。
69.本技术所述的半导体结构的形成方法，所述第二介质层可以保护所述鳍片的第二部分的侧壁不被氧化，使形成栅氧层后的所述鳍片的第一部分的侧壁和所述鳍片的第二部分的侧壁共面，提高finfet器件的性能。
70.本技术的实施例还提供一种半导体结构，参考图12，所述半导体结构包括：半导体衬底200，所述半导体衬底200上形成有若干鳍片210(附图中仅示意性地示出了一个鳍片)，所述鳍片210包括第一部分211和第二部分212，所述鳍片210的第一部分211的侧壁和所述
鳍片210的第二部分212的侧壁共面，且鳍片210的所述第一部分211垂直方向的投影落入所述第二部分212垂直方向的投影内；第一隔离层230，位于所述半导体衬底200上，所述第一隔离层230顶面与所述鳍片第一部分211顶面共面。
71.在本技术的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底200可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。
72.在本技术的一些实施例中，所述鳍片210的第一部分211的高度为600埃至1000埃，例如为700埃、800埃或900埃等；所述鳍片210的第二部分212的高度为400埃至700埃，例如为400埃、500埃、600埃或700埃等。在本技术的一些实施例中，所述鳍片210的宽度为50埃至130埃，例如为80埃、100埃或120埃等。
73.在本技术的一些实施例中，所述鳍片210的第一部分211的侧壁形成有第三介质层260。所述第三介质层260的厚度为50埃至70埃。所述第三介质层260的材料包括氧化硅。
74.在本技术的一些实施例中，所述半导体衬底200上的所述第三介质层260表面还形成有第一介质层220。所述第一介质层220的厚度为20埃至40埃。所述第一介质层220的材料包括氧化硅。
75.在本技术的一些实施例中，所述第一隔离层230的材料可以包括氧化硅、氮化硅、氮氧化硅或氟化物掺杂的硅酸盐玻璃(fsg)等。
76.在本技术的一些实施例中，所述第一隔离层230的厚度为600埃至1000埃，例如为700埃、800埃或900埃等。
77.在本技术的一些实施例中，所述栅氧层270的材料包括氧化硅。
78.在本技术的一些实施例中，所述栅氧层270包括约10埃至15埃厚度的issg(in-situ steam generation，现场蒸汽生成)层、约20埃至50埃厚度的沉积氧化层和dpn(decoupled plasma nitridation，去偶合等离子体氮化)层
79.本技术所述的半导体结构，所述鳍片的第一部分的侧壁和所述鳍片的第二部分的侧壁共面，可以提高finfet器件的性能。
80.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
81.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
82.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
83.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
84.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。