制造半导体元件的方法与流程

1.本揭露的一些实施方式是关于一种制造半导体元件的方法，尤其是减小线路端部间距的方法。


背景技术：

2.因为各种电子组件的集成密度持续改善，半导体产业已经历连续的快速成长。在大多数情况下，此在集成密度上的改善来自最小特征尺寸的重复减小，而允许将更多的组件整合入给定的晶片面积中。随着最小特征尺寸的减小，这些元件的制造已接近且甚至超过光微影设备的理论极限。随着半导体元件的不断缩小，元件的组件之间理想的间距(即，节距)小于使用传统光学遮罩及光微影设备可制造的节距。


技术实现要素：

3.本揭露的一些实施例提供制造半导体元件的方法。此方法包含在介电层之上沉积第一硬质遮罩层、在第一硬质遮罩层中形成多个遮罩条，其中多个遮罩条通过多个开口隔开、在多个遮罩条之间的多个开口中填充第一材料、形成通过第一材料的切割开口、采用第二材料填充切割开口、去除第一材料以暴露第二材料及多个遮罩条、及使用多个遮罩条及第二材料图案化介电层。
4.本揭露内容的一些实施例揭露内容提供制造半导体元件的方法。此方法包含沉积第一硬质遮罩层、在第一硬质遮罩层上沉积第二硬质遮罩层、图案化第二硬质遮罩层以在第一硬质遮罩层之上形成多个遮罩条，其中多个遮罩条沿着一第一方向延伸、在多个遮罩条及第一硬质遮罩层之上沉积遮罩层、在遮罩层之上沉积光阻层、图案化光阻以形成切割开口，以暴露多个遮罩条中的至少一个、在切割开口中形成切割遮罩，其中切割遮罩沿着实质垂直于第一方向的第二方向延伸、使用多个遮罩条及切割遮罩作为蚀刻遮罩，图案化第一硬质遮罩层。
5.本揭露内容的一些实施例包含制造半导体元件的方法。此方法包含沉积介电层、使用极紫外线图案化技术图案化介电层，以在介电层中形成第一开口及第二开口、填充介电层中的第一开口及第二开口以在介电层中形成第一导电线路及第二导电线路，其中第一导电线路及第二导电线路沿着相同方向延伸，第一导电线路的端部部分面对第二导电线路的端部部分，第一导电线路及第二导电线路的端部部分之间的端部间距小于第一导电线路的线路宽度，且线路宽度小于约25纳米。
附图说明
6.当与随附图示一起阅读时，可由后文实施方式最佳地理解本揭露内容的态样。注意到根据此产业中的标准实务，各种特征并未按比例绘制。实际上，为论述的清楚性，可任意增加或减少各种特征的尺寸。
7.图1为根据本揭露内容的实施例的用于制造半导体元件的方法的流程图；
8.图2至图6、图7a至图7c至图12a至图12c、图13至图14及图15a至图15c示意性地例示根据本揭露内容在各种制造阶段的半导体元件；
9.图16a为根据本揭露内容的实施例的金属间介电层的示意平面视图；
10.图16b为图16a的金属间介电层的部分扩大视图。
11.【符号说明】
12.b
‑
b:线
13.c
‑
c:线
14.l1:长度
15.l2:长度
16.l3:长度
17.l4:长度
18.r1:半径
19.w1:宽度
20.w2:宽度
21.w3:宽度
22.w4:宽度
23.x:轴
24.y:轴
25.z:轴
26.100:方法
27.102:操作
28.104:操作
29.106:操作
30.108:操作
31.110:操作
32.112:操作
33.114:操作
34.116:操作
35.118:操作
36.120:操作
37.122:操作
38.124:操作
39.126:操作
40.128:操作
41.130:操作
42.200:半导体元件
43.202:基材
44.204:蚀刻停止层
45.206:介电层
46.206c:切割特征
47.206v:通孔件开口
48.208:第一硬质遮罩层
49.210:第二硬质遮罩层
50.212:第三硬质遮罩层
51.212o:开口
52.212s:遮罩条
53.214:保护遮罩层
54.216:光阻结构
55.218:抗反射涂覆层
56.220:背侧抗反射涂覆层
57.222:光阻层
58.222o:开口
59.222s:光阻条
60.224:第二保护遮罩层
61.226:光阻结构
62.228:抗反射涂覆层
63.230:背侧抗反射涂覆层
64.232:光阻层
65.232ol:切割开口
66.232os:切割开口
67.234:切割遮罩
68.236a:角落
69.236e:端部
70.236f:平坦部分
71.236l:导电线路
72.236v:导电通孔件
73.236ld:区段
74.236lu:区段
具体实施方式
75.后文揭露内容提供用于实行所提供的标的的不同特征的许多不同的实施例或范例。后文描述组件及布置的特定范例以简化本揭露内容。当然，这些仅为范例且未意图具限制性。举例而言，在后文的描述中，在第二特征之上或上的第一特征的形成可包含其中以直接接触方式形成第一特征及第二特征的实施例，且亦可包含其中在第一特征与第二特征间形成额外特征，使得第一特征及第二特征可不直接接触的实施例。此外，在各种范例中，本揭露内容可能重复元件符号及/或字母。此重复是出于简单及清楚的目的，且重复本身并不规范所论述的各种实施例及/或配置间的关系。
76.再者，为了便于描述，本文中可使用诸如“在...之下”、“在...下方”、“较低”、
“
在...上方”、“较高”、及类似者的空间相对术语，以描述图示中所例示的一个元件或特征与另一元件(等)或特征(等)的关系。除图示中所描绘的定向之外，空间相对术语亦意图涵盖元件在使用或操作中的不同定向。设备能以其他方式定向(旋转90度或以其他定向)，且本文中使用的空间相对描述语可同样以相应的方式解释。
77.本揭露内容的实施例提供用于形成具有介电切割特征的导电线路的方法。具体而言，本揭露内容的实施例提供通过首先形成线路图案，接着在线路图案上形成切割图案而形成导电线路图案的方法。可通过形成宽度小于线路图案中的线路宽度的切割开口，接着采用遮罩材料填充切割开口而形成切割图案。
78.图1为根据本揭露内容的实施例，用于制造半导体元件的方法100的流程图。具体而言，方法100是关于在半导体元件中形成导电线路的制程。图2至图6、图7a至图7c至图12a至图12c、图13至图14及图15a至图15c示意性地例示根据方法100在各种制造阶段的半导体元件200。图2至图6、图7a至图12a、图13至图14、图15a为在形成导电线路的各种中间阶段处的半导体元件200的示意性立体视图。图7b至图12b及图15c为半导体元件200沿着图6中所图示的线路b
‑
b的截面视图。图7c至图12c及图15c为沿着图6中所图示的线路c
‑
c的半导体元件200的截面视图。
79.方法100涉及在层介电材料中图案化及形成导电线路。在一些实施例中，导电线路可为半导体元件的金属化结构或互连接结构的一部分。导电线路可由诸如金属的电性导电材料形成。举例而言，可将使用在本文中所描述的技术形成的导电线路用于形成导电互连结构，作为生产线路后端(beol)制程或生产线路前端(feol)制程的一部分。
80.在一些实施例中，将半导体元件200作为较大晶圆的一部分进行处理。可将单片化(singulation)制程应用于切割晶圆的划线路区，以便将个别半导体裸晶与晶圆隔开。
81.如图2中所图示，半导体元件200包含基材202。在一些实施例中，基材202包含形成在其上的各种特征。举例而言，基材202可包含主动元件、互连结构及类似者。
82.基材202可包含半导体材料，诸如硅、掺杂或无掺杂、或绝缘体上半导体(semiconductor
‑
on
‑
insulator，soi)基材的主动层。基材202可包含其他半导体材料，诸如锗；包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟的化合物半导体；包含硅锗(sige)、砷磷化镓(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化镓铟(gainas)、磷化镓铟(gainp)及/或砷磷化镓铟(gainasp)的合金半导体；或其等的组合。亦可使用其他基材，诸如多层或梯度基材。可在基材202中的半导体材料的主动表面中及/或上形成元件(未例示)，诸如晶体管，举例而言，平面晶体管、场效晶体管(field effect transistors，fet)、鳍式场效晶体管(fin
‑
fet)、水平全环绕栅极(horizontal gate all around，hgaa)鳍式场效晶体管、垂直全环绕栅极(vertical gate all around，vgaa)鳍式场效晶体管、二极管、电容器、电阻器、半导体元件或其他合适的元件。互连结构，诸如层间介电层、蚀刻停止层、金属间介电层，亦可被包含在基材202中。
83.半导体元件200可包含在基材202之上形成的介电层206。根据本文中所描述的方法100，在介电层206中形成导电线路。
84.在一些实施例中，介电层206为imd层。在一些实施例中，可在基材202上的层间介电(inter
‑
layer dielectric，ild)层之上形成介电层206。在其他实施例中，介电层206可为在源极/漏极区或晶体管(如，鳍式场效晶体管)的栅极、互连结构中的介电层、或被使用
在其他类型的金属化结构的介电层之上形成的层间介电层。举例而言，可在基材202中形成的鳍状结构、金属栅极、或一个或更多个鳍式场效晶体管中的源极/漏极区之上形成介电层206。
85.在一些实施例中，介电层206包含一层或更多层的介电材料，举例而言，诸如氮化硅(sin)的氮化物材料、诸如氧化硅(sio)的氧化物材料、teos、bpteos或类似者。介电层206亦可为低介电常数(k值)介电材料、聚合物材料、其他介电材料、类似者或其等的组合。可通过电浆增强化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)、低压力化学气相沉积(low pressurechemical vapor deposition，lpcvd)、电浆气相沉积(plasma vapor deposition，pvd)、或类似者形成介电层206。
86.在一些实施例中，介电层206可与基材202物理接触。在其他实施例中，可在介电层206与基材202之间设置任意数量的中间层。这些中间层可包含金属间介电层或介电层，并可具有在其中形成的触点柱塞、导电线路及/或通孔件，或可包含一个或更多个中间层，如，蚀刻停止层、粘附层等、其等的组合及类似者。
87.在图2的范例中，可在介电层206的正下方设置备选的蚀刻停止层204。蚀刻停止层204可，举例而言，充当随后在介电层206上进行的蚀刻制程的停止层。用于形成蚀刻停止层204的材料及制程可取决于介电层206的材料。在一些实施例中，可由氮化硅(sin)、氮氧化硅(sion)、碳氮氧化硅(sicon)、碳化硅(sic)、碳氧化硅(sioc)、碳氮化硅(sicn)、氧化硅(sio)、其他介电质、类似者或其等的组合形成蚀刻停止层204。可通过电浆增强化学气相沉积、低压力化学气相沉积、电浆气相沉积或类似者形成蚀刻停止层204。可使用其他材料及制程以形成蚀刻停止层204。
88.方法100可用于图案化介电层206以形成具有切割开口的导电线路。在图2至图15c中所图示的范例中，使用两种图案化制程在介电层206中形成导电线路图案。进行第一图案化制程以形成遮罩条。接着进行第二次图案化制程以在遮罩条之间形成切割特征。接着将遮罩条及切割特征转移至介电层206，以形成具有对应至切割特征的端部间距的线路开口。
89.在方法100的操作102中，在介电层206上沉积第一硬质遮罩层208，如图2中所图示。在后续处理步骤中，使用本文中所描述的图案化技术在第一硬质遮罩层208上形成图案。接着将图案化的第一硬质遮罩层208用作用于图案化介电层206的蚀刻遮罩。在一些实施例中，可选择第一硬质遮罩层208的材料组成以提供相对于随后在第一硬质遮罩层208之上形成的遮罩层的高蚀刻选择性。第一硬质遮罩层208可包含超过一个层并包含超过一种材料。
90.可由包含诸如氧化钛、氧化硅或类似者的氧化物材料；诸如氮化硅、氮化硼、氮化钛、氮化钽的氮化物材料；诸如碳化钨、碳化硅的碳化物材料；诸如硅的半导体材料；诸如钛、钽的金属；或其等的组合的材料形成第一硬质遮罩层208。在一些实施例中，当介电层206包含低介电常数材料时，可由氧化物材料或氮化硅形成第一硬质遮罩层208。
91.可使用诸如化学气相沉积(chemical vapor deposition，cvd)、原子层沉积(atomic layer deposition，ald)或类似的制程形成第一硬质遮罩层208。在一些实施例中，第一硬质遮罩层208具有在约100埃与约200埃之间的厚度。在其他实施例中，第一硬质遮罩层208可具有另一厚度，此厚度适用于在介电层206及第一硬质遮罩层208中待图案化特征的临界尺寸。
92.在方法100的操作104中，在第一硬质遮罩层208之上形成第二硬质遮罩层210，如图2中所图示。在后续处理步骤中，使用本文中所描述的图案化技术在第二硬质遮罩层210上形成图案。可由包含诸如氧化钛、氧化硅或类似者的氧化物材料；诸如氮化硅、氮化硼、氮化钛、氮化钽的氮化物材料；诸如碳化钨、碳化硅的碳化物材料；诸如硅的半导体材料；诸如钛、钽的金属；或其等的组合的材料形成第二硬质遮罩层210。
93.如后文所论述，将第二硬质遮罩层210用作用于蚀刻第一硬质遮罩层208并将第二硬质遮罩层210的图案转移至第一硬质遮罩层208的蚀刻遮罩。可由与第一硬质遮罩层208不同的材料形成第二硬质遮罩层210。或者，第一硬质遮罩层208可包含超过一层并包含超过一种材料并可包含与第二硬质遮罩层210不同的材料。在一些实施例中，当第一硬质遮罩层208包含氧化物材料或氮化硅时，可由氮化钛、钨、硅、氧化钛或金属氧化物形成第二硬质遮罩层210。
94.可通过诸如化学气相沉积、原子层沉积、或类似者的制程形成第二硬质遮罩层210。可使用其他制程及材料形成第二硬质遮罩层210。在一些实施例中，第二硬质遮罩层210具有在约100埃与约300埃之间的厚度。在其他实施例中，第二硬质遮罩层210可具有另一厚度，此厚度适用于在介电层206、第一硬质遮罩层208、或第二硬质遮罩层210中待图案化特征的临界尺寸。
95.在方法100的操作106中，在第二硬质遮罩层210之上形成第三硬质遮罩层212，如图2中所图示。在后续处理步骤中，使用本文中所描述的图案化技术在第三硬质遮罩层212上形成图案。接着将图案化的第三硬质遮罩层212用作用于图案化第二硬质遮罩层210的蚀刻遮罩。
96.可从包含诸如氧化钛、氧化硅或类似者的氧化物材料；诸如氮化硅、氮化硼、氮化钛、氮化钽的氮化物材料；诸如碳化钨、碳化硅的碳化物材料；诸如硅的半导体材料；诸如钛、钽的金属；或其等的组合的材料形成第三硬质遮罩层212。第三硬质遮罩层212可包含超过一层并包含超过一种材料，并可包含与第二硬质遮罩层210不同的材料。在一些实施例中，当第二硬质遮罩层210包含氮化钛、钨、硅、氧化钛或金属氧化物时，可由氧化物材料或氮化硅形成第三硬质遮罩层212。
97.可使用诸如化学气相沉积、原子层沉积、或类似者的制程形成第三硬质遮罩层212。在一些实施例中，可决定第三硬质遮罩层212的材料组成以提供相对于其他层，诸如第一硬质遮罩层208、第二硬质遮罩层210、后文所描述的保护遮罩层214或其他层的高蚀刻选择性。
98.在一些实施例中，第三硬质遮罩层212具有在约100埃与约300埃之间的厚度。在其他实施例中，第三硬质遮罩层212可具有另一厚度，此厚度适用于在介电层206、第一硬质遮罩层208、第二硬质遮罩层210或第三硬质遮罩层212中待图案化的特征的临界尺寸。
99.在方法100的操作108中，在第三硬质遮罩层212之上形成保护遮罩层214，如图2中所图示。在后续处理步骤中，使用本文中所描述的图案化技术在保护遮罩层214上形成图案。接着将图案化的保护遮罩层214用作用于图案化第三硬质遮罩层212的蚀刻遮罩。
100.可由合适的介电材料形成保护遮罩层214。在一些实施例中，保护遮罩层214为碳材料，诸如含碳聚合物材料，例如，旋涂碳(spin
‑
on
‑
carbon，soc)材料或类似者、使用化学气相沉积制程沉积的碳层或另一类型的碳材料。保护遮罩层214可包含超过一个层并包含
超过一种材料。
101.可通过合适的制程，诸如化学气相沉积、原子层沉积、电浆增强原子层沉积(plasma
‑
enhanced atomic layer deposition，peald)、旋转涂布或类似者，形成保护遮罩层214。在一些实施例中，保护遮罩层214具有在约200埃与约500埃之间的厚度。在其他实施例中，保护遮罩层214可具有另一厚度，该厚度适合于在介电层206中、第一硬质遮罩层208中、第二硬质遮罩层210中、第三硬质遮罩层212中或在保护遮罩层214中待图案化特征的临界尺寸。
102.在方法100的操作110中，在保护遮罩层214之上形成光阻结构216，如图2中所图示。在一个实施例中，可选择光阻结构216以适用于极紫外线(extreme ultraviolet，euv)光微影。图2中所图示的光阻结构216包含在保护遮罩层214之上形成的抗反射涂覆(anti
‑
reflection coating，arc)层218、在抗反射涂覆层218之上形成的背侧抗反射涂覆(backside anti
‑
reflection coating，barc)层220及在背侧抗反射涂覆层220之上形成的光阻层222。光阻结构216可被称作三层光阻结构。在其他实施例中，可省略抗反射涂覆层218及背侧抗反射涂覆层220中的一个或两个，以形成双层光阻结构或单层光阻结构。
103.抗反射涂覆层218可为诸如氧碳化硅(sioc)、硅、氧氮化硅、氧化钛、氧化硅、氮化硅、聚合物或其等的组合的材料。抗反射涂覆层218含有可图案化的材料及/或具有经微调以提供抗反射性质的组成物。可通过旋转涂布制程形成抗反射涂覆层218。在其他实施例中，可通过另一合适的沉积制程形成抗反射涂覆层218。抗反射涂覆层218可具有在约50埃米及300埃米之间的厚度。
104.背侧抗反射涂覆层220可具有为光微影制程提供抗反射性质及/或硬质遮罩性质的组成物。在一个实施例中，背侧抗反射涂覆层220包含含硅层，如，硅硬质遮罩材料。背侧抗反射涂覆层220可包含含硅无机聚合物。在其他实施例中，背侧抗反射涂覆层220包含硅氧烷聚合物，如，具有o
‑
si
‑
o
‑
si的主链的聚合物。可选择背侧抗反射涂覆层220的硅比值来控制蚀刻速率。在其他实施例中，背侧抗反射涂覆层220可包含氧化硅，例如，旋涂玻璃(spin
‑
on glass，sog)、氮化硅、氮氧化硅、多晶硅、含有金属，诸如钛、氮化钛、铝及/或钽的含金属有机聚合物材料；和/或其他合适的材料。当抗反射涂覆层218及光阻层222之间有良好的粘附力时，可省略背侧抗反射涂覆层220。背侧抗反射涂覆层220可具有在约50埃米及300埃米之间的厚度。
105.光阻层222可为正光阻层或负光阻层。在一些实施例中，光阻层222由聚甲基丙烯酸甲酯(pmma)、聚甲基戊二酰亚胺(pmgi)、苯酚甲醛树脂(dnq/novolac)或su
‑
8制成。在一个实施例中，光阻层222可具有在约200埃米及500埃米之间的厚度。
106.在方法100的操作114中，使用光微影制程图案化光阻层222，如图3中所图示。在一些实施例中，可使用极紫外线光微影制程图案化光阻层222，此制程使用极紫外线激光或软x射线，即波长比130纳米更短的辐射。
107.如图3中所图示，图案化光阻层222以形成由多个开口222o隔开的多个光阻条222s。多个开口222o暴露背侧抗反射涂覆层220(若存在)，或者若不存在背侧抗反射涂覆层220则暴露抗反射涂覆层218。
108.开口222o可彼此平行。可通过光阻条222s隔开毗邻的开口222o。在一些实施例中，开口222o及光阻条222s可沿着y轴长度方向延伸。垂直于长度方向，即，沿着x轴，每个开口
222o可具有宽度w1。多个光阻条222s中的每个可具有沿着x轴的宽度w2。
109.在一些实施例中，开口222o对应至用于在介电层206中待形成的导电线路的开口。开口222o的宽度w1对应至待形成的半导体元件的最小线路宽度，即，线路宽度的临界尺寸。在一些实施例中，宽度w1在约15纳米至约25纳米之间。光阻条222s的宽度w2对应至待形成的半导体元件的最小线路至线路间距，即，线路至线路间距的临界尺寸。在一些实施例中，宽度w2在约15纳米至约25纳米之间。
110.即使在操作112中描述单一光微影图案化制程，亦可使用两个或更多个光微影图案化制程，即，多图案化，以允许图案化特征的较小节距。其他光微影技术，包含额外的或不同的步骤，在本揭露内容的范围内。
111.在方法100的操作114中，将光阻层222的图案转移至第三硬质遮罩层212，如图4中所图示。在一些实施例中，使用一种或更多种非等向性蚀刻制程将光阻层222的图案转移至第三硬质遮罩层212上，以依序地蚀刻贯穿背侧抗反射涂覆层220、抗反射涂覆层218、保护遮罩层214及第三硬质遮罩层212。
112.在一些实施例中，使用图案化的光阻层222作为遮罩以图案化背侧抗反射涂覆层220。因此，将光阻层222的图案转移至背侧抗反射涂覆层220，并形成图案化的背侧抗反射涂覆层220。在图案化背侧抗反射涂覆层220之后，使用图案化的背侧抗反射涂覆层220图案化抗反射涂覆层218。可使用电浆制程图案化背侧抗反射涂覆层220及抗反射涂覆层218，举例而言，通过用一种或更多种制程气体诸如四氟甲烷(cf4)、二氟甲烷(ch2f2)、氟甲烷(ch3f)、三氟甲烷(chf3)、氯气(cl2)、氩气(ar)、氧气(o2)、氮气(n2)、氨气(nh3)、氢气(h2)、另一类型的气体或其等的组合，图案化背侧抗反射涂覆层220及抗反射涂覆层218。蚀刻制程可为非等向性，以便光阻层222中的开口222o延伸通过抗反射涂覆层218，且开口222o在抗反射涂覆层218中具有与在光阻层222中大约相同的大小。
113.接着在蚀刻制程中将抗反射涂覆层218的图案转移至保护遮罩层214。蚀刻制程可为非等向性，以便抗反射涂覆层218中的开口延伸通过保护遮罩层214，且开口在保护遮罩层214中具有与抗反射涂覆层218中大约相同的大小。蚀刻保护遮罩层214的蚀刻制程可包含湿式蚀刻制程、干式蚀刻制程或其等的组合。电浆蚀刻制程可包含一种或更多种制程气体，诸如四氟甲烷、二氟甲烷、氟甲烷、三氟甲烷、氯气、氩气、氧气、另一类型合适的制程气体或其等的组合。举例而言，在一些实施例中，包括氟的制程气体诸如四氟甲烷、二氟甲烷、氟甲烷或三氟甲烷可用于蚀刻由一些介电材料所形成的层，而包含氯的制程气体诸如氯气可用于蚀刻由诸如硅或氮化钛等材料所形成的层。在其他实施例中可使用其他蚀刻技术。在蚀刻保护遮罩层214期间，可消耗图案化的抗反射涂覆层218，并可至少部分地消耗第三硬质遮罩层212。
114.在蚀刻制程中，将保护遮罩层214的图案转移至第三硬质遮罩层212。蚀刻制程可为非等向性，以便保护遮罩层214中的开口延伸通过第三硬质遮罩层212，且开口在第三硬质遮罩层212中具有与在保护遮罩层214中大约相同的大小。如图4中所图示，在操作114之后，在第三硬质遮罩层212中形成多个遮罩条212s。通过贯穿第三硬质遮罩层212形成的开口212o隔开相邻的遮罩条212s。开口212o具有与开口222o大约相同的尺寸。遮罩条212s具有与光阻条222s大约相同的尺寸。
115.蚀刻第三硬质遮罩层212的蚀刻制程可包含湿式蚀刻制程、干式蚀刻制程或其等
的组合。电浆蚀刻制程可包含一种或更多种制程气体，诸如四氟甲烷、氟甲烷、全氟丁二烯(c4f6)、八氟环丁烷(c4f8)、其他合适的气体或其等的组合。在其他实施例中可使用其他蚀刻技术。
116.在蚀刻第三硬质遮罩层212之后，保护遮罩层214的部分可保留。在一些实施例中，可使用，举例而言，如湿式蚀刻制程去除保护遮罩层214的其余部分。在其他实施例中，将保护遮罩层214的其余部分保留在图案化的第三硬质遮罩层212之上，举例而言，待被用作保护层。
117.在方法100的操作116中，在图案化的第三硬质遮罩层212之上沉积第二保护遮罩层224，如图5中所图示。采用第二保护遮罩层224的材料填充在操作114中形成的第三硬质遮罩层212中的开口212o。
118.第二保护遮罩层224可类似于保护遮罩层214。第二保护遮罩层224为碳材料层，诸如，如，旋涂碳材料或类似的含碳聚合物材料、使用化学气相沉积制程沉积的碳层或另一类型的碳材料。可通过，诸如化学气相沉积、原子层沉积、电浆增强原子层沉积、旋转涂布或类似的合适的制程形成第二保护遮罩层224。在一些实施例中，第二保护遮罩层224具有在约200埃与约500埃之间的厚度。在一些实施例中，从第三硬质遮罩层212的顶部表面量测第二保护遮罩层224的厚度。在其他实施例中，第二保护遮罩层224可具有另一厚度，此厚度适用于在介电层206中、第一硬质遮罩层208中、第二硬质遮罩层210中、第三硬质遮罩层212中或在第二保护遮罩层224中待图案化的特征的临界尺寸。
119.在方法100的操作118中，在第二保护遮罩层224之上形成第二光阻结构226，如图6中所图示。光阻结构226可类似于光阻结构216。在一个实施例中，光阻结构226为包含抗反射涂覆层228、背侧抗反射涂覆层230及光阻层232的三层光阻。
120.抗反射涂覆层228可为诸如氧碳化硅、硅、氧氮化硅、氧化钛、氧化硅、氮化硅、聚合物或其等的组合的材料。抗反射涂覆层228可具有在约50埃米及300埃米之间的厚度。
121.背侧抗反射涂覆层230可具有为光微影制程提供抗反射性质及/或硬质遮罩性质的组成物。在一个实施例中，背侧抗反射涂覆层230包含含硅层，如，硅硬质遮罩材料。背侧抗反射涂覆层230可具有在约50埃米及300埃米之间的厚度。
122.光阻层232可为正光阻层或负光阻层。在一些实施例中，光阻层232由聚甲基丙烯酸甲酯、聚甲基戊二酰亚胺、苯酚甲醛树脂(dnq/novolac)或su
‑
8制成。在一个实施例中，光阻层232可具有在约200埃米及500埃米之间的厚度。
123.在方法100的操作120中，使用光微影制程图案化光阻层232以形成一个或更多个切割开口，如图7a至图7c所图示。在一些实施例中，可使用极紫外线光微影制程图案化光阻层232。
124.如图7a中所图示，图案化光阻层232以形成一个或更多个切割开口232ol、232os。若存在背侧抗反射涂覆层230，则切割开口232ol、232os暴露背侧抗反射涂覆层230，或者若不存在背侧抗反射涂覆层230，则暴露抗反射涂覆层228。
125.在一些实施例中，切割开口232ol、232os可沿着x轴在长度方向延伸。切割开口232ol、232os可具有分别沿着x轴改变的长度l1、l2。切割开口232ol、232os可具有实质相同的宽度w3，此宽度垂直于长度方向，例如，沿着y轴。
126.光阻层232中的切割开口232ol、232os意图有助于第三硬质遮罩层212中的遮罩条
212s之间的切割特征。据此，在对应至在介电层206中待形成的毗邻导电线路之间的线路端部间距的位置上形成切割开口232ol、232os。每个切割开口232ol、232os可沿着x轴，跨越一个或更多个开口212o，在长度方向延伸，在第三硬质遮罩层212中形成一个或更多个开口212o并采用第二保护遮罩层224的材料填充一个或更多个开口。在一些实施例中，每个切割开口232ol、232os亦将与开口212o的两侧上的遮罩条212s相交。如图7b中所图示，切割开口232ol沿着x轴延伸，覆盖两个开口212o并与三个遮罩条212s相交。与一个开口212o交叉的切割开口232os将有助于形成用于单一导电线路的切割特征。与两个开口212o交叉的切割开口232ol将有助于在两个相邻导电线路中形成切割特征。可根据电路布局形成更长长度的切割开口并与更多开口212o交叉。
127.在一些实施例中，将切割开口232ol、232os的宽度w3形成为比在介电层206中待形成的切割开口特征的意图宽度更宽。在一些实施例中，宽度w3可类似于待形成的导电线路的线路宽度的临界尺寸或开口212o的线路宽度w1。如后文所论述，在后续的图案转移期间，切割开口的宽度将从光阻层232中的切割开口的宽度减小到第三硬质遮罩层212及第二保护遮罩层224中符合需求的更窄宽度，因而，减小待形成的导电线路之间的线路端部间距。如图7c中所图示，在第三硬质遮罩层212和第二保护遮罩层224中待形成的切割开口的宽度具有宽度w4，此宽度w4比切割开口232ol、232os的宽度w3更窄。在一些实施例中，宽度w4在小于开口212o的宽度w1的约50％的范围内。
128.在一些实施例中，在光阻层232中的切割开口的长度亦可比在第三硬质遮罩层212及第二保护遮罩层224中待形成的切割开口的意图长度更长。如图7b中所图示，切割开口232ol的长度l2比在第三硬质遮罩层212及第二保护遮罩层224中待形成的切割开口的意图长度l3更长。切割开口232ol、232os中增加的长度将为后续的图案转移操作中的尺寸减小提供容许偏差。
129.在方法100的操作122中，将光阻层232的图案转移至第三硬质遮罩层212，如图8a至图8c中所图示。在一些实施例中，接着使用一种或更多种刻蚀制程将光阻层232的图案转移至第三硬质遮罩层212，以依序地蚀刻贯穿背侧抗反射涂覆层230、抗反射涂覆层228、第二保护遮罩层224及第三硬质遮罩层212。
130.在一些实施例中，在从光阻层232至第二保护遮罩层224的图案转移的一个或更多个步骤期间，切割开口的宽度从切割开口232ol、232os的宽度w3减小至宽度w4。在一些实施例中，在从光阻层232至第二保护遮罩层224的图案转移的一个或更多个步骤期间，切割开口的长度相应的减小。
131.在图8a至8c中所图示的实施例中，在从光阻层232至抗反射涂覆层228的图案转移期间，切割开口的宽度从切割开口232ol、232os的宽度w3减小至切割开口228ol的宽度w4。或者，从光阻层232至抗反射涂覆层228的图案转移可为用于直接图案转移的非等向性蚀刻，而在从抗反射涂覆层228到第二保护遮罩层224的图案转移期间减小切割开口的宽度。在另一实施例中，从光阻层232至抗反射涂覆层228的图案转移及从抗反射涂覆层228至第二保护遮罩层224的图案转移二者均减小切割开口的宽度。
132.在一些实施例中，使用图案化的光阻层232作为遮罩而图案化背侧抗反射涂覆层230(若存在)。因此，将光阻层232的图案转移至背侧抗反射涂覆层230，并形成图案化的背侧抗反射涂覆层230。可使用电浆制程图案化，举例而言，通过用一种或更多种制程气体，诸
如四氟甲烷、二氟甲烷、氟甲烷、三氟甲烷、氯气、氩气、氧气、氮气、氨气、氢气、另一类型的气体或其等的组合，图案化背侧抗反射涂覆层230。
133.使用图案化的光阻层232或图案化的背侧抗反射涂覆层230(若存在)图案化抗反射涂覆层228。在一些实施例中，可使用电浆制程，举例而言，通过用一种或更多种制程气体诸如四氟甲烷、二氟甲烷、氟甲烷、三氟甲烷、氯气、氩气、氧气、氮气、氨气、氢气、另一类型的气体或其等的组合，图案化背侧抗反射涂覆层228。
134.在一些实施例中，蚀刻气体可包含具有不同蚀刻性质的两种或更多种蚀刻剂，以相对于蚀刻遮罩中的开口的尺寸，诸如图案化的光阻层232及/或图案化的背侧抗反射涂覆层230，控制在抗反射涂覆层228中形成的开口的尺寸。在一些实施例中，蚀刻气体包含直接蚀刻剂及尺寸减小蚀刻剂。直接蚀刻剂，当单独使用时，将图案直接从遮罩转移至正被蚀刻的层。尺寸减小蚀刻剂，当单独使用时，与遮罩中的特征相比较，形成具有减小的尺寸的开口。可调整直接蚀刻剂及尺寸减小蚀刻剂的比值以实现目标尺寸减小。在一些实施例中，引导蚀刻剂包含四氟甲烷且尺寸减小蚀刻剂包含三氟甲烷。选择蚀刻气体中四氟甲烷及三氟甲烷的比值以实现符合需求的开口宽度减小的比值。
135.如图8a至8c中所图示，通过抗反射涂覆层228形成切割开口228ol、228os。切割开口228ol、228os的宽度w4小于切割开口232ol、232os的宽度w3。在一些实施例中，宽度w4与宽度w3的比值在80％至40％之间的范围内。在一些实施例中，切割开口228os、228ol的长度l3、l4亦以类似的尺寸减小。举例而言，若切割开口228os、228ol的宽度w4比切割开口232ol、232os的宽度w3更窄12纳米，则切割开口228os、228ol的长度l3、l4分别比切割开口232ol、232os的长度l1、l2更短约12纳米。蚀刻气体可包含四氟甲烷及三氟甲烷。选择四氟甲烷及三氟甲烷的比值以实现符合需求的宽度减小。在一些实施例中，四氟甲烷及三氟甲烷的比值为在自约1:0.2至约0.8:1之间的范围内。四氟甲烷及三氟甲烷的较高比值对应至宽度w4相对于宽度w3的较高比值。举例而言，当四氟甲烷及三氟甲烷的比值为约1∶0时，宽度w4相对于宽度w3的比值为约100％。当四氟甲烷及三氟甲烷的比值为约1∶1时，宽度w4相对于宽度w3的比值为约50％。
136.接着通过蚀刻制程将抗反射涂覆层228的图案转移至第二保护遮罩层224。蚀刻制程可为非等向性的，以便抗反射涂覆层228中的切割开口228ol、228os延伸通过第二保护遮罩层224，而形成切割开口224ol、224os。切割开口224ol、224os暴露部分遮罩条212s及对应至开口212o的区域中的部分第二硬质遮罩层210。蚀刻第二保护遮罩层224的蚀刻制程可包含湿式蚀刻制程、干式蚀刻制程、或其等的组合。在一些实施例中，干式蚀刻制程可为使用诸如四氟甲烷、二氟甲烷、氟甲烷、三氟甲烷、氯气、氩气、氧气、另一类型的制程气体或其等的组合的一种或更多种制程气体的电浆蚀刻制程。
137.在一些实施例中，可在抗反射涂覆层228的蚀刻制程期间去除遮罩条212s的暴露部分。在其他实施例中，可省略去除遮罩条212s的暴露部分的蚀刻制程，而保留遮罩条212s的暴露部分作为在后续操作中待形成的遮罩的一部分。
138.在操作124中，在抗反射涂覆层228中的切割开口228ol、228os及第二保护遮罩层224中的切割开口224ol、224os之内形成切割遮罩234，如图9a至图9c及图11a至图11c中所图示。
139.可使用遮罩材料以填充抗反射涂覆层228中的切割开口228ol、228os及第二保护
遮罩层224中的切割开口224ol、224os，如图9a至图9c中所图示。遮罩材料可具有类似于第三硬质遮罩层212的材料的性质，以便切割遮罩234及遮罩条212s一起被使用作用于图案化第二硬质遮罩层210的蚀刻遮罩。
140.可从包含诸如氧化钛、氧化硅或类似的氧化物材料；诸如氮化硅、氮化硼、氮化钛、氮化钽的氮化物材料；诸如碳化钨、碳化硅的碳化物材料；诸如硅的半导体材料；诸如钛、钽的金属；或其等的组合的材料形成切割遮罩234。在一些实施例中，当第二硬质遮罩层210包含氮化钛、钨、硅、氧化钛或金属氧化物时，可由氧化物材料或氮化硅形成切割遮罩234。
141.可使用诸如化学气相沉积、原子层沉积、或类似的制程形成切割遮罩234。在一些实施例中，通过原子层沉积制程填充抗反射涂覆层228中的切割开口228ol、228os及第二保护遮罩层224中的切割开口224ol、224os而形成切割遮罩234。
142.在填充抗反射涂覆层228中的切割开口228ol、228os及第二保护遮罩层224中的切割开口224ol、224os之后，使用诸如化学机械研磨(chemical mechanical polishing，cmp)的平坦化制程以暴露抗反射涂覆层228，如图10a至图10c中所图示。
143.随后去除抗反射涂覆层228及第二保护遮罩层224以暴露切割遮罩234，如图11a至图11c中所图示。除了通过切割遮罩234占据的部分，重整在操作122中形成在第三硬质遮罩层212中的开口212o。接着，一起使用第三硬质遮罩层212中的切割遮罩234及遮罩条212s以图案化第二硬质遮罩层210。
144.在方法100的操作126中，在蚀刻制程中，将第三硬质遮罩层212中的遮罩条212s及切割遮罩234界定的图案转移至第二硬质遮罩层210，如图12a至图12c中所图示。
145.蚀刻制程可为非等向性的，以便第三硬质遮罩层212中的开口212o延伸通过第二硬质遮罩层210，并在第二硬质遮罩层210中具有与在第三硬质遮罩层212中大约相同的大小。在第10a至10c图中例示所得的结构。在第二硬质遮罩层210中形成包含遮罩条210s及遮罩切割特征210c的图案。遮罩条210s及遮罩切割特征210c界定多个线路开口210o。线路开口210o主要为通过遮罩切割特征210c分为区段的细长状开口。
146.蚀刻第二硬质遮罩层210的蚀刻制程可包含湿式蚀刻制程、干式蚀刻制程、或其等的组合。在一些实施例中，干式蚀刻制程可为使用一种或更多种制程气体诸如cl2、ch4、n2、hbr，另一种类型的制程气体或其等组合的电浆蚀刻。在其他实施例中可使用其他蚀刻技术。在一些实施例中，在第二硬质遮罩层210的蚀刻期间，可保留第三硬质遮罩层212及切割遮罩234的部分。
147.在方法100的操作128中，将第二硬质遮罩层210中的遮罩条212s及切割遮罩234使用作蚀刻遮罩，以将开口212o延伸通过第一硬质遮罩层208至介电层206中，因此在第一硬质遮罩层208中形成开口208o并在介电层206中形成开口206o，如图13、图14中所图示。在一些实施例中，作为诸如镶嵌图案化制程的导电线路图案化制程的一部分，可形成通过介电层206的一部分的开口206o。
148.蚀刻介电层206可包含非等向性干式蚀刻制程及/或湿式蚀刻制程，其蚀刻通过第一硬质遮罩层208至介电层206。在一些实施例中，在与蚀刻制程隔开的蚀刻步骤中蚀刻第一硬质遮罩层208，以在介电层206中形成开口206o。如图13中所图示，将第二硬质遮罩层210中的图案转移至第一硬质遮罩层208。第一硬质遮罩层208的未蚀刻部分包含遮罩条208s及遮罩切割特征208c。介电层206的未蚀刻部分可具有与第一硬质遮罩层208相同的图
案。介电层206的未蚀刻部分包含条206s及切割特征206c。条206s及切割特征206c界定开口206o，待在此开口处形成导电线路。由于图案从第一硬质遮罩层208直接转移至介电层206，因此开口206o沿着x轴的宽度与宽度w1实质相同，且切割特征206c沿着y轴的宽度与宽度w4实质相同。
149.在图案化开口206o之后，可进行湿式清洁制程以去除第一硬质遮罩层208的任何其余部分。在一些实施例中，可进行额外的图案化制程以形成通过介电层206及蚀刻停止层204的通孔件开口206v，如图14中所图示。通孔件开口206v可暴露介电层206之内下方的触点、金属线路、或其他导电特征，诸如基材202之内或介电层206之下的另一层之内的导电特征。
150.在说明书的操作130中，如图15a至图15c所示，在介电层206上图案化的开口206o中形成导电线路236l，可在通孔件开口206v中形成导电通孔件236v。
151.如图15a及图15c中所图示，导电线路236l沿着x轴的宽度与宽度w1实质相同。两条导电线路236l可沿着平行于y轴的同一条线路延伸，在两条导电线路的端部处通过一个切割特征206c所隔开。如前文所论述，切割特征206c沿着y轴的宽度与宽度w4实质相同。
152.在一些实施例中，导电线路236l的宽度w1对应至半导体元件200中的线路宽度临界尺寸，宽度w4对应至半导体元件200中的线路端部临界尺寸。如前文所论述，在形成切割遮罩234期间，将宽度w4减小至宽度w1的约80％至约40％之间的范围。因此，线路端部临界尺寸小于满足电路设计的设计规则的线路宽度临界尺寸。宽度w4或线路端部临界尺寸在宽度w1或线路宽度临界尺寸的约80％至约40％之间的范围内。若线路端部临界尺寸大于线路宽度临界尺寸的80％，则可能无法很好地满足电路布局的设计规则。若线路端部临界尺寸小于线路宽度临界尺寸的40％，则切割特征206c可能无法在导电线路236l之间提供足够的隔离功能。在一些实施例中，宽度w1或半导体元件200的线路端部临界尺寸在约15纳米至约25纳米之间，且宽度w4小于约12纳米，举例而言，在约12纳米与约6纳米之间的范围内。
153.可借着采用导电材料填充开口206o及通孔件开口206v而形成导电线路236l及导电通孔件236v。导电材料可包含钴(co)、铜(cu)、银(ag)、铝(al)、氮化钛(tin)、氮化钽(tan)、钽(ta)、钛(ti)、铪(hf)、锆(zr)、镍(ni)、钨(w)、锌(zn)、钙(ca)、金(au)、镁(mg)、钼(mo)、铬(cr)或类似者。可通过化学气相沉积、、电浆气相沉积、镀覆、原子层沉积或其他合适的技术形成导电材料。在一些实施例中，在填充导电材料之前，可沿着开口206o及通孔件开口206v的侧壁及底部表面形成一个或更多个衬垫(未图示)，且导电线路236l及导电通孔件236v包含一个或更多个衬垫及导电填充材料。衬垫可包含氧化钛(tio)、氮化钛(tin)、氧化钽(tao)、氮化钽(tan)或类似物，并可为导电线路提供扩散阻挡层、粘附层及/或晶种层。
154.随后，进行化学机械研磨制程以去除多余的导电材料并暴露介电层206。在操作130之后，可根据电路设计，在介电层206之上形成互连结构或粘合垫层。
155.根据本揭露内容的半导体元件不仅具有改善的线路端部临界尺寸，且亦具有改善的线路端部轮廓。图16a为根据本揭露内容的实施例，具有导电线路236l的介电层206的范例的示意性平面视图。图16b为图16a的部分扩大视图。
156.如图16a中所图示，在介电层206中形成多条导电线路236l。导电线路236l彼此平行，且相邻的导电线路236l被介电条206l隔开。通过介电切割特征206c将每个导电线路236l划分成区段236lu、236ld。
157.如图16b中的扩大视图中所图示，区段236lu、236ld具有线路宽度w1。线路端部间距为w4，且线路间距为w2。根据本揭露内容的实施例，线路宽度w1小于约25纳米，举例而言，在约15纳米至约25纳米之间的范围内。线路端部间距w4在w1的约80％至w1的约40％之间的范围内。线路间距w2实质等于线路宽度w1，或在约15纳米与约25纳米之间的范围内。
158.导电线路236l的每个区段236ld、236lu具有面对切割特征206c的端部部分236e。与通过当前技术形成的线路端部相比较，端部部分236e具有相对平坦的轮廓。具体而言，端部部分236e具有包含通过平坦区段236f连接的两个角落236a的轮廓。角落236a可具有半径r1。在一些实施例中，半径r1可小于线路宽度w1的约20％，且平坦区段236f可大于线路宽度w1的约60％。通过相对平坦的端部部分236e、导电线路236l的区段236ld、236lu改善半导体元件的性能。
159.与现有技术相比，本文中所描述的各种实施例或范例提供多个优点。本揭露内容的实施例，缩小线路端部间距，以更好地满足电路布局的设计规则。根据本揭露内容的导电线路亦为靠近切割特征的导电线路提供更平坦的线路端部轮廓，因而改善元件性能。
160.将可了解，本文不必论述所有优点，所有实施例或范例均不需要特定的优点，且其他实施例或范例可能会提供不同的优点。
161.本揭露的一些实施例提供制造半导体元件的方法。此方法包含在介电层之上沉积第一硬质遮罩层、在第一硬质遮罩层中形成多个遮罩条，其中多个遮罩条通过多个开口隔开、在多个遮罩条之间的多个开口中填充第一材料、形成通过第一材料的切割开口、采用第二材料填充切割开口、去除第一材料以暴露第二材料及多个遮罩条、及使用多个遮罩条及第二材料图案化介电层。在一些实施方式中，方法还包含在图案化介电层之后，在介电层中填充导电材料。在一些实施方式中，遮罩条沿着第一方向在长度方向延伸，切割开口沿着垂直于第一方向的第二方向在长度方向延伸，且切割开口与两个或更多个遮罩条相交。在一些实施方式中，形成在第一材料中的切割开口包含：形成具有第一宽度的第一开口于光阻层中。以及，使用尺寸减小蚀刻剂进行蚀刻制程，以将光阻层中的第一开口转移至第一材料以形成切割开口，其中切割开口具有第二宽度，且第二宽度小于该第一宽度。在一些实施方式中，方法还包含：在光阻层中形成第一开口之前，在第一材料之上沉积背侧抗反射涂覆层。使用尺寸减小蚀刻剂蚀刻背侧抗反射涂覆层以形成具有第二宽度的第二开口。使用背侧抗反射涂覆层图案化第一材料。在一些实施方式中，在开口中填充第一材料的步骤包含：使用第一材料在遮罩条之上形成一保护遮罩层。在一些实施方式中，方法还包含：在形成第一硬质遮罩层之前，在介电层上沉积第二硬质遮罩层。沉积第三硬质遮罩层于第二硬质遮罩层上，其中在该第三硬质遮罩层上形成第一硬质遮罩层。在一些实施方式中，图案化介电层包含：使用遮罩条及第二材料图案化第三硬质遮罩层。使用第三硬质遮罩层图案化第二硬质遮罩层。使用第二硬质遮罩层图案化介电层。
162.本揭露内容的一些实施例揭露内容提供制造半导体元件的方法。此方法包含沉积第一硬质遮罩层、在第一硬质遮罩层上沉积第二硬质遮罩层、图案化第二硬质遮罩层以在第一硬质遮罩层之上形成多个遮罩条，其中多个遮罩条沿着一第一方向延伸、在多个遮罩条及第一硬质遮罩层之上沉积遮罩层、在遮罩层之上沉积光阻、图案化光阻以形成切割开口，以暴露多个遮罩条中的至少一个、在切割开口中形成切割遮罩，其中切割遮罩沿着实质垂直于第一方向的第二方向延伸、去除遮罩层及光阻、使用多个遮罩条及切割遮罩作为蚀
刻遮罩，图案化第一硬质遮罩层。在一些实施方式中，形成切割遮罩包含：采用遮罩材料填充切割开口。在一些实施方式中，图案化光阻层以形成切割开口包含：形成第一开口于光阻层中，其中第一开口的宽度实质等于遮罩条的宽度。使用光阻层作为尺寸减小蚀刻剂的蚀刻遮罩，在遮罩层中形成切割开口，使得切割开口比第一开口更窄。在一些实施方式中，方法还包含：形成第一开口于光阻层中。使用光阻层作为蚀刻遮罩，在遮罩层上形成的背侧抗反射涂覆层中形成第二开口，其中第二开口比第一开口更窄。使用该背侧抗反射涂覆层作为蚀刻遮罩，在遮罩层中形成切割开口。在一些实施方式中，切割开口比第二开口更窄。在一些实施方式中，第一开口的宽度实质等于遮罩条的宽度，且切割开口的宽度在第一开口的宽度的约80％至约40％之间的范围内。
163.本揭露内容的一些实施例提供半导体元件。半导体元件包含介电层、在介电层中形成的第一导电线路及在介电层中形成的第二导电线路，其中第一导电线路及第二导电线路沿着相同方向延伸，第一导电线路的端部部分面对第二导电线路的端部部分，第一导电线路及第二导电线路的端部部分之间的端部间距小于第一导电线路的线路宽度，且线路宽度小于约25纳米。
164.本揭露内容的一些实施例包含制造半导体元件的方法。此方法包含沉积介电层、使用极紫外线图案化技术图案化介电层，以在介电层中形成第一开口及第二开口、填充介电层中的第一开口及第二开口以在介电层中形成第一导电线路及第二导电线路，其中第一导电线路及第二导电线路沿着相同方向延伸，第一导电线路的端部部分面对第二导电线路的端部部分，第一导电线路及第二导电线路的端部部分之间的端部间距小于第一导电线路的线路宽度，且线路宽度小于约25纳米。在一些实施方式中，端部间距在线路宽度的约80％至约40％之间的范围内。在一些实施方式中，端部间距小于线路宽度的50％。在一些实施方式中，图案化介电层还包含：在介电层中形成第三开口，及填充第三开口以形成平行于第一导电线路的第三导电线路，第一导电线路与该第三导电线路之间的线路间距实质等于线路宽度。在一些实施方式中，第一导电线路的端部部分包含轮廓，轮廓包含：第一角落、第二角落及平坦部分，平坦部分连接第一角落及第二角落，其中平坦部分的长度在线路宽度的约60％至约80％之间。在一些实施方式中，第一角落的半径小于线路宽度的约20％。
165.上述概述数种实施例的特征，以便熟悉此项技艺者可更了解本揭露内容的态样。熟悉此项技艺者应当理解，熟悉此项技艺者可轻易地使用本揭露内容作为设计或修改其他制程及结构的基础，以实现本文中所介绍的实施例的相同目的及/或达成相同优点。熟悉此项技艺者亦应当认知，此均等构造不脱离本揭露内容的精神及范围，且在不脱离本揭露内容的精神及范围的情况下，熟悉此项技艺者可在本文中进行各种改变、替换、及变更。