形成用于抑制弧状弯曲的保护侧壁层的方法以及装置与流程

1.本公开涉及半导体制造设备，一般涉及基板处理方法和基板处理装置。更具体而言，本公开涉及在制造3d－nand、dram等器件时进行高纵横比蚀刻(etching)的系统和方法，特别是涉及侧壁的蚀刻，即在抑制弧状弯曲的同时辅助高纵横比蚀刻的系统。


背景技术：

2.通过新技术的导入，半导体的制造方法得以长期改善，集成电路(ic、超小型电子电路、微芯片、或简称“芯片”)单体的尺寸、以及搭载于ic上的各零件的形状尺寸的小型化得到了发展。小型化的有源半导体元件和无源半导体元件以及连接部被制造在半导体基板晶片(例如，硅)上。在像这样的ic的形成中，在晶片实施掺杂、离子注入、蚀刻、各种材料的薄膜堆积、利用光刻的图案形成等各处理。各个微电路最后通过晶片的切割而分离，作为ic而单独封装。
3.在基板上形成ic时，特别是作为所使用的处理工序，具有原子层沉积(ald)、化学气相生长(cvd)、原子层蚀刻(ale)等。在以往的处理中，根据形成的图案的深度变更蚀刻条件。例如，在以往的处理中，根据形成的图案的深度，变更腔室压力、高频电力、处理气体的流量比。
4.在下述的专利文献1中，记载了在三维堆叠半导体存储器中进行高纵横比(har)蚀刻的以往的方法。
5.此外，在下述的专利文献2中，记载有去除基板上的自然氧化膜的处理。
6.现有技术文献
7.专利文献
8.专利文献1：美国专利申请公开第2017/0372916号说明书
9.专利文献2：日本特开2010－165954号公报


技术实现要素：

10.发明所要解决的问题
11.本公开提供一种能在蚀刻形状的侧壁进行不产生或降低“弧状弯曲”作用的高纵横比(har)蚀刻的方法和装置。
12.用于解决问题的方案
13.根据一实施方式，基板处理装置实施蚀刻基板的方法。本方法包括蚀刻基板而在基板上形成凹部的第一部分作为蚀刻形状的第一工序。凹部的第一部分包括底面和侧壁。本方法还包括：在侧壁内或侧壁上形成氟硅酸铵(afs:ammonium fluorosilicate)层的第二工序，以及接着蚀刻底面而形成凹部的第二部分的第三工序。第三工序在维持由afs层对侧壁的保护的同时实施。
14.上述段落仅表示概要，不对所附的权利要求书进行限定。关于本说明书记载的实施方式及其效果，若将以下的详细的说明对照附图进行参照，则可很好地理解。
附图说明
15.图1是表示在半导体装置的高纵横比凹部的侧壁产生的弧状弯曲的图。
16.图2是表示本公开的基板处理装置(sa:substrate processing apparatus)，即等离子体处理(蚀刻)系统的一个例子的图。
17.图3是表示本公开的感应耦合等离子体(icp:inductively coupled plasma)装置的一个例子的图。
18.图4是例示根据本公开的第一实施方式实施的连续处理工序中的基板的变化的一系列的图。
19.图5是例示根据本公开的第二实施方式实施的连续处理工序中的基板的变化的一系列的图。
20.图6是根据本公开的示教实施的处理流程的一个例子的流程图。
21.图7是在计算机上实施本说明书记载的动作的控制电路的框图。
22.附图标记说明：
23.llx：加载互锁室x，lm：加载模块，lmr：加载机器人模块，lpx：加载端口x，mc：控制器(微控制器、本地或远程计算机)，pmx：处理模块x，r1：区域，sa：基板处理装置，tm：输送模块，tmr(tr)：输送机器人模块，w：晶片，11：反应腔室，12：等离子体，13：电介质窗，14：下部电极，15：静电卡盘，16、17：高频电源，18：气体源，19：排气装置，20：感应元件(线圈)，101：蚀刻层，102、203：掩模层，103：sio
x
层，104、110：afs层(膜)。
具体实施方式
24.以下与附图相关地记载的说明对本公开的主题的各种实施方式进行说明，并不限定于记载的实施方式。在例示中，以促进本公开的主题的理解的目的，对具体的详细内容进行了说明。但是，对本领域技术人员显而易见的是，可以不用这些具体的详细内容来实施各实施方式。在一些例示中，有时以框图的形式表示公知的构造和构成要素，以便不使本公开的主题的概念模糊。
25.在本说明书整体中，“一实施方式”或“实施方式”意味着关于实施方式而说明的特定的特征、构造、特性、动作或功能被包括在本公开的主题的至少一个实施方式中。因此，在本说明书中，“在一实施方式中”或“在实施方式中”这样的用语并不一定指相同的实施方式。而且，特定的特征、构造、特性、动作或功能可以与一个以上的实施方式适当地组合为任何形式。而且，本公开的主题的实施方式可以包括记载的实施方式的改变例和变形例。
26.在本说明书和所附的权利要求书中，除非有其它明确的记载，单数形式“一个”以及“其”包括复数形式。即，除非有其它明确的指示，在本说明书中，“一个”等用语意味着“一个以上”。而且，“左”、“右”、“上部”、“底部”、“前”、“后”、“侧方”、“高度”、“长度”、“宽度”、“上方”、“下方”、“内部”、“外部”、“内侧”、“外侧”等用语在本说明书中仅表示基准点，并不限定本公开的主题的实施方式为特定的朝向或构成。而且，“第一”、“第二”、“第三”等用语仅指定本说明书记载的部分、构成要素、基准点、动作和/或功能等的数量，并不限定本公开的主题的实施方式为特定的构成或朝向。
27.本公开的发明人们认识到在蚀刻形状的侧壁不产生“弧状弯曲”作用地进行高纵横比(har)蚀刻会随着堆叠(stack)构造体的尺寸增大而逐渐变得困难。在本公开整体中，
将“凹部”作为蚀刻形状的一种而使用，用语“凹部”和“蚀刻形状”在本说明书中能相互置换地使用。例如，在3d－nand中，由交替成膜的层(在大多情况下为交替层叠的sio层和sin层)形成堆叠构造体。该堆叠与高层建筑有几分相似，包括许多的层，在各层形成有许多存储单元(memory cell)。为了划定单元间的通道，需要深蚀刻，理想的是以使孔尺寸相对于堆叠内的所有层均匀的方式进行蚀刻。当未适当地进行蚀刻时，特定的孔缺乏均匀性，如图1的堆叠202的区域r1所示，成为包括弧状弯曲(日文：
ボーイング
)的多种多样的形状。弧状弯曲特别是因堆叠202的上侧部分处的侧壁的过度蚀刻的结果而产生。弧状弯曲有时也因离子从长时间暴露于蚀刻而肩部缺损(日文：肩落
ち
)的掩模的缘部散射的结果而产生。在高纵横比蚀刻中，离子呈直线前进，但一部分的离子在掩模的肩部缺损而成的缘部弹回，被送至区域r1的侧壁。而且，如图1所示，在基板201上形成的堆叠202之上，配置有掩模(非晶碳层)203。由于抗蚀剂掩模的肩部磨损而成的角度，在堆叠202的侧壁的上侧部分产生过度蚀刻，因此在开口尺寸(孔的直径)上产生弧状弯曲，沿孔的整个深度的开口尺寸变得不均匀。应当避免这样的弧状弯曲，以便能维持存储单元的耐久性和性能。
28.参照图2对基于本公开的例示的实施方式的基板处理装置sa的构成进行说明。基板处理装置sa包括输送模块tm(在比处理模块pmx低的压力下动作)。输送模块tm包括在等离子体蚀刻模块pm1、pm2、pm3、pm4间输送晶片w的输送机器人模块tmr。输送模块tm具有与加载互锁室ll1、ll2连结的真空输送室。等离子体蚀刻模块pm1、pm2、pm3、pm4与输送模块tm连接，与加载互锁室ll1、ll2隔开。虽然示出了四台等离子体蚀刻模块(pm1～pm4)，但也可以同样地采用其它的构成。例如，也可以将一台以上的等离子体蚀刻模块替换为储藏器(stocker)/更换器(changer)。储藏器/更换器被用作晶片、在上部包含交换部分的静电卡盘等器具的保管场所。储藏器可以配置于等离子体蚀刻模块pm1、pm2、pm3、pm4所占的位置的任意一处，或者也可以配置于各反应腔室的远离tm的另一面。
29.各等离子体蚀刻模块pm1～pm4可以构成为icp装置，但这些等离子体蚀刻模块中的一台以上也可以是电容耦合等离子体(ccp:capacitively coupled plasma)装置等其它的反应腔室。在本说明书中说明的基板处理能由等离子体蚀刻模块pm1、pm2、pm3、pm4中的任意一台实施。但是，作为代替例，也可以在协同制造工艺中使用等离子体蚀刻模块pm1、pm2、pm3、pm4，在该工艺中，例如，使用pm1形成氟硅酸铵(afs)层，由pm2实施蚀刻，由pm3去除afs。pm3作为可控制的加热室而发挥功能。作为另一个代替例，由pm1和pm2将afs的形成分割，由pm1形成sio
x
层，由pm2将sio
x
作为起始物质形成afs。然后，可以由pm3实施蚀刻，由pm4通过加热而去除残留afs。上述仅仅是例示，在将工艺分散至多个pm的情况下，可以通过控制器mc对输送机器人模块tmr进行控制，使特定的晶片在pm间移动，除了上述的例子以外，可以进行一切组合。或者，可以在单个pm内实施所有工序，或者也可以将它们复合地组合。
30.通过加载互锁室ll1、ll2能够对输送模块tm和加载模块lm之间的环境进行划分。加载模块lm具有载置载体(carrier)的载体载置台。载体例如保持25枚晶片w，在出入基板处理装置sa时，配置于加载模块lm的前面。加载机器人模块lmr在载体载置台与加载互锁室ll1、ll2之间输送晶片。载体在各个加载端口lp1、lp2、lp3、lp4(在本例中为多个lp的情况)进行交换。
31.控制器mc在本例中为微控制器，但也可以代替由计算机代码构成的控制电路，而
使用如图7中说明的计算机(本地专用计算机或分布式计算机)，以便实施本说明书中说明的控制动作。而且，控制器mc对基板处理装置sa的动作，包括根据本说明书记载的处理工序的处理方案(recipe)的执行进行控制。
32.图3概略示出了经由闸阀(未图示)与输送模块结合的等离子体处理模块pm，例如感应耦合等离子体(icp)系统。将icp系统作为一个例子进行了表示，但也可以同样使用电容耦合等离子体(ccp)装置等其它等离子体处理模块pm。该装置包括反应腔室11、电介质(例：石英)窗13以及下部电极14。感应元件(线圈)20配置于电介质窗13的上方。从高频电源16、17分别将高频电力供给至感应元件20和下部电极14。该电力耦合还可以包括在高频电源16和高频电源17改变高频的频率的情况。下部电极14包括构成为支承并保持晶片w的静电卡盘(esc)15。气体源18与反应腔室11连接，构成为将各种处理气体(后述)供给至反应腔室11内。涡轮分子泵(tmp)等排气装置19与反应腔室11连接，构成为使反应腔室11可控地排气。当将高频电力供给至线圈20和下部电极14的至少一方时，在电介质窗13和下部电极14之间的晶片w附近形成等离子体12。
33.在一实施方式中，等离子体处理模块pm也可以具有与控制器mc(图2)排他或协调地动作的专用的控制电路(例：微控制器或图7所示的计算机等)。控制器mc执行储存于存储器的控制程序，基于存储于该存储装置中的方案数据(recipe data)对等离子体处理模块pm的各部进行控制。
34.图4的(a)～图4的(e)图示了对半导体基板实施的处理工序的进行，在这些工序中，能降低弧状弯曲且在深蚀刻部整体维持均匀的开口尺寸，并且能在堆叠内可靠性高地形成深蚀刻部。图4的(a)是包括蚀刻层101(例：含碳层)的基板的图，在蚀刻层101上形成有掩模层102。在掩模层102形成有开口区域(开口部)op，在该区域内，凹部即蚀刻形状会以高纵横比蚀刻于蚀刻层101。
35.图4的(b)是对蚀刻层101实施了第一蚀刻后的基板的图。蚀刻的结果是形成凹部的上侧部分(或第一部分)。蚀刻例如可以使用由o2、co或co2气体生成的氧等离子体来实施。在图4的(a)和图4的(b)中掩模层102的高度存在差异，因此可知掩模层102的一部分也被去除。此外，在掩模层102的开口部op中，蚀刻层101被大幅去除。
36.图4的(c)是实施了在露出的掩模表面、侧壁以及凹部的底部形成作为氟硅酸铵(afs)层的(nh4)2sif6的二阶段处理的第一工序的基板的图。在图4的(c)中，作为硅氧化物的sio
x
通过cvd法或原子层沉积类似(ald类似)法形成。在cvd法的一个例子中，使用sicl4等成膜气体生成等离子体而形成。ald类似法的一个例子包括：(1)将基板暴露于含si前体；(2)使含si前体氧化，由此使含si前体变化为sio
x
薄层103；以及(3)在sio
x
层103的特定的部位成为某个厚度之前重复(1)和(2)。在本实施方式中，通过ald法在掩模层102上以及凹部的侧壁和底部上形成保形的sio
x
层103。如后述那样，afs层(图4的(d))能形成为保形层(conformal layer)或副保形层(subconformal layer)。
37.在形成afs层104(图4的(d))的第二工序中，使sio
x
层103变化为afs层104，该工序包括由nh3/nf3、h2/n2或sf6/h2/n2气体生成nh
x
f
y
等离子体，接着将sio
x
层暴露于该等离子体而形成afs层104。afs层104作为在对蚀刻层101进一步蚀刻而持续加深凹部的期间以侧壁的上侧部分不被进一步蚀刻的方式进行保护的侧壁保护层即保护膜而发挥功能。afs层104的厚度与基板的温度有关。为了避免afs层104变得过薄，基板温度典型地维持于50℃，但只
要不超过开始发生afs的升华的100℃，也可以是比50℃高的温度。需要说明的是，在sio
x
层形成afs层104时使用了等离子体，但该等离子体也可以由供给至反应腔室11内的气体生成，也可以在反应腔室11的外部(所谓的远程等离子体)生成而供给至反应腔室11内。
38.图4的(e)是继续蚀刻后的基板的图。如图所示，afs层104的平坦部分被去除，掩模层102因蚀刻而减少。而且，凹部的深度因蚀刻的结果(即，通过对图4的(b)的初始蚀刻而形成的蚀刻形状的第一部分的底面进行蚀刻而形成凹部的第二部分)而大幅增大，但在侧壁的上侧部分(第一部分)存在afs(或者保护层)，因此保护侧壁的上侧部分不产生弧状弯曲。而且，afs层104在蚀刻处理中几乎不受到开口部op处的粒子的离子碰撞的影响。afs的升华性高，因此当高度电子离子化的离子碰撞时，afs容易被去除。离子以接近垂直(90度)的角度与底面碰撞，但以锐角与侧壁碰撞。因此，底面上的afs容易被去除，但侧壁上的afs容易残留，这是因为与侧壁相比，离子对底面提供了更高的能量。
39.另一方面，afs的自由基耐性高，因此作为侧壁的保护而发挥功能。当深蚀刻完成时，为了使afs层104在侧壁上残留的部分升华，将反应容器内的温度设定为高于100℃。
40.在本实施方式中afs层104作为afs层进行了说明，但更一般而言afs层104应被理解为是在通过纵向蚀刻去除凹部的底部的期间，保护侧壁不被横向蚀刻(以及与之相伴的弧状弯曲)的保护层。更一般而言，保护层104可以由afs或其它的材料形成，也能不使用等离子体而设置。例如，在代替实施方式中，保护层104无论是afs制或其它的材料制，都是通过将蚀刻层101暴露于hf、nh3等气体中而形成的。在该代替实施方式中，利用包含n、f以及h的气体晶种(日文：
ガス
種)对sio
x
层103(例：sio2层)进行蚀刻，其结果是，例如在侧壁上形成afs制的保护层104。或者，例如在通过包含f和h的晶种对含sin层或sio/sin的多层构造体进行蚀刻的情况下，在蚀刻中，例如形成afs制的保护层。
41.关于保护层104，在含sio2层(无论是在图4的(a)～图4的(e)那样单独形成层的情况下，还是在参照图5的(a)～图5的(d)进行的后述那样蚀刻层自身为sio2的情况下)暴露于n、f、h等反应性晶种的条件下，除了包括afs的保护层以外，还可以形成其它的组成的保护层。作为其它的组成，例如能包括n和si；h和si；n、f以及si；n、h、f以及si。sio
x
层也形成于掩模上(例：图4的(a)～图4的(e)的实施方式)，且在该sio
x
层暴露于n、f以及h的反应性晶种的条件下，能在掩模上形成afs层，该层可以在后续的蚀刻中作为掩模的保护层而发挥功能。
42.图5的(a)～图5的(d)表示根据第二实施方式对基板实施一系列的处理工序时的基板的进展状态。在第一实施方式中，将由sio
x
以外的材料形成的蚀刻层作为对象，但在第二实施方式中，将sio
x
的蚀刻层作为对象。在第二实施方式中表示的例子中，希望理解的是，虽然形成了副保形afs(后述)，但两实施方式都能形成保形afs或副保形afs。关于在第一实施方式和第二实施方式中，形成副保形afs的例示性的工艺，将在以下对与第二实施方式相关的图5的(a)～图5的(d)的说明之后描述。
43.图5的(a)是包括蚀刻层101(例：sio
x
层)的基板的图，在蚀刻层101上形成有掩模层102。在掩模层102形成有开口部op，在该区域内会以高纵横比蚀刻出蚀刻形状(例：孔或凹部)。作为用于形成掩模层102的材料的例子，可以列举出：碳、金属、多晶硅以及相对于作为本实施方式的蚀刻层101的sio
x
具有充分的蚀刻选择性的其它的材料。
44.图5的(b)是针对蚀刻层101，即sio
x
实施了初始蚀刻(凹部的第一部分)后的基板
的图。蚀刻例如可以使用由c
x
f
y
(氟碳)气体生成的c
w
f
z
(氟碳)等离子体来实施。在图5的(a)和图5的(b)中掩模层102的高度存在差异，由此可知掩模层102的一部分被去除。此外，在开口部op中，蚀刻层101被大幅去除而形成凹部的第一部分。
45.图5的(c)是在蚀刻形状(在本实施方式中为凹部)的侧壁表面上形成有afs层110的基板的图。由nh3/nf3、h2/n2或sf6/h2/n2气体生成等离子体(活性晶种)，由此在凹部的侧壁面上形成afs层110。需要说明的是，蚀刻层是sio
x
制，因此afs层110主要形成于sio
x
的侧壁表面上。afs副保形层110作为后续的凹部蚀刻时的侧壁保护层或保护膜而发挥功能。
46.图5的(d)是继续对基板进行蚀刻而形成凹部的底部(第二部分)后的基板的图。如图所示，掩模层102的平坦部分因蚀刻而减少。而且，凹部的深度因蚀刻的结果而大幅增大，但在侧壁上存在afs膜110，因此保护侧壁的上侧部分避免弧状弯曲，该部分在蚀刻处理中几乎不受开口部op中的粒子的离子碰撞的影响。如上所述，底面的afs能容易地去除，但由于即使高能离子与底面直接碰撞，对于侧壁而言也仅是擦过的程度这样的几何上的优点，侧壁的afs容易残留在侧壁上。
47.另一方面，afs的自由基耐性高，因此作为侧壁的保护而发挥功能。当深蚀刻(在形成了afs层后可以实施一次以上的蚀刻)完成时，为了使残留于afs层110的侧壁上的部分升华，将反应容器内的温度设定为高于100℃，对该构造体进行热退火。需要说明的是，关于第一和第二实施方式，也可以多次重复进行afs形成工序和之后的蚀刻层101的蚀刻工序。
48.关于在凹部的侧壁上形成副保形afs的情况，以下示出两个例子。第一例能适用于第一实施方式(蚀刻层为除sio
x
以外)，第二例能适用于第一实施方式(蚀刻层为除sio
x
以外)和第二实施方式(蚀刻层包括sio
x
)。
49.作为适用于第一实施方式的副保形afs形成的第一例，首先，实施形成副保形sio
x
层的工序。该工序能通过以下方式进行：(i)调节吸附含si前体的区域(在本例中为凹部的上表面和侧壁)，将该吸附区域暴露于氧等离子体中直至到达所希望的厚度，以使凹部的底部不会过厚；或(ii)使整个表面吸附si前体，使暴露于氧等离子体的时间比(i)缩短。(i)和(ii)的效果是以使在掩模的侧壁(和上表面)上优先形成sio
x
，在凹部的底部几乎不或完全不形成sio
x
。无论执行的是处理(i)或处理(ii)的哪一个，如前所述，都通过将sio
x
暴露于nh
x
f
y
等离子体而使副保形sio
x
层变化为副保形afs。
50.作为适用于第一实施方式或第二实施方式的任意一个的副保形afs形成的第二例，该处理包括以将sio
x
在更短时间内暴露于nh
x
f
y
等离子体的方式进行控制。作为在更短时间内暴露于nh
x
f
y
的例子，可以列举出：(i)在凹部的底面上的sio
x
变化为afs之前停止将sio
x
层暴露于nh
x
f
y
等离子体，(ii)以不使侧壁和/或底面上的sio
x
层全部变化为afs的方式向sio
x
层供给nh
x
f
y
等离子体。
51.蚀刻层101的蚀刻处理条件例
52.[表1]
[0053][0054]
第一工序(实施方式1中的sio
x
层形成)的处理条件例
[0055]
[表2]
[0056][0057]
使sio
x
变化为afs的处理条件例
[0058]
[表3]
[0059][0060]
图6是根据本公开实施的使用至少形成于凹部的侧壁的afs保护层实施高纵横比蚀刻处理的流程图。本处理根据第一实施方式或第二实施方式的任意一个而实施。在图6所示的处理之前，得到包括蚀刻层和具有凹部形成用的开口部op的掩模层的基板。该初始准备的结果是，能得到如图4的(a)或图5的(a)所示的构造体。本处理从在开口部op内进行部分蚀刻的工序s1开始，以便得到如图4的(b)和图5的(b)所示的构造体。其结果是，形成凹部的上侧(或第一)部分。此后，处理进行至工序s2，在此如上所述，在凹部的第一部分的至少侧壁上形成保形afs或副保形afs。其结果是，得到如图4的(d)(保形)和图5的(c)(副保形)所示的构造体。当形成了afs时，处理进行至工序s3，在此进一步进行蚀刻，形成凹部的第二部分(下侧部分)(参照图4的(e)和图5的(d))。以不因过度蚀刻而在侧壁产生弧状弯曲的方式进行保护的afs位于凹部侧壁上，因此能保持凹部的开口尺寸。上述弧状弯曲是伴随着以往的高纵横比蚀刻处理的问题。
[0061]
此后，在工序s4中，在继续实施蚀刻工序之前，进行与是否需要为了进一步保护侧壁而追加形成afs相关的判定。在后续的蚀刻工序中，在残留于侧壁上保护侧壁的afs的量不足的情况下，处理返回到工序s2，在侧壁上追加形成afs。但是，在工序s4中，在判定为afs的量在达到最终深度为止的进一步的蚀刻中足以保护侧壁的情况下，处理进行至工序s5，继续蚀刻直至达到最终深度。此后，在afs残留的情况下，也可以通过将反应腔室加热至超过100℃使afs升华来去除。该判定能通过蚀刻工序的次数被记录于方案中的计算机的处理来控制。该处理由掌握蚀刻工序的次数的控制器mc进行，以便能针对当前正在重复的蚀刻工序判定是否不需要追加afs形成。例如，在为了形成高纵横比的凹部而需要总计六次蚀刻工序的情况下，控制器mc掌握蚀刻工序的次数，因此(例如)能判断：对于剩余的一次、两次或三次蚀刻工序，能不在孔的侧壁上进一步补充afs而实施。
[0062]
图7是在计算机上实施本说明书记载的动作的处理电路的框图，特别是关于控制器mc(图2)而示出。图7例示了在计算机上控制流程图的所有的控制处理(处理方案等)、记载或块的处理电路130。这些控制处理、记载或块代表包括用于实施模块、段或处理的特定的逻辑功能或步骤的可执行的一个以上的命令的代码的一部分。本领域技术人员应该理解的是，代替性实施例被包括在本公开的例示的实施方式的范围内，其功能可以根据参与的功能，以大致同时、或者相反的顺序等与图示或记载的顺序不同的顺序来执行。本说明书记载的各种元素、特征以及处理可以相互独立地使用，也可以以各种形式进行组合。能想到的所有的组合和下位组合都被包括于本公开的范围内。
[0063]
在图7中，处理电路130包括实施上述/后述的一个以上的控制处理的cpu1200。处理数据和命令能储存于存储器1202。这些处理数据和命令也可以存储在硬盘驱动器(hdd:hard disk drive)、可移动存储介质等存储介质盘1204，还可以远程储存。而且，权利要求书中记载的本公开不被存储基于本公开的处理命令的计算机可读介质的形式限定。例如，这些命令可以存储于cd、dvd、闪存、ram、rom、prom、eprom、eeprom、硬盘、或者与处理电路130通信的服务器、计算机等任意其它的信息处理装置。
[0064]
而且，权利要求书中记载的本公开可以作为实用型应用程序(utility application)、后台守护进程(background daemon)、操作系统的构成要素或它们的组合而被提供，可以与cpu1200以及microsoft windows(注册商标)、unix(注册商标)、solaris(注册商标)、linux(注册商标)、apple mac
‑
os等本领域技术人员已知的操作系统联动执行。
[0065]
构筑处理电路130的硬件元件能通过各种电路元件来实现。而且，上述的实施方式的各功能可以通过包括一个以上的处理电路的电路来实施。如图7所示，处理电路包括特定的程序化处理装置，例如处理装置(cpu)1200。处理电路还包括面向特定用途的电路(asic:application specific integrated circuit)、构成为实施记载的功能的以往的电路零件等器件。
[0066]
在图7中，处理电路130包括实施上述的处理的cpu1200。处理电路130可以是通用计算机或特定的专用机。在一实施方式中，处理装置1200以不使反应腔室暴露于外部气氛而与esc交换的方式控制电压和机械人手臂。在处理装置1200被编程为当场交换esc的情况下，处理电路130作为特定的专用机而发挥功能。
[0067]
可替换地或者进一步地，cpu1200也可以如本领域技术人员应当理解的那样，在fpga、asic、pld上实施，或者使用离散的逻辑电路。而且，cpu1200可以以并行实施上述的本
发明的处理的命令的方式作为协动的多个处理装置而实施。
[0068]
图7的处理电路130还包括用于与网络1228接口连接的网络控制器1206，例如美国英特尔株式会社的intel ethernet pro网络接口卡等。网络1228如可以理解的那样，可以是因特网等公共网络、局域网(lan)和广域网(wan)等私人网络、或它们的任意组合，此外，还可以包括公共交换电话网络(pstn)、综合业务数字网(isdn)等下位网络。网络1228还可以是以太网(注册商标)网络等那样的有线、或可以是包括增强型数据速率gsm演进技术(edge)、3g、4g无线蜂窝系统的蜂窝网络等无线。无线网络还可以是wi
‑
fi(注册商标)、蓝牙(bluetooth(注册商标))或其它任意已知的无线通信形式。
[0069]
处理电路130还包括用于与监视器等显示装置1210接口连接的图形卡(graphics card)、图形适配器(graphics adapter)等显示装置控制器1208。通用i/o接口1212与键盘和/或鼠标1214以及与显示装置1210一体或分体的触摸面板1216接口连接。通用i/o接口还连接于打印机和扫描仪等各种外围设备1218。
[0070]
通用存储装置控制器1224经由isa、eisa、vesa、pci等通信总线1226与存储介质盘1204连接，处理电路130的所有的构成要素相互连接。关于显示装置1210、键盘和/或鼠标1214以及显示装置控制器1208、存储装置控制器1224、网络控制器1206、声音控制器1220以及通用i/o接口1212的一般特征和功能，在本说明书中为了简化而作为已知的内容并省略其说明。
[0071]
在本公开记载的例示性电路元件可以与其它元件进行更换，可以具有与本说明书记载的例子不同的构造。而且，构成为实施本说明书中记载的特征的电路可以通过多个电路单位(例如，芯片)来实施，或者可以将这些特征组合为单一的芯片组的电路。
[0072]
本说明书中记载的功能和特征还可以由分散配置于系统上的各种构成要素来执行。例如，可以由一个以上的处理装置执行这些功能，在该情况下，处理装置分散配置在与网络进行通信的多个构成要素中。作为分散配置的构成要素，除了各种人机接口和通信装置(显示监视器、智能手机、平板电脑、个人信息终端(pda:personal digital assistant)等)，还可以包括能共享处理的一个以上的客户端机器和服务器机器。网络可以是lan、wan等私人网络，也可以是因特网等公共网络。向系统的输入可以通过由用户进行的直接输入而受理，也可以作为实时或批处理而远程受理。而且，可以将实施例的一部分在与上述的要素不同的模块或硬件上实施。因此，其它实施例也被包括在权利要求书中。
[0073]
对本公开的主题的实施方式进行了说明，但上述仅仅是例示，并不进行限定，本领域技术人员应当理解仅是通过例子来进行表示。因此，虽然在本说明书中描述了特定的构成，但也可以采用其它的构成。根据本公开可以得到很多的改变例和其它的实施方式(例如，组合、配置变更等)，它们包括于本领域技术人员的范围内，并意图包括于在本公开的主题及其任意等价物的范围内。能通过在本发明的范围内对本公开的实施方式的特征进行组合、配置变更或省略等来得到进一步的实施方式。而且，有利的是，可以仅使用特定的特征，而无需与其它的特征对应使用。因此，本技术人意图将本公开的主题的精神和范围内所包括的代替例、改变例、等价物以及变形例全部包括。