阵列基板、阵列基板的暗点化修补方法及显示面板与流程

1.本技术涉及显示技术领域，具体涉及一种阵列基板、阵列基板的暗点化修补方法及显示面板。


背景技术：

2.在阵列基板的生产过程中，受生产工艺及外部环境的影响，薄膜晶体管中会存在一些金属碎屑或异物等残留物，导致受该薄膜晶体管驱动的像素在显示时成为亮点，进而使得显示面板的画面显示异常。因此，通常需要对显示异常的像素进行暗点化修补，以改善显示面板的显示质量。
3.目前，阵列基板的暗点化修补手法为：采用镭射工艺隔绝显示异常像素对应的薄膜晶体管的输入信号，像素电极和公共电极线熔接并连通形成等电位，使得显示异常像素对应的液晶无法偏转，进而实现暗点化。然而，对于彩膜设置在阵列基板侧(color
‑
filter on array，coa)的产品，由于像素电极和公共电极线之间间隔有色阻层以及其他绝缘膜层，导致像素电极和公共电极线之间的距离较大，进而会降低像素电极和公共电极线的熔接几率，导致暗点化修补失败。


技术实现要素：

4.本技术实施例提供一种阵列基板、阵列基板的暗点化修补方法及显示面板，以解决现有技术中存在的阵列基板的暗点化修补成功几率较低的技术问题。
5.本技术实施例提供一种阵列基板，所述阵列基板具有暗点化像素区，所述阵列基板包括：
6.衬底；
7.公共电极线，所述公共电极线设置于所述衬底上，所述公共电极线用于与对向基板的公共电极接入相同电位的电压；
8.暗化像素电极，所述暗化像素电极设置在所述衬底上，且位于所述暗点化像素区，所述暗化像素电极与所述公共电极线间隔设置；以及
9.导电部，所述导电部连接于所述公共电极线和所述暗化像素电极。
10.可选的，在本技术的一些实施例中，所述导电部的一端搭接在所述暗化像素电极远离所述衬底的一面，所述导电部的另一端搭接在所述公共电极线远离所述衬底的一面。
11.可选的，在本技术的一些实施例中，所述暗化像素电极和所述公共电极线之间具有容置空间，所述导电部位于所述容置空间内，所述导电部的一端与所述暗化像素电极靠近所述容置空间的一面相连，所述导电部的另一端与所述公共电极线靠近所述容置空间的一面相连。
12.可选的，在本技术的一些实施例中，所述暗化像素电极和所述公共电极线同层设置。
13.可选的，在本技术的一些实施例中，所述阵列基板包括对应所述暗化像素电极的
第一薄膜晶体管，所述第一薄膜晶体管与所述暗化像素电极断开设置。
14.可选的，在本技术的一些实施例中，所述阵列基板还包括显示像素电极，所述显示像素电极和所述暗化像素电极构成对应一子像素的像素电极；
15.所述阵列基板还包括对应所述显示像素电极的第二薄膜晶体管，所述第二薄膜晶体管与所述显示像素电极电连接。
16.可选的，在本技术的一些实施例中，所述阵列基板还包括对应所述子像素的数据线，所述第一薄膜晶体管包括第一源极和第一漏极，所述第二薄膜晶体管包括第二源极和第二漏极，所述第二源极的一端与所述数据线相连，所述第二源极的另一端与所述第一源极相连，所述第二漏极与所述显示像素电极电连接，所述第一漏极与所述暗化像素电极断开设置。
17.可选的，在本技术的一些实施例中，所述导电部的材料选自钨、银和金中的一种或多种。
18.本技术实施例提供一种显示面板，所述显示面板包括相对设置的阵列基板和对向基板，所述阵列基板为前述任一实施例所述的阵列基板，所述对向基板包括依次设置的基底以及所述公共电极，所述公共电极位于所述基底靠近所述阵列基板的一侧，且与所述公共电极线相对设置。
19.本技术实施例还提供一种阵列基板的暗点化修补方法，其包括以下步骤：
20.提供一阵列基板，所述阵列基板包括衬底和设置在所述衬底上的公共电极线及多个子像素，每一所述子像素包括像素电极和电连接于所述像素电极的薄膜晶体管，所述像素电极与对应的所述公共电极线间隔设置；
21.当检测出所述阵列基板中的异常子像素时：
22.断开所述异常子像素的所述像素电极与对应的所述薄膜晶体管之间的电连接；
23.在所述异常子像素的所述像素电极和对应的所述公共电极线之间形成导电部，以使所述像素电极和对应的所述公共电极线的电位相同。
24.相较于现有技术中的阵列基板，本技术提供的阵列基板包括与对向基板的公共电极接入相同电位的电压的公共电极线、暗化像素电极以及导电部，公共电极线和暗化像素电极间隔设置，本技术通过设置使公共电极线和暗化像素电极电连接的导电部，使得公共电极线和暗化像素电极具有相同的电位，进而使得暗化像素电极与对向基板的公共电极具有相同的电位，此时，该暗化像素电极所在的暗点化像素区对应的液晶无法偏转，暗点化像素区对应的子像素呈现为暗态，进而实现暗点化。
附图说明
25.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1是本技术第一实施例提供的阵列基板的平面结构示意图。
27.图2是本技术第一实施例提供的阵列基板的剖面结构示意图。
28.图3是本技术第二实施例提供的阵列基板的平面结构示意图。
29.图4是本技术第二实施例提供的阵列基板的剖面结构示意图。
30.图5是本技术实施例提供的阵列基板的暗点化修补方法的流程示意图。
31.图6是本技术实施例提供的显示面板的结构示意图。
具体实施方式
32.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。在本技术中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
33.本技术实施例提供一种阵列基板、阵列基板的暗点化修补方法及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
34.本技术提供一种阵列基板，所述阵列基板具有暗点化像素区，所述阵列基板包括衬底、公共电极线、暗化像素电极以及导电部。所述公共电极线设置于所述衬底上。所述公共电极线用于与对向基板的公共电极接入相同电位的电压。所述暗化像素电极设置在所述衬底上，且位于所述暗点化像素区。所述暗化像素电极与所述公共电极线间隔设置。所述导电部连接于所述公共电极线和所述暗化像素电极。
35.由此，本技术通过设置使公共电极线和暗化像素电极电连接的导电部，使得公共电极线和暗化像素电极具有相同的电位，进而使得暗化像素电极与对向基板的公共电极具有相同的电位，此时，该暗化像素电极所在的暗点化像素区对应的液晶无法偏转，暗点化像素区对应的子像素呈现为暗态，进而实现暗点化。
36.下面通过具体实施例对本技术提供的阵列基板进行详细的阐述。
37.请参照图1和图2，本技术第一实施例提供一种阵列基板100。阵列基板100具有暗点化像素区10a。阵列基板100包括衬底10、公共电极线11、暗化像素电极12以及导电部13。公共电极线11设置于衬底10上。公共电极线11用于与对向基板的公共电极接入相同电位的电压。暗化像素电极12设置在衬底10上，且位于暗点化像素区10a。暗化像素电极12与公共电极线11间隔设置。导电部13连接于公共电极线11和暗化像素电极12。
38.需要说明的是，在本技术以下各实施例中，将公共电极线11定义为“第一公共电极线11”。阵列基板100还包括第二公共电极线14，第二公共电极线14位于衬底10和第一公共电极线11之间。第二公共电极线14于衬底10所在平面的正投影和暗化像素电极12于衬底10所在平面的正投影部分重叠，以使第二公共电极线14和暗化像素电极12之间形成存储电容。
39.阵列基板100还包括显示像素电极15。显示像素电极15和暗化像素电极12构成对应一子像素(图中未标识)的像素电极20。其中，显示像素电极15是指像素电极20中未经暗点化修补的部分。子像素包括像素电极20和对应于像素电极20的色阻。
40.在本实施例中，像素电极20可以为八畴、四畴或两畴的结构。暗化像素电极12可以为主区像素电极，显示像素电极15可以为次区像素电极。在一些实施例中，暗化像素电极12
也可以为次区像素电极，显示像素电极15可以为主区像素电极。
41.在一些实施例中，像素电极20也可以不存在主区像素电极和次区像素电极之分。此时，暗化像素电极12为对应一子像素的像素电极，在此不再赘述。
42.如图1所示，阵列基板100还包括对应子像素的数据线16、对应暗化像素电极12的第一薄膜晶体管111以及对应显示像素电极15的第二薄膜晶体管112。第一公共电极线11对应覆盖数据线16。第一薄膜晶体管111与暗化像素电极12断开设置。第二薄膜晶体管112与显示像素电极15电连接。
43.具体的，第一薄膜晶体管111包括第一源极1111和第一漏极1112。第二薄膜晶体管112包括第二源极1121和第二漏极1122。第二源极1121的一端与数据线16相连。第二源极1121的另一端与第一源极1111相连。第二漏极1122与显示像素电极15电连接。第一漏极1112与暗化像素电极12断开设置。
44.当检测到阵列基板100中的异常子像素时，比如，当检测到暗化像素电极12所在区域为异常区域时，可以通过镭射切割工艺断开第一薄膜晶体管111与暗化像素电极12的电连接，如图1中的p位置，可以断开第一漏极1112和暗化像素电极12的电连接，以隔绝第一薄膜晶体管111的输入信号。
45.需要说明的是，本技术中的阵列基板100还包括对应子像素的第三薄膜晶体管(图中未标识)。其中，第三薄膜晶体管可以为共享薄膜晶体管，所述共享薄膜晶体管的结构可以根据实际应用需求进行设定，本技术对此不作限定。另外，阵列基板100还包括扫描线，第一薄膜晶体管111还包括电连接于所述扫描线的第一栅极(图中未示出)，第二薄膜晶体管112还包括电连接于所述扫描线的第二栅极(图中未示出)，上述扫描线、第一栅极以及第二栅极的具体结构均可以参照现有技术，在此不再赘述。
46.如图2所示，阵列基板100包括依次设置于第二公共电极线14上的绝缘层30、第一钝化层40、色阻层50以及第二钝化层60。其中，第二公共电极线14可以与栅极(图中未示出)同层设置。绝缘层30可以为栅极绝缘层。色阻层50包括相邻设置的第一色阻501和第二色阻502。第一色阻501和第二色阻502分别独立地选自红色色阻、绿色色阻和蓝色色阻中的一种，且第一色阻501和第二色阻502不同。
47.在本实施例中，暗化像素电极12和第一公共电极线11同层设置在第二钝化层60远离衬底10的一侧。暗化像素电极12和第一公共电极线11之间具有容置空间20a。导电部13跨过容置空间20a。导电部13的一端搭接在暗化像素电极12远离衬底10的一面。导电部13的另一端搭接在第一公共电极线11远离衬底10的一面。
48.本技术的发明人在实验探究中发现，在采用镭射工艺使像素电极和第二公共电极线熔接而连通形成等电位时，需要穿过绝缘层、第一钝化层、色阻层以及第二钝化层，由于绝缘层、第一钝化层、色阻层以及第二钝化层的总厚度较厚，比如，上述膜层的总厚度可达3.5微米以上。因此，通常需要较大的镭射能量才能击穿上述膜层，以实现像素电极和第二公共电极线的搭接，然而，在较高的镭射能量下，镭射区域附近的膜层会受到损伤，进而降低了暗点化修补的成功几率。
49.针对上述技术问题，本实施例利用阵列基板100中的第一公共电极线11与对向基板中的公共电极具有相同电位的特性，通过在暗化像素电极12和第一公共电极线11之间设置一导电部13，导电部13搭接在暗化像素电极12和第一公共电极线11的边缘，进而在暗点
化修补时，能够省去镭射工艺，避免了对镭射区附近的膜层造成损伤，从而提高了暗点化修补的成功几率。另外，由于导电部13可以通过成膜工艺来实现，因此，本技术通过设置导电部13来将暗化像素电极12和第一公共电极线11进行搭接，还可以简化暗点化修补的工艺制程。
50.具体的，导电部13的材料可以选自钨、银、金、铜、铝、钼和钛中的一种或多种。在本实施例中，导电部13的材料为钨或银。通过使用钨或者银为导电材料，可以提高导电部13的成膜稳定性。
51.其中，可以采用物理气相沉积工艺形成导电部13。在一些实施例中，还可以采用其他成膜工艺如喷涂、打印等形成导电部13，本技术对导电部13的具体形成工艺不作具体限定。
52.本实施例通过在暗化像素电极12和第一公共电极线11上设置搭接两者的导电部13，使得暗化像素电极12和第一公共电极线11具有相同的电位，进而使得暗点化像素区10a对应的液晶无法偏转，进而使得暗点化像素区10a对应的子像素部分呈现为暗态，从而实现暗点化。
53.请参照图3和图4，本技术第二实施例提供一种阵列基板100。本技术第二实施例提供的阵列基板100与第一实施例的不同之处在于：导电部13位于容置空间20a内，导电部13的一端与暗化像素电极12靠近容置空间20a的一面相连，导电部13的另一端与第一公共电极线11靠近容置空间20a的一面相连。
54.本实施例通过将导电部13仅设置在暗化像素电极12和第一公共电极线11之间的容置空间20a内，可以省去导电部13在暗化像素电极12以及第一公共电极线11上表面的搭接部分，进而在实现暗点化修补的同时，能够减少导电部13的占用空间，避免因导电部13的设置而增加阵列基板100的膜层厚度。
55.请参照图5，本技术实施例提供一种阵列基板的暗点化修补方法，其包括以下步骤：
56.b1：提供一阵列基板，所述阵列基板包括衬底和设置在所述衬底上的公共电极线及多个子像素，每一所述子像素包括像素电极和电连接于所述像素电极的薄膜晶体管，所述像素电极与对应的所述公共电极线间隔设置；
57.当检测出所述阵列基板中的异常子像素时：
58.b2：断开所述异常子像素的所述像素电极与对应的所述薄膜晶体管之间的电连接；
59.b3：在所述异常子像素的所述像素电极和对应的所述公共电极线之间形成导电部，以使所述像素电极和对应的所述公共电极线的电位相同。
60.下面对本实施例提供的阵列基板的暗点化修补方法进行详细的阐述。
61.b1：提供一阵列基板，所述阵列基板包括衬底和设置在所述衬底上的公共电极线及多个子像素，每一所述子像素包括像素电极和电连接于所述像素电极的薄膜晶体管，所述像素电极与对应的所述公共电极线间隔设置。
62.其中，所述公共电极线用于与对向基板中的公共电极接入相同电位的电压。像素电极包括主区像素电极和次区像素电极。主区像素电极和次区像素电极均与对应的薄膜晶体管电连接。
63.当检测出所述阵列基板中的异常子像素部分时，比如，若检测出主区像素电极对应的子像素部分存在异常，执行以下步骤：
64.b2：断开所述异常子像素的主区像素电极与对应的薄膜晶体管之间的电连接。
65.具体的，可以采用镭射切割工艺断开所述主区像素电极和对应的薄膜晶体管的漏极之间的电连接。
66.b3：在所述异常子像素的主区像素电极和对应的公共电极线之间形成导电部，以使所述主区像素电极和对应的所述公共电极线的电位相同。
67.其中，可以采用物理气相沉积工艺在所述主区像素电极和所述公共电极线之间形成导电部，以使导电部搭接在主区像素电极和公共电极线上，从而使得主区像素电极和公共电极线导通，此时，当接入电压信号时，主区像素电极和公共电极线具有相同的电位。
68.在阵列基板和对应的对向基板对组贴合之后，由于公共电极线的电位与对向基板中的公共电极的电位相同，因此，主区像素电极和对向基板中的公共电极具有相同的电位，从而能够使得主区像素电极所在区域的液晶无法偏转，以实现阵列基板的暗点化修补。
69.需要说明的是，本实施例中经过暗点化修补后的阵列基板的结构可以参照前述任一实施例中阵列基板100的结构，在此不再赘述。
70.请参照图6，本技术实施例还提供一种显示面板1000，显示面板1000包括相对设置的阵列基板100、对向基板200以及设置在阵列基板100和对向基板200之间的液晶300。
71.其中，阵列基板100可以为前述任一实施例所述的阵列基板100。本实施例仅以第一实施例提供的阵列基板100为例进行说明，但并不限于此。
72.对向基板200包括依次设置的基底201和公共电极202。公共电极202位于基底201靠近阵列基板100的一侧。公共电极202与第一公共电极线11相对设置。
73.当阵列基板100和对向基板200接入电压时，对向基板200中的公共电极202和阵列基板100中的第一公共电极线11可以接入相同电位的电压，以使得两者之间对应区域的液晶300无法发生偏转，从而对阵列基板100中的数据线(图中未示出)起到遮挡效果。由于本实施例的阵列基板100中设置有使暗化像素电极12和第一公共电极线11导通的导电部13，因此，暗化像素电极12和第一公共电极线11具有相同的电位，从而使得暗化像素电极12和对向基板200中的公共电极202具有相同的电位。当显示面板1000处于暗态时，暗化像素电极12所在区域对应的液晶300无法偏转，该区域的子像素部分便会呈现为暗态，从而实现暗点化，进而能够提升显示面板1000的显示质量。
74.需要说明的是，本实施例中的对向基板200还可以包括其他膜层结构如配向层等，本实施例中的对向基板200的结构仅为示意，用于方便描述本实施例，但并不能理解为对本技术的限制。
75.相较于现有技术中的阵列基板，本技术提供的阵列基板包括与对向基板的公共电极接入相同电位的电压的公共电极线、暗化像素电极以及导电部，公共电极线和暗化像素电极间隔设置，本技术通过设置使公共电极线和暗化像素电极电连接的导电部，使得公共电极线和暗化像素电极具有相同的电位，进而使得暗化像素电极与对向基板的公共电极具有相同的电位，此时，该暗化像素电极所在的暗点化像素区对应的液晶无法偏转，暗点化像素区对应的子像素呈现为暗态，进而实现暗点化。
76.以上对本技术实施例所提供的一种阵列基板、阵列基板的暗点化修补方法及显示
面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。