半导体器件中孔、半导体器件的制备方法及半导体器件与流程

1.本发明实施例涉及半导体器件技术领域，尤其涉及一种半导体器件中孔、半导体器件的制备方法及半导体器件。


背景技术：

2.随着半导体行业的发展，以及现代电子设备中对提高的便携性、计算能力、存储容量以及能量效率等因素的需求，使得半导体器件的尺寸不断减小。
3.而半导体器件的尺寸的减小可通过半导体器件中的形成结构的尺寸的减小实现，例如，存储器的电容结构中的电容孔的尺寸。但是如果孔的尺寸较小，即孔的高宽比较大，由于工艺条件的限制会出现无法刻蚀透的现象，影响后续工艺步骤。而如果加大孔的尺寸，又不能满足半导体器件小尺寸的需求。


技术实现要素：

4.本发明实施例提供一种半导体器件中孔、半导体器件的制备方法及半导体器件，以解决现有技术中如果电容孔的尺寸较小，会出现无法刻蚀透的现象，而如果加大孔的尺寸，又不能满足半导体器件小尺寸的需求的问题。
5.第一方面，本发明实施例提供了一种半导体器件中孔的制备方法，该方法包括：
6.提供一待刻蚀基底，并在所述待刻蚀基底上形成掩膜层；
7.在所述掩膜层上形成具有阵列排布的第一图案层；
8.以所述第一图案层为掩膜刻蚀所述掩膜层，以形成第一孔和第二图案层；
9.在所述第二图案层远离所述待刻蚀基底的一侧沉积保护层，所述保护层同时覆盖所述第一孔的侧壁和底部；
10.刻蚀覆盖所述第一孔的底部的所述保护层；
11.以所述第二图案层和覆盖所述第一孔的侧壁的所述保护层为掩膜刻蚀所述待刻蚀基底，以形成第二孔；
12.其中，所述第二孔的关键尺寸小于所述第一孔的关键尺寸。
13.可选地，所述第二孔包括电容孔、连线孔或通孔中的任意一种。
14.可选地，所述第二孔包括电容孔；所述待刻蚀基底包括电容孔基底；所述电容孔基底包括半导体衬底以及在所述半导体衬底上形成的支撑层；
15.提供一待刻蚀基底，并在所述待刻蚀基底上形成掩膜层，包括：
16.提供一半导体衬底，在所述半导体衬底上依次形成支撑层和掩膜层；
17.以所述第二图案层和覆盖所述第一孔的侧壁的所述保护层为掩膜刻蚀所述待刻蚀基底，以形成第二孔，包括：
18.以所述第二图案层和覆盖所述第一孔的侧壁的所述保护层为掩膜刻蚀所述支撑层至所述半导体衬底，以形成所述电容孔。
19.可选地，所述保护层的材料包括多晶硅。
20.可选地，在所述第二图案层远离所述待刻蚀基底的一侧沉积保护层，包括：
21.在所述第二图案层远离所述待刻蚀基底的一侧利用原子层沉积工艺沉积保护层。
22.可选地，在所述半导体衬底上依次形成支撑层和掩膜层之前，还包括：
23.在所述半导体衬底上形成多个电极接触块，其中，相邻所述电极接触块之间通过块状绝缘结构隔离。
24.可选地，所述第二孔在所述半导体衬底所在平面的垂直投影位于所述电极接触块在所述半导体衬底所在平面的垂直投影内。
25.可选地，所述保护层为单层保护层。
26.第二方面，本发明实施例还提供了一种半导体器件的制备方法，该方法包括如第一方面所述的半导体器件中孔的制备方法。
27.第三方面，本发明实施例还提供了一种半导体器件的制备方法，该方法通过第二方面所述的半导体器件的制备方法制备得到。
28.本发明实施例提供的半导体器件中孔、半导体器件的制备方法及半导体器件，通过在第二图案层远离待刻蚀基底的一侧沉积保护层，保护层同时覆盖第一孔的侧壁，从而使得相邻的第二图案层之间的第一孔的关键尺寸减小，当以第二图案层和覆盖第一孔的侧壁的保护层为掩膜刻蚀待刻蚀基底时，此时得到的第二孔的尺寸较小，如此，即不会因为第一孔的高深比较大，出现无法刻蚀透的问题，同时还可以得到较小孔，满足半导体器件小尺寸的需求，提高半导体器件的集成度，且工艺简单。
附图说明
29.图1是本发明实施例提供的一种半导体器件中孔的制备方法的流程图；
30.图2是本发明实施例提供的一种形成第一图案层后的结构示意图；
31.图3是本发明实施例提供的一种形成第一孔后的结构示意图；
32.图4是本发明实施例提供的一种形成保护层后的结构示意图；
33.图5是本发明实施例提供的一种形成第二孔后的结构示意图；
34.图6是本发明实施例提供的又一种半导体器件中孔的制备方法的流程图；
35.图7是本发明实施例提供的又一种形成第一图案层后的结构示意图；
36.图8是本发明实施例提供的又一种形成第一孔后的结构示意图；
37.图9是本发明实施例提供的又一种形成保护层后的结构示意图；
38.图10是本发明实施例提供的又一种形成第二孔后的结构示意图。
具体实施方式
39.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
40.基于背景技术中的问题，本发明实施例提供了一种半导体器件中孔的制备方法。图1是本发明实施例提供的一种半导体器件中孔的制备方法的流程图，如图1所示，本发明实施例提供的半导体器件中孔的制备方法，包括如下步骤：
41.s110、提供一待刻蚀基底，并在待刻蚀基底上形成掩膜层。
42.参见图2，待刻蚀基底10例如可以包括电容孔基底、连线孔基底或通孔基底等半导体器件中的基底，基底的类型本实施例不进行限定，示例性的，待刻蚀基底10包括电容孔基底。掩膜层30作为后续刻蚀待刻蚀基底10时的掩膜。掩膜层30的厚度较大，以便后续以掩膜层30为掩膜刻蚀待刻蚀基底10，以形成后续第二孔。可选的，掩膜层30可以为单层结构，也可以为多层堆叠结构，本实施不进行具体限定；本实施例也不对掩膜层的材料进行限定。
43.s120、在掩膜层上形成具有阵列排布的第一图案层；以第一图案层为掩膜刻蚀掩膜层，以形成第一孔和第二图案层。
44.参见图2和图3，具体的，可以先形成一层光刻胶层作为第一图案层40的材料，可以理解的是，在其他实施例中还可以形成其他材料的第一图案层40，例如，氮化硅层。然后采用光刻工艺将该层材料进行图案化，以得到第一图案层40。第一图案层40定义了后续形成的第一孔的位置和形状。然后以第一图案层40为掩膜刻蚀掩膜层30，在掩膜层30中形成第一孔31和第二图案层32，其中，第一孔31的横截面例如可以为圆形，第一孔31的关键尺寸为m1。
45.s130、在第二图案层远离待刻蚀基底的一侧沉积保护层，保护层同时覆盖第一孔的侧壁和底部。
46.参见图4，其中，保护层50的材料例如可以是多晶硅或氮化硅等，本实施例不进行具体限定，只要保证保护层50与掩膜层30之间具有高刻蚀选择比。其中，可采用原子层沉积法或化学气相沉积法等工艺在第二图案层32上沉积一层保护层50。当保护层50的材料为多晶硅且采用原子沉积法沉积得到时，此时的保护层50的沉积均匀性较好，进而后续工艺中，得到的第二孔的形状更精准。可选的，保护层50为单层保护层或多层，当保护层50为单层时，即可以满足减小第一孔31关键尺寸的要求，同时还不会增加工艺步骤。可选的，保护层50的厚度可以根据预期的第二孔的关键尺寸进行设定，本实施例不做限定。
47.具体的，考虑到当第一孔31的深宽比较大时，即第一孔31的关键尺寸较小，则可能会出现刻蚀不透的问题，如此，影响后续工艺。所以本实施例在保证第一孔31充分刻蚀后，此时，第二图案层32之间的距离，即第一孔31的关键尺寸较大，在第二图案层32远离待刻蚀基底10的一侧沉积一层保护层50，通过保护层50对第一孔31的侧壁和底部进行覆盖，从而得到新的第一孔31’，此时新的第一孔31’的关键尺寸较小。新形成的第一孔31’的关键尺寸为预期的关键尺寸，即后续以新形成的第一孔31’两侧的保护层和第二图案层作为掩膜时，可以得到预期的第二孔，进而可在第二孔中制备相应的结构，进而得到相应的半导体器件，此时得到的半导体器件满足半导体器件小尺寸的需求。
48.s140、刻蚀覆盖第一孔的底部的保护层；以第二图案层和覆盖第一孔的侧壁的保护层为掩膜刻蚀待刻蚀基底，以形成第二孔；其中，第二孔的关键尺寸小于第一孔的关键尺寸。
49.参见图4和图5，具体的，以第二图案层32和覆盖第一孔31的侧壁的保护层50为掩膜刻蚀支撑层20，以形成第二孔60，相比于以第二图案层32为掩膜时，减小了第二孔60的关键尺寸，如此，既可以保证第一孔31的充分刻蚀，同时还可以得到较小的第二孔60，满足半导体器件小尺寸的需求，提高半导体器件的集成度。
50.综上所述，本发明实施例提供的半导体器件中孔的制备方法，通过在第二图案层远离待刻蚀基底的一侧沉积保护层，保护层覆盖第一孔的侧壁，从而使得相邻的第二图案
层之间的第一孔的关键尺寸减小，当以第二图案层和覆盖第一孔的侧壁的保护层为掩膜刻蚀待刻蚀基底时，此时得到的第二孔的尺寸较小，如此，即不会因为第一孔的高深比较大，出现无法刻蚀透的问题，同时还可以得到较小孔，满足半导体器件小尺寸的需求，提高半导体器件的集成度，且工艺简单。
51.在上述方案的基础上，可选的，继续参见图3，第一孔31的深宽比为a,8≤a≤20。
52.本实施例中，第一孔31的深宽比a＝h1/m1，当第一孔31的深宽比大于等于8，小于等于20时，保证了第一孔31的充分刻蚀，避免了第一孔31刻蚀不透，影响后续工艺的问题。
53.可选的，继续参见图3，可通过保留部分第一图案层40保证第一孔31的深宽比大于等于8，小于等于20，以防止刻蚀待刻蚀基底10时出现过刻，进而影响后续工艺的问题。
54.可选的，继续参见图5，第二孔60的孔径为b，b＜100nm。
55.本实施例中，当第二孔60的孔径小于100nm时，即第二孔60的关键尺寸较小，如此，提高半导体器件的集成度。
56.可选的，图6是本发明实施例提供的又一种半导体器件中孔的制备方法的流程图，示例性的说明了“当半导体器件中的孔为电容孔”的具体过程。如图6所示，该半导体器件中孔的制备方法可包括：
57.s210、提供一半导体衬底，在半导体衬底上形成多个电极接触块，且相邻电极接触块之间通过块状绝缘结构隔离，并在半导体衬底上依次形成支撑层和掩膜层。
58.参见图7，半导体衬底10的材料可以是硅、锗、硅镉、碳化硅；也可以是绝缘体上硅、绝缘体上锗；或者砷化镓等
ⅲ-ⅴ
族化合物等，本实施例不进行具体限定。可选的，半导体衬底10上设置有半导体器件(图中未示出)，半导体器件例如可以包括晶体管和/或电容，半导体衬底10上还设置有金属互连线等(图中未示出)。电极接触块70用于连接后续形成的电容的下电极层，通过电极接触块70可以读取电容中存储的数据或者向电容中写入数据。电极接触块70的排布方式与后续形成的第二孔，即电容孔的排布方式相同。示例性的，电极接触块70可以呈六方阵列排布。电极接触块70的材料例如可以为金属，示例性的，电极接触块70的材料为钨、铜、铝等。支撑层20用于限定后续形成的半导体器件的主体结构，例如，后续在支撑层20中形成电容孔，在电容孔中形成电容的上下电极层以及电容介质层，即支撑层20限定了电容孔的深度以及电容的上下电极层的高度。支撑层20例如可以包括交替叠置的牺牲单元22和支撑单元21的层叠结构，如此可获得较大的深宽比的第二孔60，从而大大提高单位面积的电容值，提高存储器件的集成度及性能。其中，牺牲单元22的材料例如可以包括氧化硅、氮化硅或多晶硅，牺牲单元22中还可以掺杂有硼或磷，可以保证关键尺寸的均匀性，提高牺牲单元的去除速率；支撑单元21的材料可以是氮化硅、氮氧化硅中的任意一种或任意两种以上的组合。牺牲单元22在后续工艺中会被去除，支撑单元21用于在后续工艺过程中当牺牲单元22被去除后作为支撑框架，不仅可以大大提高后续制作电容时结构的机械强度，还可以避免后续工艺对电容造成的破坏。可选的，支撑单元21和牺牲单元22的数量可以依据后续电容的所需要的高度进行设定，例如，参见图7,支撑单元21的数量为3，牺牲单元22的数量为2。
59.s220、在掩膜层上形成具有阵列排布的第一图案层；以第一图案层为掩膜刻蚀掩膜层，以形成第一孔和第二图案层。
60.参见图7和图8，具体的，以第一图案层40为掩膜刻蚀掩膜层30，在掩膜层30中形成
第一孔31和第二图案层32。
61.s230、在第二图案层远离半导体衬底的一侧沉积保护层，保护层同时覆盖第一孔的侧壁和底部。
62.参见图9，具体的，考虑到当第一孔31的深宽比较大时，即第一孔31的关键尺寸较小，进而得到较小尺寸的电容，则可能会出现刻蚀不透的问题，如此，影响后续工艺。所以本实施例在保证第一孔31充分刻蚀后，此时，第二图案层32之间的距离，即第一孔31的关键尺寸较大，在第二图案层32远离半导体衬底10的一侧沉积一层保护层50，通过保护层50对第一孔31的侧壁和底部进行覆盖，从而得到新的第一孔31’，此时新的第一孔31’的关键尺寸较小。新形成的第一孔31’的关键尺寸为预期的关键尺寸，即后续以新形成的第一孔31’两侧的保护层和第二图案层作为掩膜时，可以得到预期的第二孔60，即为电容孔，可在电容孔中制备相应的结构，例如在电容孔中形成下电极层、电容介质层等，进而得到电容，此时得到的电容的尺寸较小，提高了存储器件的集成度。
63.s240、刻蚀覆盖第一孔的底部的保护层；以第二图案层和覆盖第一孔的侧壁的保护层为掩膜刻蚀支撑层至半导体衬底，以形成电容孔，并暴露出电极接触块；其中，第二孔的关键尺寸小于第一孔的关键尺寸。
64.在上述方案的基础上，可选的，继续参见图10，第二孔60在半导体衬底10所在平面的垂直投影位于电极接触块70在半导体衬底10所在平面的垂直投影内。
65.本实施例中，当第二孔60在半导体衬底10所在平面的垂直投影位于电极接触块70在半导体衬底10所在平面的垂直投影内，保证后续形成的下电极与电极接触块70充分的接触，提高了通过电极接触块70读取电容中存储的数据或者向电容中写入数据的速度。
66.本实施例中，通过在第二图案层远离半导体衬底的一侧沉积保护层，保护层覆盖第一孔的侧壁，从而使得相邻的第二图案层之间的第一孔的关键尺寸减小，当以第二图案层和覆盖第一孔的侧壁的保护层为掩膜刻蚀支撑层时，此时得到的电容孔的尺寸较小，如此，即不会因为第一孔的高深比较大，出现无法刻蚀透的问题，同时还可以得到较小电容孔，提高半导体存储器的集成度，且工艺简单。
67.基于同样的发明构思，本发明实施例还提供了一种半导体器件的制备方法，该方法包括上述实施例中的半导体器件中孔的制备方法。由于本实施例中的半导体存储器的制备方法与上述各实施例的半导体器件中孔的制备方法属于同一个发明构思，在半导体器件的制备方法的实施例中未详尽描述的细节内容，可以参考上述半导体器件中孔的制备方法的实施例。
68.基于同样的发明构思，本发明实施例还提供了一种半导体器件，该装置与上述各实施例的半导体器件中孔的制备方法属于同一个发明构思，因此本发明实施例提供的半导体器件也具备上述实施例所描述的有益效果，在半导体器件的实施例中未详尽描述的细节内容，可以参考上述半导体器件中孔的制备方法的实施例，此处不再赘述。示例性的，半导体器件可以是半导体存储器等。
69.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。