加重电路及包含其的发送器的制作方法

技术特征：
1.一种发送器，包括：加重电路，其适于响应于第一数据和被延迟的第二数据来产生第一下拉驱动信号，并且响应于第二数据和被延迟的第一数据来产生第一上拉驱动信号，其中所述第一数据和所述第二数据是差分对；相位偏移补偿电路，其适于补偿所述第一上拉驱动信号与所述第一下拉驱动信号之间的相位偏移，以产生第二上拉驱动信号和第二下拉驱动信号；上拉驱动器，其适于响应于所述第二上拉驱动信号来上拉驱动输出节点；以及下拉驱动器，其适于响应于所述第二下拉驱动信号来下拉驱动所述输出节点。2.根据权利要求1所述的发送器，其中，所述相位偏移补偿电路：还产生具有所述第二上拉驱动信号的摆率控制波形的辅助上拉驱动信号，所述第二上拉驱动信号的摆率根据摆率控制信号而被控制；以及还产生具有所述第二下拉驱动信号的摆率控制波形的辅助下拉驱动信号，所述第二下拉驱动信号的摆率根据所述摆率控制信号而被控制。3.根据权利要求2所述的发送器，其中：所述上拉驱动器还响应于所述辅助上拉驱动信号来上拉驱动所述输出节点，以及所述下拉驱动器还响应于所述辅助下拉驱动信号来下拉驱动所述输出节点。4.根据权利要求1所述的发送器，其中，所述加重电路包括：第一节点，其被输入有所述第二数据；第二节点，其被输入有所述第一数据；第三节点，从其输出所述第一上拉驱动信号；第四节点，从其输出所述第一下拉驱动信号；第一反相器，其适于将所述第一节点的信号反相以驱动所述第三节点；第二反相器，其适于将所述第二节点的信号反相以驱动所述第四节点；第三反相器，其适于将所述第三节点的信号反相以驱动所述第二节点；以及第四反相器，其适于将所述第四节点的信号反相以驱动所述第一节点；其中，所述第三反相器和所述第四反相器的驱动功率小于所述第一反相器和所述第二反相器的驱动功率。5.根据权利要求4所述的发送器，其中，所述第三反相器和所述第四反相器的所述驱动功率根据加重控制信号而被控制。6.根据权利要求1所述的发送器，其中，所述相位偏移补偿电路包括：第五反相器和第六反相器，其串联耦接以将被施加有所述第一上拉驱动信号的第三节点的信号驱动到第五节点；第七反相器和第八反相器，其串联耦接以将被施加有所述第一下拉驱动信号的第四节点的信号驱动到第六节点；第九反相器，其适于将所述第三节点的所述信号反相以驱动所述第六节点；第十反相器，其适于将所述第四节点的所述信号反相以驱动所述第五节点；第十一反相器，其适于通过将所述第五节点的信号反相来输出所述第二上拉驱动信号；以及第十二反相器，其适于通过将所述第六节点的信号反相来输出所述第二下拉驱动信
号。7.根据权利要求6所述的发送器，其中，所述相位偏移补偿电路还包括：第十三反相器，其适于将所述第三节点的所述信号反相以驱动所述第四节点；以及第十四反相器，其适于将所述第四节点的所述信号反相以驱动所述第三节点。8.根据权利要求7所述的发送器，其中，所述相位偏移补偿电路还包括：第十五反相器，其适于将所述第五节点的信号反相以驱动所述第六节点；以及第十六反相器，其适于将所述第六节点的信号反相以驱动所述第五节点。9.根据权利要求1所述的发送器，其中，所述上拉驱动器包括：第一nmos晶体管，其适于响应于所述第二上拉驱动信号来上拉驱动所述输出节点；以及第二nmos晶体管，其适于响应于所述第二下拉驱动信号来下拉驱动所述输出节点。10.根据权利要求9所述的发送器，其中：所述上拉驱动器还包括：第一电阻器，其耦接在所述第一nmos晶体管的漏极与所述输出节点之间；以及所述下拉驱动器还包括：第二电阻器，其耦接在所述第二nmos晶体管的源极与所述输出节点之间。11.一种发送器，包括：第一反相器，其适于将被施加有第二数据的第一节点的信号反相以驱动第三节点；第二反相器，其适于将被施加有第一数据的第二节点的信号反相以驱动第四节点；第三反相器，其适于将所述第三节点的信号反相以驱动所述第二节点；第四反相器，其适于将所述第四节点的信号反相以驱动所述第一节点；第五反相器和第六反相器，其串联耦接以将所述第三节点的信号驱动到第五节点；第七反相器和第八反相器，其串联耦接以将所述第四节点的信号驱动到第六节点；第九反相器，其适于将所述第三节点的所述信号反相以驱动所述第六节点；第十反相器，其适于将所述第四节点的所述信号反相以驱动所述第五节点；第十一反相器，其适于通过将所述第五节点的信号反相来输出上拉驱动信号；第十二反相器，其适于通过将所述第六节点的信号反相来输出下拉驱动信号；上拉驱动器，其适于响应于所述上拉驱动信号来上拉驱动输出节点；以及下拉驱动器，其适于响应于所述下拉驱动信号来下拉驱动所述输出节点。12.根据权利要求11所述的发送器，还包括：第十三反相器，其适于将所述第三节点的信号反相以驱动所述第四节点；以及第十四反相器，其适于将所述第四节点的信号反相以驱动所述第三节点。13.根据权利要求11所述的发送器，还包括：第一可变驱动反相器，其适于将所述第五节点的信号反相以产生辅助上拉驱动信号，并且具有根据摆率控制信号而被控制的驱动功率；以及第二可变驱动反相器，其适于将所述第六节点的信号反相以产生辅助下拉驱动信号，并且具有由所述摆率控制信号控制的驱动功率。14.根据权利要求13所述的发送器，其中：所述上拉驱动器响应于所述辅助上拉驱动信号来上拉驱动所述输出节点，以及
所述下拉驱动器响应于所述辅助下拉驱动信号来下拉驱动所述输出节点。15.根据权利要求11所述的发送器，其中，所述上拉驱动器包括：第一nmos晶体管，其适于响应于所述上拉驱动信号来上拉驱动所述输出节点；以及第二nmos晶体管，其适于响应于所述下拉驱动信号来下拉驱动所述输出节点。16.根据权利要求15所述的发送器，其中：所述上拉驱动器还包括耦接在所述第一nmos晶体管的漏极与所述输出节点之间的第一电阻器；以及所述下拉驱动器还包括耦接在所述第二nmos晶体管的源极与所述输出节点之间的第二电阻器。17.根据权利要求12所述的发送器，其中，所述第三反相器和所述第四反相器的驱动功率小于所述第一反相器和所述第二反相器的驱动功率。18.根据权利要求17所述的发送器，其中，所述第三反相器和所述第四反相器的所述驱动功率根据加重控制信号而被控制。19.一种加重电路，包括：第一反相器，其被配置为将第一数据反相以驱动第一输出节点；第二反相器，其被配置为将第二数据反相以驱动第二输出节点；第三反相器，其被配置为将所述第一输出节点的信号反相以驱动被输入有所述第一数据的节点；以及第四反相器，其被配置为将所述第二输出节点的信号反相以驱动被输入有所述第二数据的节点，其中，所述第一数据和所述第二数据是差分对。20.根据权利要求19所述的加重电路，其中，所述第三反相器和所述第四反相器的驱动功率根据加重控制信号而被控制。

技术总结
本申请涉及一种加重电路及包括其的发送器。发送器可以包括：加重电路，其适于响应于第一数据和被延迟的第二数据来产生第一下拉驱动信号，并且响应于第二数据和被延迟的第一数据来产生第一上拉驱动信号，其中第一数据和第二数据是差分对；相位偏移补偿电路，其适于补偿第一上拉驱动信号与第一下拉驱动信号之间的相位偏移，以产生第二上拉驱动信号和第二下拉驱动信号；上拉驱动器，其适于响应于第二上拉驱动信号来上拉驱动输出节点；以及下拉驱动器，其适于响应于第二下拉驱动信号来下拉驱动输出节点。输出节点。输出节点。


技术研发人员：姜智孝
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2021.01.12
技术公布日：2021/11/25