用于EUV光刻的表膜的制作方法

技术特征：
1.一种用于制造用于evu光刻的表膜的方法，所述方法包括：将牺牲层沉积到衬底上；蚀刻掉所述衬底的部分，以暴露所述牺牲层的部分；将芯层沉积到所述牺牲层上，所述芯层一旦被制造则形成所述表膜的隔膜的芯部分；以及蚀刻掉所述牺牲层的部分，以暴露所述芯层的部分；其中所述芯层在所述衬底的所述蚀刻之后被沉积。2.根据权利要求1所述的方法，其中所述牺牲层通过干蚀刻技术被蚀刻。3.根据权利要求2所述的方法，其中所述干蚀刻技术包括用化学惰性材料轰击所述牺牲层。4.根据权利要求2或3所述的方法，其中所述干蚀刻技术是离子束蚀刻。5.根据前述权利要求任一项所述的方法，其中所述牺牲层、所述芯层和用于蚀刻所述牺牲层的蚀刻剂被选择成使得使用所述蚀刻剂蚀刻掉所述牺牲层的速率是将使用所述蚀刻剂蚀刻掉所述芯层的速率的至少一半和至多两倍。6.根据前述权利要求任一项所述的方法，其中所述牺牲层在被蚀刻时由非晶态材料形成。7.根据前述权利要求任一项所述的方法，包括：在所述牺牲层的所述蚀刻之前对所述芯层进行退火。8.根据权利要求7所述的方法，其中所述芯层的所述退火增加了所述芯层的所述残余应力。9.根据权利要求7或8所述的方法，其中在退火期间，所述芯层和所述牺牲层中的平均应力是拉应力。10.根据前述权利要求任一项所述的方法，其中包括从所述芯层的所述沉积到所述牺牲层的所述蚀刻的所有处理步骤在所述相同的真空室中执行。11.根据前述权利要求任一项所述的方法，其中所述牺牲层的厚度至多为100nm，可选地至多为60nm。12.根据前述权利要求任一项所述的方法，其中在所述衬底的所述蚀刻期间，所述牺牲层的部分被蚀刻，使得在所述衬底的所述蚀刻之后，所述牺牲层的厚度至多为50nm，可选地至多为30nm。13.根据前述权利要求任一项所述的方法，其中所述牺牲层的厚度为至少20nm。14.根据前述权利要求任一项所述的方法，其中在所述衬底的所述蚀刻之后，所述牺牲层的残余拉应力为至少500mpa，可选地至少为800mpa。15.一种用于euv光刻的表膜，所述表膜包括：隔膜，包括芯层；由部分蚀刻的衬底形成的框架；以及在所述芯层与所述衬底之间的牺牲层，其中所述表膜通过以下操作制造：将所述牺牲层沉积到所述衬底上；蚀刻掉所述衬底的部分，以暴露所述牺牲层的部分；
将所述芯层沉积到所述牺牲层上；以及蚀刻掉所述牺牲层的部分，以暴露所述芯层的部分；其中所述芯层在所述衬底的所述蚀刻之后被沉积。16.根据权利要求15所述的表膜，其中所述芯层由zrsi2形成。17.根据权利要求15或16所述的表膜，其中所述芯层的厚度为至少10nm，并且可选地至少为30nm。18.根据权利要求15至17中任一项所述的表膜，其中所述芯层的厚度为至多100nm，并且可选地至多为40nm。19.根据权利要求15至18中任一项所述的表膜，其中所述牺牲层由si3n4形成。20.根据权利要求15至19中任一项所述的表膜，其中所述牺牲层的部分保留在所述衬底与所述芯层之间的所述框架中，并且厚度为至少10nm，并且可选地至少为50nm。21.根据权利要求15至20中任一项所述的表膜，其中所述牺牲层的部分保留在所述衬底与所述芯层之间的所述框架中，并且厚度为至多100nm，并且可选地至多为80nm。22.根据权利要求15至20中任一项所述的表膜，其中所述隔膜包括：至少一个发射率层，被配置为提高所述隔膜的发射率；和/或至少一个盖层，被配置为减少所述隔膜的脱气和/或被配置为保护所述芯层免受污染。23.一种用于euv光刻的图案形成装置组件，包括权利要求15至22中任一项所述的表膜。24.一种用于euv光刻的动态气锁组件，包括权利要求15至22中任一项所述的表膜。

技术总结
一种用于制造用于EVU光刻的表膜的方法，所述方法包括：将牺牲层沉积到衬底上；蚀刻掉所述衬底的部分，以暴露所述牺牲层的部分；将芯层沉积到所述牺牲层上，所述芯层在制造后形成所述表膜的隔膜的芯部分；以及蚀刻掉所述牺牲层的部分，以暴露所述芯层的部分；其中所述芯层在所述衬底的所述蚀刻之后被沉积。芯层在所述衬底的所述蚀刻之后被沉积。


技术研发人员：A
受保护的技术使用者：ASML荷兰有限公司
技术研发日：2020.03.23
技术公布日：2021/11/14