用于EUV光刻的表膜的制作方法

用于euv光刻的表膜
1.相关申请的交叉引用
2.本技术要求于2019年4月12日提交的ep申请19168871.2的优先权，其通过引用全部并入本文。
技术领域
3.本发明涉及一种表膜、用于制造表膜的方法、用于euv光刻的图案形成装置组件和动态气锁组件。


背景技术：

4.光刻设备是将期望图案施加到衬底上(通常施加到衬底的目标部分上)的机器。光刻设备可以被用于例如集成电路(ic)的制造中。在该实例中，图案形成装置(备选地被称为掩模或掩模版)可以被用于生成要被形成在ic的单个层上的电路图案。该图案可以被转印到衬底(例如硅晶片)上的目标部分(例如包括部分管芯、一个或多个管芯)上。图案的转印通常经由成像到在衬底上提供的辐射敏感材料(抗蚀剂)层上。通常，单个衬底将包含被连续图案化的相邻目标部分的网络。
5.光刻被广泛地识别为制造ic和其他装置和/或结构的关键步骤中的一个步骤。然而，随着使用光刻制造的特征尺寸变得更小，光刻正在成为使得微型ic或其他装置和/或结构能够被制造的更关键因素。
6.图案印刷限制的理论估计可以由等式(1)所示的分辨率的瑞利准则给出：
[0007][0008]
其中λ是所使用的辐射的波长，na是用于印刷图案的投影系统的数值孔径，k1是与过程相关的调整因子，也称为瑞利常数，并且cd是印刷特征的特征尺寸(或临界尺寸)。从等式(1)推断出，特征的最小可印刷尺寸的减小可以通过三种方式获得：通过缩短曝光波长λ、通过增加数值孔径na或通过减小k1的值。
[0009]
为了缩短曝光波长并因此减小最小可印刷尺寸，已经提出使用极紫外(euv)辐射源。euv辐射是波长在10至20nm范围内的电磁辐射，例如在13至14nm范围内。还提出波长小于10nm的euv辐射可以被使用，例如在5至10nm的范围内，诸如6.7nm或6.8nm。这种辐射被称为极紫外辐射或软x射线辐射。可能的源包括例如激光产生的等离子体源、放电等离子体源或基于由电子存储环提供的同步辐射的源。
[0010]
光刻装置包括图案形成装置(例如掩模或掩模版)。辐射通过图案形成装置提供或从图案形成装置反射，以在衬底上形成图像。表膜可以被提供，以保护图案形成装置免受空气传播的颗粒和其他形式的污染。用于保护图案形成装置的表膜可以被称为表膜。图案形成装置的表面上的污染可能会导致衬底上的制造缺陷。表膜可以包括框架和跨框架伸展的隔膜。
[0011]
在表膜的制造期间，不期望地减少euv辐射透射的一些材料可能会保持沉积在隔
膜上。隔膜还可以具有被形成得比期望更薄的区域，从而不期望地增加隔膜破裂的可能性。
[0012]
期望提供具有隔膜的表膜，该隔膜对于euv辐射更稳定和/或更具透射性。


技术实现要素：

[0013]
根据本发明的一个方面，提供了一种用于制造用于euv光刻的表膜的方法，该方法包括：将牺牲层沉积到衬底上；蚀刻掉衬底的部分，以暴露牺牲层的部分；将芯层沉积到牺牲层上，该芯层在制造后形成表膜的隔膜的芯部分；以及蚀刻掉牺牲层的部分，以暴露芯层的部分；其中芯层在衬底的蚀刻之后被沉积。
[0014]
根据本发明的一个方面，提供了一种用于euv光刻的表膜，该表膜包括：隔膜，包括芯层；由部分蚀刻的衬底形成的框架；以及在芯层与衬底之间的牺牲层，其中表膜通过以下操作制造：将牺牲层沉积到衬底上；蚀刻掉衬底的部分，以暴露牺牲层的部分；将芯层沉积到牺牲层上；以及蚀刻掉牺牲层的部分，以暴露芯层的部分；其中芯层在衬底的蚀刻之后沉积。
附图说明
[0015]
本发明的实施例现在将仅通过示例参照所附示意图来描述，其中对应的参考符号指示对应的部分，并且其中：
[0016]
图1描绘了根据本发明的实施例的光刻设备；
[0017]
图2是光刻设备的更详细视图；
[0018]
图3以截面图的形式示意性地描绘了根据本发明的实施例的表膜的部分；
[0019]
图4至9示意性地描绘了根据本发明的实施例的制造表膜的方法的阶段；
[0020]
图10至12示意性地描绘了制造表膜的比较方法的阶段；
[0021]
图13是根据本发明的实施例的芯层和牺牲层的截面图；
[0022]
图14是根据本发明的实施例的在蚀刻牺牲层之后保留的芯层的示意图；
[0023]
图15是根据本发明的替代实施例的在蚀刻牺牲层之后的芯层的示意性截面图。
具体实施方式
[0024]
图1示意性地描绘了根据本发明的一个实施例的包括源收集器模块so的光刻设备100。设备100包括：
[0025]
‑
照明系统(或照明器)il，被配置为调节辐射束b(例如euv辐射)。
[0026]
‑
支撑结构(例如掩模台)mt，被构造为支撑图案形成装置(例如掩模或掩模版)ma，并且被连接至被配置为准确地定位图案形成装置的第一定位器pm；
[0027]
‑
衬底台(例如晶片台)wt，被构造为保持衬底(例如涂有抗蚀剂的晶片)w，并且被连接至被配置为准确地定位衬底的第二定位器pw；以及
[0028]
‑
投影系统(例如反射投影系统)ps，被配置为将由图案形成装置ma赋予辐射束b的图案投影到衬底w的目标部分c(例如包括一个或多个管芯)上。
[0029]
照明系统il可以包括各种类型的光学部件，诸如折射、反射、磁性、电磁、静电或其他类型的光学部件或其任何组合，以用于引导、整形或控制辐射。
[0030]
支撑结构mt以取决于图案形成装置的取向、光刻设备的设计以及诸如例如图案形
成装置是否被保持在真空环境中等其他条件的方式来保持图案形成装置ma。支撑结构mt可以使用机械、真空、静电或其他夹持技术来保持图案形成装置ma。支撑结构mt可以是框架或工作台，例如这可以根据需要固定或可移动。支撑结构mt可以确保图案形成装置ma位于期望位置处，例如相对于投影系统ps。
[0031]
术语“图案形成装置”应该被广义地解释为指代任何装置，其可以被用于向辐射束b赋予其截面中的图案，诸如在衬底w的目标部分c中创建图案。赋予辐射束b的图案可以对应于在目标部分c中创建的装置(诸如集成电路)中的特定功能层。
[0032]
图案形成装置ma可以是透射或反射的。图案形成装置的示例包括掩模、可编程反射镜阵列和可编程液晶显示器(lcd)面板。掩模在光刻中是众所周知的，并且包括诸如二进制掩模类型、交替相移掩模类型和衰减相移掩模类型以及各种混合掩模类型等掩模类型。可编程反射镜阵列的示例采用小反射镜的矩阵布置，每个小反射镜都可以被单独地倾斜，以便在不同方向上反射传入辐射束。倾斜的反射镜在由反射镜阵列反射的辐射束中赋予图案。
[0033]
与照明系统il一样，投影系统ps可以包括各种类型的光学部件，诸如折射、反射、磁性、电磁、静电或其他类型的光学部件或其任何组合，如针对所使用的曝光辐射或其他因素(诸如真空的使用)适当的。可能期望使用真空进行euv辐射，因为其他气体可能会吸收过多的辐射。因此，借助于真空壁和真空泵，真空环境可以被提供给整个光路。
[0034]
如此处描绘的，光刻设备100是反射型的(例如采用反射掩模)。
[0035]
光刻设备100可以是具有两个(双阶段)或更多个衬底台wt(和/或两个或多个支撑结构mt)的类型。在这种“多阶段”光刻设备中，附加衬底台wt(和/或附加支撑结构mt)可以被并行使用，或者准备步骤可以对一个或多个衬底台wt(和/或一个或多个支撑结构mt)执行，而一个或多个其他衬底台wt(和/或一个或多个其他支撑结构mt)被用于曝光。
[0036]
参照图1，照明系统il从源收集器模块so接收极紫外辐射束。产生euv光的方法包括但不必限于将材料转换为具有至少一种元素(例如氙、锂或锡)的等离子态，其具有在euv范围内的一个或多个发射线。在一种这样的方法中，通常称为激光产生的等离子体(“lpp”)，所需的等离子体可以通过用激光束照射燃料(诸如具有所需的谱线发射元素的材料微滴、流或簇)来产生。源收集器模块so可以是euv辐射系统的部分，该euv辐射系统包括未在图1中示出的激光器，以用于提供激发燃料的激光束。所得的等离子体发射输出辐射，例如euv辐射，其使用设置在源收集器模块中的辐射收集器来收集。激光器和源收集器模块so可以是单独的实体，例如当co2激光器被用于提供激光束以进行燃料激发。
[0037]
在这种情况下，激光器不被认为形成光刻设备100的一部分，并且借助于包括例如合适的导向镜和/或扩束器的光束递送系统，辐射束b从激光器传递给源收集器模块so。在其他情况下，源可能是源收集器模块so的集成部分，例如当源是放电产生的等离子体euv发生器时，通常称为dpp源。
[0038]
照明系统il可以包括调节器，以用于调节辐射束的角强度分布。通常，照明系统il的光瞳平面中的强度分布的至少外部和/或内部径向范围(通常分别被称为σ外部和σ内部)可以被调整。另外，照明系统il可以包括各种其他部件，诸如琢面场反射镜装置和光瞳反射镜装置。照明系统il可以被用于调节辐射束b，以在其截面中具有期望的均匀性和强度分布。
[0039]
辐射束b入射到图案形成装置(例如掩模)ma上，并且由图案形成装置ma图案化，该图案形成装置ma被保持在支撑结构(例如掩模台)mt上。在从图案形成装置(例如掩模)ma反射之后，辐射束b穿过投影系统ps，该投影系统ps将辐射束b聚焦到衬底w的目标部分c上。借助于第二定位器pw和位置传感器ps2(例如干涉装置、线性编码器或电容传感器)，衬底台wt可以被准确地移动，例如以在辐射束b的路径中定位不同的目标部分c。类似地，第一定位器pm和另一位置传感器ps1可以被用于相对于辐射束b的路径准确地定位图案形成装置(例如掩模)ma。图案形成装置(例如掩模)ma和衬底w可以使用掩模对准标记m1、m2和衬底对准标记p1、p2来对准。
[0040]
控制器500控制光刻设备100的整体操作，并且具体地执行下面进一步描述的操作过程。控制器500可以被实施为适当编程的通用计算机，包括中央处理单元、易失性和非易失性存储部件、一个或多个输入和输出装置(诸如键盘和屏幕)、与光刻设备100的各个部分的一个或多个网络连接和一个或多个接口。应该认识到，控制计算机和光刻设备100之间的一对一关系不是必需的。在本发明的实施例中，一个计算机可以控制多个光刻设备100。在本发明的实施例中，多个联网计算机可以被用于控制一个光刻设备100。控制器500还可以被配置为控制一个或多个关联的过程装置以及光刻设备100形成其部分的光刻单元或集群中的衬底处置装置。控制器500也可以被配置为从属于光刻单元或集群的监控系统和/或晶圆厂的整体控制系统。
[0041]
图2更详细地示出了光刻设备100，包括源收集器模块so、照明系统il和投影系统ps。euv辐射发射等离子体210可以由等离子体源形成。euv辐射可以由气体或蒸气产生，例如氙气、锂蒸气或锡蒸气，其中辐射发射等离子体210被创建，以发射电磁谱的euv范围内的辐射。在实施例中，激发锡(sn)的等离子体被提供，以产生euv辐射。
[0042]
由辐射发射等离子体210发射的辐射从源室211被传递到收集器室212中。
[0043]
收集器室212可以包括辐射收集器co。遍历辐射收集器co的辐射可以被聚焦在虚拟源点if中。虚拟源点if通常被称为中间焦点，并且源收集器模块so被布置为使得虚拟源点if位于封闭结构220中的开口221处或附近。虚拟源点if是辐射发射等离子体210的图像。
[0044]
随后，辐射穿过照明系统il，该照明系统il可以包括琢面场反射镜装置22和琢面光瞳反射镜装置24，其被布置为在图案形成装置ma处提供未图案化光束21的期望角分布以及在图案形成装置ma处提供辐射强度的期望均匀性。在由支撑结构mt保持的图案形成装置ma处反射未图案化光束21时，图案化光束26被形成，并且图案化光束26由投影系统ps经由反射元件28、30成像到由衬底台wt保持的衬底w上。
[0045]
通常在照明系统il和投影系统ps中可以存在比所示更多的元件。进一步地，可能存在比附图中所示的更多的反射镜，例如与图2所示的相比，投影系统ps中可能存在1至6个附加反射元件。
[0046]
备选地，源收集器模块so可以是lpp辐射系统的一部分。
[0047]
如图1所描绘的，在实施例中，光刻设备100包括照明系统il和投影系统ps。照明系统il被配置为发射辐射束b。投影系统ps通过中间空间与衬底台wt分离。投影系统ps被配置为将赋予辐射束b的图案投影到衬底w上。该图案用于辐射束b的euv辐射。
[0048]
介于投影系统ps和衬底台wt之间的空间可以至少部分地被抽空。中间的空间可以在投影系统ps的位置处由固体表面界定，所采用的辐射从该固体表面被导向衬底台wt。
[0049]
在实施例中，光刻设备100包括动态气锁。动态气锁包括表膜80。在实施例中，动态气锁包括由位于中间空间中的表膜80覆盖的中空部分。中空部分位于辐射路径周围。在实施例中，光刻设备100包括鼓风机，该鼓风机被配置为用气流冲洗中空部分的内部。辐射在撞击衬底w之前遍历表膜。
[0050]
在实施例中，光刻设备100包括表膜80。如上面解释的，在实施例中，表膜80用于动态气锁。在这种情况下，表膜80用作用于滤波ir辐射和/或duv辐射的滤波器。附加地或备选地，在实施例中，表膜80是用于euv光刻的图案形成装置ma的表膜。本发明的表膜80可以被用于动态气锁或表膜或用于另一目的，诸如光谱纯度滤波器。在实施例中，表膜80包括隔膜40，其也可以被称为隔膜叠层。在实施例中，隔膜被配置为透射至少80％的入射euv辐射。
[0051]
在实施例中，表膜80被配置为密封图案形成装置ma，以保护图案形成装置ma免受空气传播的颗粒和其他形式的污染。图案形成装置ma的表面上的污染可能会导致衬底w上的制造缺陷。例如，在实施例中，表膜被配置为降低颗粒可能迁移到光刻设备100中的图案形成装置ma的步进场中的可能性。
[0052]
如果图案形成装置ma不受保护，则污染可能需要图案形成装置ma被清洁或丢弃。清洁图案形成装置ma中断了宝贵的制造时间，并且丢弃图案形成装置ma是昂贵的。替换图案形成装置ma也会中断宝贵的制造时间。
[0053]
图3以截面图的形式示意性地描绘了根据本发明的实施例的表膜80的部分。表膜80用于euv光刻。表膜80包括隔膜40。隔膜40对于euv辐射是发射性的。当然，隔膜40对于euv辐射可能不具有100％的发射率。然而，隔膜可以具有例如至少20％的发射率。如图3所示，在实施例中，隔膜40基本上是平面的。在实施例中，隔膜40的平面基本上平行于图案形成装置ma的平面。
[0054]
表膜80例如具有诸如正方形、圆形或矩形等形状。表膜80的形状未被特别限制。表膜80的尺寸未被特别限制。例如，在实施例中，表膜80的直径在从大约100mm到大约500mm的范围内，例如大约200mm。
[0055]
如图3所描绘的，在实施例中，表膜80包括框架81。框架81被配置为保持隔膜40。框架81为隔膜40提供机械稳定性。框架81被配置为减少隔膜40变形远离其平面形状的可能性。在实施例中，预张力在其制造期间对隔膜40施加。框架81被配置为维持隔膜40中的张力，使得在光刻设备100的使用期间隔膜40不具有起伏形状。在实施例中，框架81沿着隔膜40的周边延伸。隔膜40的外周边位于框架81的顶部(根据图3的视图)。
[0056]
如图3所描绘的，在实施例中，框架81包括直接连接至隔膜40的边界部分。框架81的边界部分由第二材料74形成，其在本公开稍后描述。如图3所示，在实施例中，框架81还包括延伸部分，其使得表膜80更容易被相对于图案形成装置ma固定。框架81的边界部分和延伸部分可以彼此粘合。
[0057]
如图3所描绘的，在实施例中，表膜80包括固定件50。固定件50被布置为可移除地耦合至相对于图案装置ma固定的螺柱60。该组件的附加细节在wo 2016079051 a2中描述，具体地在图11和图28至31以及关联描述中。
[0058]
图4至9示意性地描绘了根据本发明的实施例的用于制造表膜80的方法的不同阶段。如图4所示，衬底71被提供。衬底71例如可以是硅衬底。衬底71在成品表膜80中形成框架81的主体。
[0059]
如图5所示，在实施例中，该方法包括在衬底71上沉积牺牲层72。如图5所示，在实施例中，该方法包括在衬底71的另一侧形成掩模层73。在实施例中，牺牲层72和掩模层73在相同的过程步骤中被沉积在衬底71上。在实施例中，牺牲层72和掩模层73由相同的材料形成。然而，并非必须如此，并且可以使用不同的材料。在实施例中，牺牲层72由陶瓷材料形成。掩模层73可以备选地不被提供，例如如果不需要掩模来蚀刻掉衬底71。在实施例中，掩模层73具有与牺牲层72类似或相同的厚度。
[0060]
如图6所示，在实施例中，该方法包括蚀刻掉掩膜层73的部分，以在掩膜层73中形成开口74。掩膜层73的剩余材料形成在蚀刻衬底71时使用的掩膜。例如，掩模层73的剩余材料可以形成环形或正方形。
[0061]
牺牲层72被配置为用作在该方法中稍后沉积芯层76的衬底。
[0062]
在实施例中，牺牲层72通过化学气相沉积(例如通过低压化学气相沉积)被沉积在衬底71上。在实施例中，牺牲层72由si3n4形成。在实施例中，si3n4被沉积，使得它具有非晶态结构。通过提供牺牲层72具有非晶态结构，该牺牲层可以稍后被更均匀地蚀刻掉。
[0063]
在实施例中，牺牲层72被沉积为具有至少10nm的厚度，可选地至少为20nm，并且可选地至少为50nm。在实施例中，牺牲层72被沉积为使得它具有至多100nm的厚度，并且可选地至多为80nm。在实施例中，牺牲层72在被沉积时的厚度在50至80nm的范围内。稍后在衬底71被刻蚀之后的过程中，牺牲层72的部分也可以被刻蚀掉。这可以留下厚度在20至50nm范围内的牺牲层72，其中它与蚀刻掉的衬底相邻。这种厚度有助于在移除牺牲层72期间减少粗糙度的发展。这种厚度有助于允许用于蚀刻掉牺牲层72的蚀刻过程的持续时间的更高精度。
[0064]
在实施例中，牺牲层72在退火之后保持非晶态。通过配置牺牲层72是非晶态的，可以减少或避免附加的粗糙化。由于与晶粒相比，不同晶体取向和晶界的蚀刻速率略有不同，在离子束蚀刻期间可能会发生这种粗糙化(稍后更详细地描述)。
[0065]
如图7所示，在实施例中，该方法包括蚀刻掉衬底71的部分以暴露牺牲层72的部分。在实施例中，衬底71使用湿蚀刻技术来蚀刻掉。例如，诸如tmah等蚀刻剂可以被使用。掩模层73的剩余材料保护衬底71的边缘不被蚀刻掉。这意味着衬底71的边缘保留以形成框架81的主体。
[0066]
在实施例中，选择用于衬底71、牺牲层72和蚀刻剂的材料，使得对于衬底71的蚀刻速率高于对于牺牲层72的蚀刻速率。牺牲层72中的一些可以在蚀刻过程结束时被蚀刻掉。例如，大约30nm的牺牲层72可以被蚀刻掉。蚀刻过程暴露出牺牲层72的暴露表面75。牺牲层72然后用作表膜芯层沉积的衬底，并且此后通过离子束蚀刻被移除。
[0067]
如图8所示，在实施例中，该方法包括将芯层76沉积到牺牲层72上。一旦制成，芯层76就形成表膜80的隔膜40的芯部分。在实施例中，芯层76覆盖牺牲层72的整个上表面。
[0068]
在实施例中，芯层76被均匀地沉积在牺牲层72上方。在实施例中，芯层76通过溅射被沉积，例如磁控溅射。然而，其他技术可以被使用，以便基本上均匀地沉积芯层76。
[0069]
芯层76的厚度可以依赖于隔膜40对euv辐射的透射率要求的程度来选择。在实施例中，芯层76具有至少10nm的厚度，可选地至少为20nm，并且可选地至少为30nm。这降低了表膜80的隔膜40破裂的可能性。在实施例中，芯层76具有至多100nm的厚度，可选地至多为50nm，并且可选地至多为40nm。这增加了由表膜80的隔膜40透射的euv辐射的比例。在一个
示例中，芯层76具有35nm的厚度。
[0070]
在实施例中，芯层76由zrsi2形成。在35nm的厚度下，zrsi2的芯层透射了大约90％的入射euv辐射。
[0071]
在实施例中，隔膜40包括至少一个发射层。发射层可以被设置在芯层76的任一侧或两侧。发射层被配置为增加隔膜40的发射率。这有助于保持隔膜的温度低于在使用表膜80期间的温度。通过保持隔膜40的温度较低，在使用表膜80期间隔膜40的损坏可以被减少。一个或多个发射层可以在沉积芯层76之后立即(即，在退火或移除牺牲层72之前)在芯层76的顶侧沉积。
[0072]
在实施例中，隔膜40包括一个或多个盖层。在使用表膜80期间，这种盖层可以减少来自隔膜40的脱气。这种盖层可以保护芯层76免受污染(例如氧化)。这种盖层可以在芯层76的任一侧或两侧提供。一个或多个盖层可以在芯层76被沉积之后立即(即，在退火或移除牺牲层72之前)沉积在芯层76的顶侧。
[0073]
在实施例中，该方法包括对芯层76进行退火。在实施例中，芯层76的退火增加了芯层76的残余应力。热退火提高了隔膜40的热稳定性。热退火加强了芯层76中的任何压应力的松弛。在实施例中，芯层76的退火增加了芯层76的残余应力。在实施例中，在退火期间，芯层76和牺牲层72中的平均应力是拉应力的。这避免了隔膜40中的褶皱。否则，当隔膜40冷却并变平时，褶皱可能会导致不期望的应力集中。
[0074]
在实施例中，在退火之后的芯层76中的残余应力是拉应力的。一旦制成，这避免了表膜80中的隔膜40的芯层76中的褶皱。
[0075]
在实施例中，当芯层76被沉积在牺牲层72上时，牺牲层76具有足够高的拉应力，以补偿芯层76中的任何压应力。牺牲层中的拉应力72在退火期间和之后抵消芯层76的任何应力。在实施例中，在蚀刻衬底71之后，牺牲层72的残余拉应力至少为500mpa，并且可选地至少为800mpa。
[0076]
在实施例中，退火在比使用薄膜40期间预期表膜80达到的温度高的温度下执行。隔膜40的操作温度取决于它的透射率、它是发射性的以及入射到它上面的euv辐射的功率。
[0077]
如上面解释的，退火步骤可以在芯层76的沉积之后执行。然而，在替代实施例中，热退火在芯层76的沉积期间执行。芯层76可以在高温度下(即，足够高以执行退火)沉积。
[0078]
如图9所示，在实施例中，该方法包括蚀刻掉牺牲层72的部分以暴露芯层76的部分。如图9所示，芯层76的下表面77在牺牲层72被蚀刻掉之后暴露出。
[0079]
如从图6到图8的顺序所示，在实施例中，在蚀刻衬底71之后，沉积芯层76。本发明的实施例有望更可靠地实现表膜80的稳定隔膜40。通过在蚀刻衬底71之后沉积芯层76，在衬底71被蚀刻时不存在芯层76。这避免了在蚀刻掉衬底71的过程中芯层76的部分被不期望地蚀刻掉的可能性。衬底71的化学蚀刻可能需要相对较长的时间。通过直到衬底71被蚀刻之后才沉积芯层76，在蚀刻过程期间没有必要提供附加层来保护芯层76。
[0080]
在实施例中，牺牲层72通过干蚀刻技术蚀刻。牺牲层72的背面被物理蚀刻。在实施例中，干蚀刻技术包括用化学惰性材料轰击牺牲层72。例如，离子束蚀刻可以被用作移除牺牲层72的技术。
[0081]
由于液体残留在晶片上，化学湿蚀刻过程很难突然停止。相反，干蚀刻技术可以更突然地被停止。本发明的实施例有望实现表膜80中的层厚度的更高准确度。
[0082]
通过降低过程的复杂性，本发明的实施例有望实现表膜80缺陷的减少。
[0083]
在实施例中，牺牲层72、芯层76和用于蚀刻牺牲层72的蚀刻剂被选择成使得牺牲层72使用蚀刻剂蚀刻掉的速率是芯层76将使用蚀刻剂蚀刻掉的速率的至少一半。在实施例中，牺牲层72使用蚀刻剂蚀刻掉的速率是芯层76将使用蚀刻剂蚀刻掉的速率的至多两倍。用于蚀刻掉牺牲层72的蚀刻技术对于不同材料不是特别选择性的。这是因为蚀刻技术依赖于纯物理过程，而不是化学过程。在实施例中，用于离子束蚀刻的离子不是反应性的。例如，它们可以是惰性稀有气体(诸如氩气)的原子。牺牲层72和芯层76的蚀刻速率彼此类似。然而，它们可能并不完全相同。例如，芯层76的蚀刻速率可以高多达10％或多达20％或者低多达10％或多达20％以及牺牲层72的蚀刻速率。
[0084]
通过使用非选择性蚀刻技术，牺牲层72可以被均匀地移除。物理蚀刻技术的使用降低了从隔膜40非均匀地移除材料的风险。
[0085]
离子束蚀刻在不同材料之间具有低选择性，除非离子能量接近溅射阈值。溅射阈值是离子移除材料所需的能量。因此，如果离子具有高于溅射阈值但低于第二材料的溅射阈值的能量，那么离子束蚀刻将是选择性的。在实施例中，所使用的离子具有高于牺牲层72和芯层76的溅射阈值的能量。材料的溅射阈值取决于材料内的键强度以及用于离子束蚀刻的离子和材料层中的颗粒之间的质量差。
[0086]
通过为两层提供高于溅射阈值的离子，两层的材料可以被基本上均匀地移除。这导致更均匀厚度的芯层76和隔膜40。这一点参照图13至15更详细地解释。
[0087]
图13示意性地示出了牺牲层72上的芯层76的截面。当芯层76被沉积到牺牲层72上时，芯层76中的部分可以扩散到牺牲层72中。这导致牺牲层72中的芯层材料的侵入92。类似地，材料可以从牺牲层72扩散到芯层76中。这可以在芯层76中产生牺牲层材料的突刺91。牺牲层72和芯层76扩散到彼此中可以通过热退火促进。
[0088]
图14示出了根据本发明的实施例的在牺牲层72已经被蚀刻掉之后的芯层76的截面图。如上面解释的，诸如离子束蚀刻等干蚀刻技术可以被用于物理移除牺牲层72。该技术在牺牲层材料和芯层材料之间没有选择性。这意味着牺牲层72与牺牲层72中的芯层材料的侵入92一起被蚀刻掉。同时，芯层76中的牺牲层材料的突刺91在蚀刻之后保留。剩余的芯层76具有相对均匀的厚度。这提高了其物理稳定性。
[0089]
图15示意性地示出了当化学蚀刻技术被用于蚀刻掉牺牲层72时的芯层76。化学蚀刻技术以比芯层材料更大的速率蚀刻掉牺牲层材料。形成突刺91的牺牲层材料被蚀刻掉，在剩余的芯层76中留下凹陷93。形成侵入92的芯层材料没有被显著地蚀刻掉。这在芯层76的表面处留下突起94。与图14所示的芯层相比，芯层76的厚度不太均匀。凹陷93可能会降低隔膜40的芯层76的结构稳定性。
[0090]
用于蚀刻掉牺牲层72的过程被定时停止。干蚀刻技术不会从表膜局部移除材料，例如晶界中的氧化物或由多相组成的多层相(即，mosin)。牺牲层72的蚀刻不会像化学蚀刻技术那样通过在表膜表面上产生粗糙度并且打开晶界来削弱表膜。在一些情况下，干蚀刻可能会使表面变得粗糙。如果牺牲层是非晶态的，那么干蚀刻可能不会使表面变得粗糙。
[0091]
如上面解释的，一个或多个发射层和/或一个或多个盖层可以在退火步骤之前被沉积。在替代实施例中，这种发射层和/或盖层可以在热退火之后(但在移除牺牲层72之前)或在移除牺牲层72之后沉积。
[0092]
在实施例中，包括从芯层76的沉积到牺牲层72的蚀刻的所有处理步骤在相同的真空室中执行。具体地，芯层76的沉积、退火步骤和牺牲层72的移除在同一腔室中执行。如果任何发射层和/或盖层被沉积，那么它们也可以被沉积在同一真空室中。本发明的实施例有望简化制造表膜80的过程。
[0093]
如图9所示，牺牲层72的部分保留在衬底71和芯层76之间的框架81中。在实施例中，牺牲层72的这部分具有至少10nm、可选地至少20nm以及可选地至少50nm的厚度。在实施例中，牺牲层的这部分的厚度至多为100nm，并且可选地至多为80nm。
[0094]
如图9所示，在实施例中，框架按该顺序包括掩模层73、衬底81、牺牲层72和芯层76。
[0095]
用于制作经实验验证的表膜的具体示例在下面提供。zrsi2/zrsi2n
x
表膜的制作过程，在1x1mm2和3x3mm2表膜上进行了实验验证：
[0096]
1)独立式si3n4牺牲隔膜的制作。60nm厚的非晶态lpcvd si3n4层在700c下被沉积在si晶片上。然后晶片在背面图案化，以形成3x3mm2或1x1mm2窗口。然后si在90c 25％的tmah溶液中被蚀刻13小时，直到独立式si3n4隔膜被释放出。在释放时，si3n4的剩余厚度约为30nm，残余拉应力约为900mpa。10cm晶片上方的剩余si3n4层的均匀性为
‑
1nm。
[0097]
2)芯层沉积。30nm厚的zrsi2/zrsi2n
x
是通过在ar(zrsi2)或ar n2(zrsi2n
x
)中从复合zrsi2靶磁控溅射或通过从zr和si靶共溅射来沉积的。通过xps深度剖面测量的zrsi2n
x
薄膜中的氮百分比约为30％。在沉积之后，zrsi2层的应力值为
‑
400mpa，并且zrsi2n
x
的应力值为
‑
300mpa(薄膜中约30％的n)。
[0098]
3)隔膜在氮气流中在650c下异位退火。在退火时，zrsi2薄膜在xrd扫描中示出多晶zrsi2相，而zrsi2n
x
薄膜(30％n)似乎是xrd非晶态。经过退火，层中的应力：si3n
4 900mpa、zrsi
2 500mpa、zrsi2n 400mpa。
[0099]
4)隔膜的背面由ar束轰击，并且si3n4层被移除。离子能量130ev、电流100ma、入射角45
°
(电流密度约为0.25ma/cm2)。实验测量的si3n4蚀刻速率为1.5nm/min，zrsi2/zrsi2n为1.3nm/min。针对移除30nm的si3n4，实现的蚀刻厚度控制的准确度小于1nm(然而，针对10cm晶片上的小表膜阵列，由于离子束的尺寸不均匀以及si3n4层的不均匀性，在10cm晶片上方的不同隔膜之间存在约2至3nm的剩余表膜厚度)。
[0100]
使用离子束蚀刻的其他益处在下面陈述。
[0101]
使用惰性气体离子的离子束处置可以被用于从现有表膜移除天然氧化物。当该蚀刻步骤直接在沉积保护性盖层而不破坏真空之后时，表膜芯就得到了充分的保护，不会被氧化。与天然氧化物通过暴露于hf溶液移除，然后在水中冲洗并在环境中处置的现有技术相比，这种处置更好。后一种处置通常会导致约0.2nm的天然氧化物再生长。
[0102]
表膜芯的不均匀厚度可能会导致不均匀的euv透射。在半导体晶片处理中，通过离子束处置进行厚度校正是众所周知的。通过以适用于预先测量的晶片(或晶片上的薄膜)厚度误差的速度分布扫描(聚焦)离子束横向的晶片，材料可以根据校正表膜薄膜的厚度误差的横向分布移除。
[0103]
例如ru的薄膜盖层的问题中的一个问题是它们可能反射了太多euv。降低加盖表膜的euv反射率的策略中的一个策略是调整芯和盖层的厚度，使得从表膜正面和背面的盖层反射的euv辐射发生破坏性干涉。利用由cvd方法制造的当前最先进的p
‑
si芯表膜，这种
抗反射策略受到cvd生长芯的层厚的非再生性太大的阻碍。当离子束蚀刻步骤被集成到表膜的制造过程中时，芯的厚度可以被减小到适当的厚度，以实现从表膜正面和背面上的盖层反射的euv之间的最佳相消干涉。
[0104]
用于制造表膜的比较方法的步骤在下面参照图10至12描述。如图10所示，牺牲层72和掩模层73被沉积在衬底71的任一侧。另外，芯层76和上牺牲层78被沉积在叠层的顶部。这是在任何蚀刻步骤之前完成的。
[0105]
如图11所示，掩模然后通过蚀刻掉掩模层73的部分来形成。这类似于上面关于图6描述的步骤。如图12所示，衬底71然后被蚀刻掉以形成框架81，并暴露牺牲层72的部分。在芯层76已经被沉积之后，衬底71被蚀刻。这就是为什么需要上牺牲层78以保护芯层76。然而，在蚀刻掉衬底71的步骤期间，芯层76中的一些仍有可能受到不期望的损坏。
[0106]
虽然在本文中可以具体引用光刻设备在ic制造中的使用，但是应该理解的是，本文描述的光刻设备可以具有其他应用，诸如集成光学系统的制造、用于磁畴存储器的指导和检测图案、平板显示器、lcd、薄膜磁头等。本文引用的衬底可以在曝光之前或之后处理，例如在轨道(通常将抗蚀剂层施加到衬底并且对已曝光的抗蚀剂进行显影的工具)、计量工具和/或检查工具中。在适用情况下，本文的本公开可以被应用于这种和其他衬底处理工具。进一步地，衬底可以被处理一次以上，例如以创建多层ic，使得本文使用的术语衬底也可以指已经包含多个已处理层的衬底。
[0107]
尽管本发明的具体实施例已经在上面描述，但是要了解的是，本发明可以以不同于所描述的方式来实践。例如，各种光致抗蚀剂层可以由执行相同功能的非光致抗蚀剂层代替。
[0108]
以上描述旨在是说明性的，而不是限制性的。因此，对于本领域技术人员将显而易见的是，在不脱离下面陈述的权利要求的范围的情况下，修改可以对所描述的本发明进行。