半导体存储器装置的制作方法

一些示例实施例涉及一种半导体存储器装置。

背景技术：

1、半导体存储器装置包括多个晶体管。集成到半导体存储器装置中的晶体管根据需要的性能（诸如，操作电压和/或驱动电流）而以各种结构形成。例如，存在其中nmos元件和pmos元件具有不同导电类型的金属栅电极的互补模式（例如，cmos）元件结构。可选地或附加地，包括在这些元件中的栅极绝缘层的厚度可以根据施加的电压而变化。

技术实现思路

1、一些示例实施例提供了一种具有改善的可靠性的半导体存储器装置。

2、然而，示例实施例的多个方面不限于在此阐述的一个方面。通过参照以下给出的发明构思的详细描述，发明构思的以上和其他方面将对于发明构思所属的领域的普通技术人员变得更加清楚。

3、根据一些示例实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括nmos区域和pmos区域；第一栅极图案，位于基底的nmos区域上；以及第二栅极图案，位于基底的pmos区域上。第一栅极图案包括顺序地堆叠在基底上的第一高k层、扩散减轻图案、n型逸出功图案和第一栅电极，第二栅极图案包括顺序地堆叠在基底上的第二高k层和第二栅电极，扩散减轻图案与第一高k层接触，第一栅电极的堆叠结构与第二栅电极的堆叠结构相同，并且第二栅极图案不包括n型逸出功图案。

4、根据一些示例实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括第一外围区域、第二外围区域、第三外围区域和第四外围区域；第一外围绝缘层、第二外围绝缘层、第三外围绝缘层和第四外围绝缘层，分别位于基底的第一外围区域、第二外围区域、第三外围区域和第四外围区域上，第一外围绝缘层比第二外围绝缘层厚，第三外围绝缘层比第四外围绝缘层厚；第一外围栅极图案、第二外围栅极图案和第三外围栅极图案，分别位于第一外围绝缘层、第二外围绝缘层和第三外围绝缘层上；沟道层，设置在第四外围区域的基底与第四外围绝缘层之间，沟道层包括硅锗；以及第四外围栅极图案，位于沟道层上。第一外围栅极图案包括顺序地堆叠在基底上的第一外围高k层、第一外围扩散减轻图案、第一外围n型逸出功图案和第一外围栅电极，第二外围栅极图案包括顺序地堆叠在基底上的第二外围高k层、第二外围扩散减轻图案、第二外围n型逸出功图案和第二外围栅电极，第三外围栅极图案包括顺序地堆叠在基底上的第三外围高k层和第三外围栅电极。第四外围栅极图案包括顺序地堆叠在沟道层上的第四外围高k层和第四外围栅电极，第一外围扩散减轻图案与第一外围高k层接触，第二外围扩散减轻图案与第二外围高k层接触，第一外围栅电极、第二外围栅电极、第三外围栅电极和第四外围栅电极具有相同的堆叠结构，并且第三外围栅极图案和第四外围栅极图案不包括第一外围n型逸出功图案和第二外围n型逸出功图案。

5、根据一些示例实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括单元阵列区域、第一外围区域和第二外围区域；位线，在单元阵列区域中与基底交叉；缓冲层，置于位线与基底之间；第一外围栅极图案，位于基底的第一外围区域上；以及第二外围栅极图案，位于基底的第二外围区域上。第一外围栅极图案包括顺序地堆叠在基底上的第一高k层、扩散减轻图案、n型逸出功图案和第一栅电极，第二外围栅极图案包括顺序地堆叠在基底上的第二高k层和第二栅电极，扩散减轻图案与第一高k层接触，第一栅电极、第二栅电极和位线具有相同的堆叠结构，并且第二外围栅极图案不包括n型逸出功图案。

6、根据一些示例实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括nmos区域和pmos区域；第一栅极图案，位于基底的nmos区域上；以及第二栅极图案，位于基底的pmos区域上，其中，第一栅极图案包括堆叠在基底上的第一栅极绝缘层、n型逸出功图案、第一导电图案和第一栅电极，第二栅极图案包括堆叠在基底上的第二栅极绝缘层、高k层、第二导电图案和第二栅电极，第一栅电极包括第一下电极和第一上电极，第一下电极包括多晶硅，第一上电极位于第一下电极上并且包括钨（w），第二栅电极包括第二下电极和第二上电极，第二下电极包括多晶硅，第二上电极位于第二下电极上并且包括钨（w），第一导电图案和第二导电图案均包括氮化钛（tin），n型逸出功图案包括包含镧（la）的金属氧化物并与第一导电图案接触，并且高k层包括氧化铪并与第二栅极绝缘层和第二导电图案接触。

7、根据一些示例实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括nmos区域和pmos区域；第一栅极图案，位于基底的nmos区域上；以及第二栅极图案，位于基底的pmos区域上，其中，第一栅极图案包括堆叠在基底上的第一栅极绝缘层、n型逸出功图案、第一导电图案和第一栅电极，第二栅极图案包括堆叠在基底上的第二栅极绝缘层、高k层、第二导电图案和第二栅电极，第一栅电极包括第一下电极和第一上电极，第一下电极包括多晶硅，第一上电极位于第一下电极上并且包括钨（w），第二栅电极包括第二下电极和第二上电极，第二下电极包括多晶硅，第二上电极位于第二下电极上并且包括钨（w），第一栅极绝缘层和第二栅极绝缘层均包括氮氧化硅，第一导电图案和第二导电图案均包括氮化钛（tin），第一导电图案的竖直长度和第二导电图案的竖直长度彼此相等，第一下电极与第一导电图案接触，第二下电极与第二导电图案接触，第一下电极的竖直长度和第二下电极的竖直长度彼此相等，第一上电极的竖直长度和第二上电极的竖直长度彼此相等，n型逸出功图案包括包含镧（la）的金属氧化物并与第一导电图案接触，并且高k层包括氧化铪并与第二栅极绝缘层和第二导电图案接触。

8、根据一些示例实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括第一外围区域、第二外围区域、第三外围区域和第四外围区域；第一外围栅极图案、第二外围栅极图案、第三外围栅极图案和第四外围栅极图案，分别位于第一外围区域、第二外围区域、第三外围区域和第四外围区域的基底上；沟道层，位于第四外围区域的基底与第四外围栅极图案之间，并且包括硅锗，其中，第一外围栅极图案包括堆叠在基底上的第一外围绝缘层、第一外围n型逸出功图案、第一外围导电图案和第一外围栅电极，第二外围栅极图案包括堆叠在基底上的第二外围绝缘层、第二外围n型逸出功图案、第二外围导电图案和第二外围栅电极，其中，第一外围绝缘层比第二外围绝缘层厚，第三外围栅极图案包括堆叠在基底上的第三外围绝缘层、第一外围高k层、第三外围导电图案和第三外围栅电极，第四外围栅极图案包括堆叠在沟道层上的第四外围绝缘层、第二外围高k层、第四外围导电图案和第四外围栅电极，其中，第三外围绝缘层比第四外围绝缘层厚，第一外围栅电极包括第一外围下电极和第一外围上电极，第一外围下电极包括多晶硅，第一外围上电极位于第一外围下电极上并且包括钨（w），第二外围栅电极包括第二外围下电极和第二外围上电极，第二外围下电极包括多晶硅，第二外围上电极位于第二外围下电极上并且包括钨（w），第三外围栅电极包括第三外围下电极和第三外围上电极，第三外围下电极包括多晶硅，第三外围上电极位于第三外围下电极上并且包括钨（w），第四外围栅电极包括第四外围下电极和第四外围上电极，第四外围下电极包括多晶硅，第四外围上电极位于第四外围下电极上并且包括钨（w），第一外围导电图案、第二外围导电图案、第三外围导电图案和第四外围导电图案均包括氮化钛（tin），第一外围n型逸出功图案和第二外围n型逸出功图案均包括包含镧（la）的金属氧化物，第一外围n型逸出功图案与第一外围导电图案接触，第二外围n型逸出功图案与第二外围导电图案接触，第一外围高k层和第二外围高k层均包括氧化铪，第一外围高k层与第三外围绝缘层和第三外围导电图案接触，并且第二外围高k层与第四外围绝缘层和第四外围导电图案接触。