自对准源线模组制造方法与流程
本技术涉及半导体领域，是有关于自对准源线模组的制造工艺，特别是有关于一种自对准源线模组制造方法。
背景技术：
1、随着半导体技术的不断发展，闪存器件作为重要的非易失性存储器件，在消费电子、工业控制等领域得到了广泛应用。在闪存器件的制造过程中，自对准源线（self-aligned source，sas）模组的制造工艺是关键技术环节之一，其工艺质量直接影响器件的电学性能和产品良率。
2、现有技术中，已有多种闪存器件的制造方法被提出。例如，wo2020143239a1公开了一种闪存单元的制备方法，通过在衬底上依次形成浮栅多晶硅层和介质层，然后刻蚀介质层和部分厚度的浮栅多晶硅层形成开口。cn109309094b公开了一种闪存的制造方法，其中在未被多晶硅行覆盖的有源区表面形成刻蚀阻挡层，然后进行自对准源区场氧刻蚀。cn110943038b提供了另一种闪存制造方法，使用光刻胶作为掩膜对隔离层进行离子注入形成源线。此外，cn108364952b和cn108091658b分别公开了通过形成侧墙结构和工艺集成结构来改善闪存器件性能的方法。
3、然而，现有的自对准源线模组制造工艺仍存在一些技术问题。传统的自对准源线模组工艺采用氧化物干法刻蚀（oxide dry etch，ode）技术刻蚀浅沟槽隔离（shallowtrench isolation，sti）氧化物，该技术利用含f的气体在等离子体腔体中进行反应离子刻蚀（reactive ion etching，rie）。由于该刻蚀工艺的选择性不足，不仅对氧化物进行刻蚀，也会对多晶硅及硅进行刻蚀，导致当sti氧化物被刻蚀干净时，自对准源线区域的多晶硅栅极和硅造成明显损失。此外，多晶硅栅极上的接触孔由于形貌倾斜容易造成接触不完整，或者接触孔过度刻蚀造成短路问题。由于多晶硅栅极（poly gate）、自对准源线区形貌不完整以及接触孔的接触不完整，导致字线wl(poly gate)和自对准源线区的电阻值不稳定，最终造成器件良率降低。
4、应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、针对上述问题中的至少之一，本技术实施例提供一种自对准源线模组制造方法，以解决传统干法刻蚀导致的材料损失的问题，确保器件关键结构的物理完整性。
2、本技术实施例的具体技术方案是：
3、本技术一方面提供一种自对准源线模组制造方法，该自对准源线模组制造方法包括：
4、在晶圆结构表面沉积氮化硅；其中，所述晶圆结构为在硅衬底的外围区域及闪存单元阵列自对准源线区域分别通过阱区形成、氧化层生长、多晶硅沉积、图形化及复合层引入形成的半导体结构；
5、通过光刻及刻蚀工艺对闪存单元阵列自对准源线区域的氮化硅进行选择性刻蚀，形成氮化硅间隔层结构；
6、进行光刻胶去除及sti氧化层剥离工艺，去除没有氮化硅保护的氧化硅层；
7、去除沉积的氮化硅，并进行光刻及自对准源线离子注入工艺。
8、进一步地，所述在晶圆结构表面沉积氮化硅，包括：
9、在所述晶圆结构表面的周边区域及闪存单元阵列自对准源线区域沉积一层氮化硅薄膜；氮化硅薄膜的厚度为30-300a。
10、进一步地，所述通过光刻及刻蚀工艺对闪存单元阵列自对准源线区域的氮化硅进行选择性刻蚀，形成氮化硅间隔层结构，包括：
11、在所述闪存单元阵列自对准源线区域进行光刻工艺；
12、对所述闪存单元阵列自对准源线区域未被光刻胶覆盖的区域进行刻蚀，形成所述氮化硅间隔层结构。
13、进一步地，部分所述闪存单元阵列自对准源线区域的非离子注入区的氮化硅被暴露，避免多晶硅及有源区硅暴露。
14、进一步地，所述进行光刻胶去除及sti氧化层剥离工艺，去除没有氮化硅保护的氧化硅层，包括：
15、进行光刻胶剥离工艺；
16、以氮化硅作为硬掩模，利用氢氟酸去除没有被氮化硅覆盖的浅沟槽隔离区的氧化硅，暴露出闪存单元阵列自对准源线区域中的有源区硅表面。
17、进一步地，所述去除沉积的氮化硅，并进行光刻及自对准源线离子注入工艺，包括：
18、利用磷酸选择性去除所述周边区域及所述闪存单元阵列自对准源线区域的氮化硅，暴露多晶硅及有源区硅；
19、通过光刻胶工艺将没有光刻胶覆盖的自对准源线区域进行离子注入工艺在多晶硅及有源区硅上注入参杂元素。
20、本技术另一方面提供一种自对准源线模组制造方法，该自对准源线模组制造方法包括：
21、在晶圆结构表面沉积氮化硅；其中，所述晶圆结构为在硅衬底的外围区域及闪存单元阵列自对准源线区域分别通过阱区形成、氧化层生长、多晶硅沉积、图形化及复合层引入形成的半导体结构；
22、通过光刻及刻蚀工艺对闪存单元阵列自对准源线区域的氮化硅进行选择性刻蚀，形成氮化硅间隔层结构；
23、在保留光刻胶条件下进行sti氧化层剥离工艺，去除没有氮化硅保护的氧化硅层；
24、进行光刻及自对准源线离子注入工艺。
25、进一步地，所述在晶圆结构表面沉积氮化硅，包括：
26、在所述晶圆结构表面的周边区域及闪存单元阵列自对准源线区域沉积一层氮化硅薄膜；氮化硅薄膜的厚度为30-300a。
27、进一步地，所述通过光刻及刻蚀工艺对闪存单元阵列自对准源线区域的氮化硅进行选择性刻蚀，形成氮化硅间隔层结构，包括：
28、在所述闪存单元阵列自对准源线区域进行光刻工艺；
29、对所述闪存单元阵列自对准源线区域未被光刻胶覆盖的区域进行刻蚀，形成所述氮化硅间隔层结构。
30、进一步地，部分所述闪存单元阵列自对准源线区域的非离子注入区的氮化硅被暴露，避免多晶硅及有源区硅暴露。
31、进一步地，所述在保留光刻胶条件下进行sti氧化层剥离工艺，去除没有氮化硅保护的氧化硅层，包括：
32、以氮化硅作为硬掩模，在保留光刻胶条件下，利用缓冲氧化物刻蚀液去除没有被氮化硅覆盖的浅沟槽隔离区的氧化硅，暴露出闪存单元阵列自对准源线区域中的有源区硅表面。
33、进一步地，所述进行光刻及自对准源线离子注入工艺，包括：
34、通过离子注入工艺在多晶硅及有源区硅上注入参杂元素。
35、本技术实施例的有益效果在于：利用本技术的自对准源线模组制造方法，通过氮化硅间隔层的硬掩膜保护作用，在刻蚀和离子注入过程中，可以使周边区域的多晶硅和闪存单元阵列自对准源线区域的有源区硅形貌完整，解决了传统干法刻蚀导致的材料损失的问题，确保器件关键结构的物理完整性。
36、由于周边区域的多晶硅和闪存单元阵列自对准源线区域的有源区硅形貌完整，使得接触孔的界面接触良好，消除了传统工艺中因形貌倾斜导致的接触不完整或短路的问题，使多晶硅和有源区硅的电阻值显著稳定，优化了器件的电学性能。
37、参杂元素中的铟（in）/硼（b）的离子注入精准控制掺杂浓度，可以抑制器件的穿通风险，提升了值电压稳定性，保障器件可靠性与良率。
38、自对准源线模组制造方法中的氮化硅沉积-刻蚀-剥离的模块化流程，可以与现有半导体工艺兼容，无需大幅调整设备，降低了生产成本，同时提高了工艺重复性和良率。
39、参杂元素中的砷（as）的注入形成的n+导体连线具有低电阻特性，优化了体连线性能；合完整的多晶硅结构，可以减少信号传输损耗，适用于高密度集成电路（如闪存芯片）的源线（source line）制备，提升了芯片整体速度和能效。
40、参照后文的说明和附图，详细公开了本技术的特定实施方式，指明了本技术的原理可以被采用的方式。应该理解，本技术的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本技术的实施方式包括许多改变、修改和等同。针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。