基板及其制造方法与流程

本发明涉及无线通讯，尤其涉及一种基板及其制造方法。

背景技术：

1、随着集成电路产业向小型化、高密度方向快速演进，芯片封装集成度持续提升，细间距、高可靠封装形式对封装基板与印制线路板（printed circuit board， pcb）的焊盘表面平整度、焊接可靠性及长期存储稳定性提出了更为严苛的要求。

2、早期焊盘表面处理多采用热风整平（hot air solder leveling，hasl）工艺，通过在铜焊盘表面熔融涂覆焊料并经热风整平实现可焊性保护。但该工艺处理后的焊盘表面平整度不足，难以适配球栅阵列封装（ball grid array，bga）等细间距封装的装配需求，已无法匹配高密度电子产品的发展趋势。

3、为解决焊盘平面度瓶颈，化镍浸金工艺（electroless nickel immersion gold，enig，又称化镍金、又称沉镍金或者无电镍金）得到广泛应用。该工艺通过在铜焊盘表面依次化学沉积镍阻挡层与薄金保护层，以镍层作为铜基材的防腐蚀屏障，以金层保障表面抗氧化性能与焊接润湿能力，具备优异的表面平面度与长期存储稳定性，一度成为高端pcb及基板生产的主流表面处理方案。

4、随着产业应用的深入，enig工艺的固有可靠性缺陷逐渐凸显：在高温环境或长期存储条件下，镍层与金层界面会发生原子互扩散，生成脆性ni3au金属间化合物，进而引发“黑盘”失效现象，导致焊接界面结合力大幅衰减，严重降低产品焊接可靠性。伴随着无铅焊接技术的普及以及高密度封装对可靠性要求的持续提升，黑盘缺陷带来的失效风险愈发突出，成为制约enig工艺在高端封装领域进一步应用的核心技术瓶颈。

5、为解决上述黑盘问题，业界在传统化学镀镍浸金工艺基础上进行改进，开发出化学镍钯金工艺（electroless nickel electroless palladium immersion gold，enepig）。该工艺通过在镍层与金层之间引入厚度为0.05~0.1um的化学镀钯层作为扩散阻挡层，有效阻隔镍原子与金原子的互扩散，从根源上消除了黑盘缺陷；同时其镍-钯-金三层结构可兼容金线、铝线及铜线等多种引线键合（wire bond）工艺，能够显著提升键合界面强度与稳定性，适配高温、严苛工况下的封装需求，目前已广泛应用于5g通信、汽车电子等高端芯片封装领域，成为支撑高密度、高可靠性封装方案落地的重要表面处理技术。

6、相关技术中，如图1所示，在基板厂制造流程上，按照工艺流程：依次通过临时载板→涂布→曝光→显影→镀铜→去膜→蚀刻→压合→钻孔→沉铜与镀铜→重复（涂布→蚀刻）完成基板的主体结构（未做表面处理的整板状态）生产。该主体结构包括半固化片8、设置于半固化片8的上下表面的阻焊层、设置于半固化片8的上表面的第四金属层4、设置于半固化片8的下表面的第一金属层1、设置于半固化片8内的第三金属层3和第二金属层2，第四金属层4、第三金属层3、第二金属层2及第一金属层1依次间隔叠设，第四金属层4和第三金属层3通过第三金属过孔7连接，第三金属层3和第二金属层2通过第二金属过孔6连接，第二金属层2和第一金属层1通过第一金属过孔5连接。

7、不管采用减成法（tenting）工艺或改良型半加成法（modified semi-additiveprocess，简称“msap”）工艺，在完成主体结构生产后，在双马来酰亚胺三嗪树脂(bismaleimide triazine，简称“bt”)材料基板上，在元器件贴装面（定义为top面），进行全阻焊层9 处理（organic solderability preservative，以下简称“osp”，有机保焊膜），或者进行选择性镀镍钯金+阻焊层9处理；在非元器件贴装面（定义为bot面，下表面）进行镀镍11a、钯12a、金13a处理，如图2-图3所示。在射频领域中，尤其是4g/5g通讯产品基板上，较为常见的表面处理工艺：上表面（top面）为osp工艺或镍钯金工艺，bot面为镍钯金工艺或软金工艺；该工艺特点：工艺成熟，表面平整度高，具备优异的抗腐蚀与储存性能，被基板行业称为“通用型最终表面处理”。

8、然而，在5g全面普及的环境下，enepig面临着如下挑战：

9、1、虽然在封装可靠性上优势明显，但近年来随着市场的多变，贵金属价格居高不下，其中钯（pd）价格较高，该工艺的基板便很难维持原有的成本。

10、2、镍的存在，接收性能受限。在含有镍磷合金的基板中，当电路中有高频电流通过时，会在镍层中产生涡流损耗和磁滞损耗，导致信号能量以热能形式散失。在5g通信、毫米波雷达等高频应用中，这种损耗会直接降低信号完整性，表现为插入损耗上升。另外镍层也可能成为被动磁耦合源，干扰邻近的敏感信号线，尤其在高密度布线的hdi板中，易引发串扰问题，影响系统稳定性。

11、3、工艺门槛高，返修率极低。需精确控制ni、pd、au三层厚度（如pd层通常0.02~0.1um），变异系数（coefficient of variation，简称“cov”）≤10%，对药液稳定性和设备精度要求高。另外，一旦出现镀层缺陷（如孔隙、裂纹），无法局部修复，只能整板报废，增加损耗成本。

12、4、相对而言表面处理周期长，产能受限；沉钯步骤耗时较长，影响整体生产效率，不利于大规模快速交付。

13、然而，上述的基板制造成本较高，制造麻烦，导致其生产效率低，适用范围小。

技术实现思路

1、针对以上现有技术的不足，本发明提出一种基板的制造方法，以解决现有基板制造成本较高，制造麻烦，导致其生产效率低的问题。

2、为了解决上述技术问题，本发明采用如下技术方案：

3、第一方面，本发明实施例提供一种基板的制造方法，所述基板的制造方法包括以下步骤：

4、s1、使用msap工艺完成线路基板制作，并对所述线路基板的下表面镀锡性能进行评估；其中，所述镀锡性能包括热分布、散热能力、热应力及导电性；

5、s2、在所述线路基板的下表面和上表面分别喷涂形成第一阻焊层和第二阻焊层，对所述第一阻焊层进行蚀刻形成第一开窗以暴露出所有第一焊盘，并对所述第一焊盘的表面进行镀锡处理；对所述第二阻焊层进行蚀刻形成第二开窗以暴露出部分第二焊盘，并在所述第二焊盘的表面生长形成保护膜层；其中，所述第二焊盘包括至少一个第一盘体和至少一个第二盘体，所述第一盘体与所述第二盘体间隔排布，所述第一盘体上不设置所述保护膜层，所述第二盘体上设置所述保护膜层；

6、s3、将经过步骤s2处理后的所述线路基板进行大样与实物测试，得到满足预设规格的基板成品；

7、s4、对所述基板成品进行塑封封装，封装后进行镭射打标，得到基板。

8、优选的，所述msap工艺具体步骤为：依次通过临时载板→涂布→曝光→显影→镀铜→去膜→蚀刻→压合→钻孔→沉铜与镀铜→重复所述涂布至所述蚀刻，得到所述线路基板。

9、优选的，所述第一焊盘与所述第一阻焊层的侧壁的间距≥0.1mm。

10、优选的，所述线路基板包括依次叠设且相互绝缘的第一金属层、第二金属层、第三金属层和第四金属层、电连接所述第一金属层与所述第二金属层的第一金属通孔、电连接所述第二金属层与所述第三金属层的第二金属通孔、电连接所述第三金属层与所述第四金属层的第三金属通孔、以及用于封装所述第一金属层、所述第二金属层、所述第三金属层和所述第四金属层的半固化片层；

11、对所述第一焊盘的表面进行镀锡处理得到锡层，所述锡层形成于所述第一金属层远离所述第二金属层的一侧，所述保护膜层形成于所述第四金属层远离所述第三金属层的一侧。

12、优选的，所述保护膜层为有机保焊膜，其厚度为0.2~0.5um。

13、优选的，所述步骤s4中，在所述封装后和所述镭射打标前，所述制造方法还包括以下步骤：

14、需要将所述基板的下表面进行清洁和干燥，再对所述第一焊盘进行厚度在2~10um之间的电镀锡处理；其中，镀锡的方式包括挂镀和滚镀的一种或两种组合。

15、优选的，在生产过程中，所述镀锡的环境温度为20℃~27℃，相对湿度为≤60%。

16、优选的，所述制造方法还包括在镀锡后增加铬酸盐或钼酸盐钝化处理，用于释放电镀过程中的残余应力；其中去应力的温度为120℃~150℃，持续时间至少为1小时。

17、优选的，在所述线路基板的电镀引线汇流端预留为电镀锡通电流的电极位，所述电极位用于与内部单元电连接；其中，所述电极位的大小≥3mm，所述电极位的数量≥2个。

18、第二方面，本发明实施例提供一种基板，运用于射频半导体，所述基板由上述的基板的制造方法制得。

19、与相关技术相比，本发明的实施例中，通过上述步骤s1-s4制得的基板，所以基板整体的抗变形性更佳；而且镀锡降低贵金属的使用，提升产品竞争能力；同时，整体无磁性材料，抗干扰性强，原材使用广泛，设备投资少，生产工艺简化，可大批量生产效率及质量。