一种FDSOI器件的制作方法与流程
本发明属于半导体,涉及一种fdsoi器件的制作方法。
背景技术:
1、在现有的fdsoi(fully depleted silicon on insulator)制造工艺中,在pmos区域源极和漏极的接触孔与栅极的距离较小,通常需要增加侧墙厚度从而避免源极或漏极和栅极桥接短路。若通过增加侧墙厚度以增加源漏接触孔到栅极的距离,为了不影响nmos区域源极和漏极的接触孔与栅极的距离,则需要减少nmos区域的侧墙厚度,工艺流程复杂;并且,在现有的工艺基础下,减小nmos区域的侧墙厚度会导致pmos区域的sige外延层上生长sip,影响器件性能。
2、因此,如何提供一种fdsoi器件的制作方法,以增加pmos区域源漏接触孔到栅极的距离,避免源漏极和栅极短接,提升产品良率和可靠性,成为本领域技术人员亟待解决的技术问题。
技术实现思路
1、鉴于以上所述现有技术的缺点,本发明的目的在于提供一种fdsoi器件的制作方法,用于解决现有技术中fdsoi器件的工艺复杂、器件可靠性差的问题。
2、为实现上述目的及其他相关目的,本发明提供一种fdsoi器件的制作方法,包括以下步骤:
3、提供半导体结构,所述半导体结构包括nmos区域和pmos区域,所述nmos区域形成有nmos栅极结构,所述pmos区域形成有pmos栅极结构;
4、于所述半导体结构上形成覆盖所述nmos栅极结构及所述pmos栅极结构的侧墙层,所述侧墙层包括层叠的第一侧墙层和第二侧墙层;
5、将位于所述pmos区域表面的所述第一侧墙层和所述第二侧墙层去除,保留位于所述pmos栅极结构侧壁的所述第一侧墙层和所述第二侧墙层;
6、于所述pmos区域表面形成第一掺杂外延层,所述第一掺杂外延层分离设置于所述pmos栅极结构的两侧;
7、去除所述第二侧墙层,并于所述第一掺杂外延层的表面形成保护层;
8、去除位于所述nmos区域表面的所述第一侧墙层,保留位于所述nmos栅极结构侧壁的所述第一侧墙层;
9、于所述nmos区域表面形成第二掺杂外延层,所述第二掺杂外延层分离设置于所述nmos栅极结构的两侧。
10、可选地,所述第一侧墙层为siocn层,所述第二侧墙层为sicn层。
11、可选地,所述保护层为siocn层。
12、可选地,所述第一掺杂外延层为硼掺杂硅锗层。
13、可选地,所述第二掺杂外延层为磷掺杂硅层。
14、可选地,所述半导体结构包括底部衬底层、中部绝缘埋层和顶部半导体层。
15、可选地,在所述nmos区域,所述顶部半导体层为硅层,在所述pmos区域,所述顶部半导体层为硅锗层。
16、可选地,形成所述第一掺杂外延层的方法包括选择性外延生长法,形成所述第二掺杂外延层的方法包括选择性外延生长法。
17、可选地,形成所述第一掺杂外延层后,采用湿法刻蚀法去除所述第二侧墙层。
18、可选地,所述nmos区域和所述pmos区域之间形成有隔离结构。
19、如上所述,本发明的fdsoi器件的制作方法中,形成第一掺杂外延层时,pmos栅极结构的侧壁为第一侧墙层和第二侧墙层,通过设置两层侧墙,增加第一掺杂外延层和pmos栅极结构的距离,即能够增加源极及漏极的接触孔与pmos栅极结构的距离,避免源极及漏极的接触孔与栅极桥接短路,保证产品的良率和可靠性,且形成第二掺杂外延层之前,去除第二侧墙层,不额外增加第二掺杂外延层和nmos栅极结构之间的距离;另外,形成第二掺杂外延层之前,形成保护层覆盖第一掺杂外延层,能够避免在第一掺杂外延层上形成第二掺杂外延层,进一步保证产品的良率和可靠性。
1.一种fdsoi器件的制作方法,其特征在于,包括以下步骤:
2.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:所述第一侧墙层为siocn层,所述第二侧墙层为sicn层。
3.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:所述保护层为siocn层。
4.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:所述第一掺杂外延层为硼掺杂硅锗层。
5.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:所述第二掺杂外延层为磷掺杂硅层。
6.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:所述半导体结构包括底部衬底层、中部绝缘埋层和顶部半导体层。
7.根据权利要求6所述的fdsoi器件的制作方法,其特征在于:在所述nmos区域,所述顶部半导体层为硅层,在所述pmos区域,所述顶部半导体层为硅锗层。
8.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:形成所述第一掺杂外延层的方法包括选择性外延生长法,形成所述第二掺杂外延层的方法包括选择性外延生长法。
9.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:形成所述第一掺杂外延层后,采用湿法刻蚀法去除所述第二侧墙层。
10.根据权利要求1所述的fdsoi器件的制作方法,其特征在于:所述nmos区域和所述pmos区域之间形成有隔离结构。
版权声明:本站专利文献数据主要来源于国家知识产权局等公开渠道,由 技术新讯 进行整理汇编。页面设计及数据汇编的著作权归本站所有。全部内容仅供个人学习、科研评估与技术交流参考,严禁用于任何商业用途(包括但不限于直接生产制造、技术转让、倒卖数据等)。
免责条款:专利技术具有时效性,本站不对资料的绝对准确性、完整性和可实施性提供任何明示或暗示的担保。因参考本站内容造成的直接或间接损失,本站不承担相关法律责任。若您认为本站内容有侵权问题,请及时提供权属证明与我们联系,本站将在核实后依法处理。反馈意见:yyfuon@163.com