半导体结构及其制备方法、以及存储系统与流程

本技术涉及半导体，更具体地，涉及半导体结构、半导体结构的制备方法、以及存储系统。

背景技术：

1、存储器是电子系统中的重要部件之一。快闪存储器为一种重要的存储器。快闪存储器(flash memory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。根据结构的不同，闪存分为非门闪存(nor flash memory)和与非门闪存(nandflash memory)。相比nor flash memory，nand flash memory能提供高的单元密度，可以达到高存储密度，并且写入和擦除的速度也更快。随着半导体的生产工艺巨大的进步，为追求更低的单位存储单元的生产成本，三维(3d)闪存应运而生，例如3dnand闪存。

技术实现思路

1、本技术提供了一种半导体结构、半导体结构的制备方法、以及存储系统。

2、本技术一方面提供了一种半导体结构，包括第一堆叠结构、第一介质层和连接结构；第一介质层位于第一堆叠结构沿第一方向的一侧；连接结构沿第一方向在第一介质层和第一堆叠结构中延伸；其中，连接结构包括填充层，填充层中具有空隙，其中，空隙在第二方向上的尺寸沿第一方向不同；其中，第二方向与第一方向相交。

3、在一些实施方式中，空隙在第一方向上具有相对的第一端部和第二端部，第一端部在第一介质层中，第二端部在第一堆叠结构中；其中，第一端部在第二方向上的尺寸大于第二端部在第二方向上的尺寸。

4、在一些实施方式中，沿第一方向自第一介质层至第一堆叠结构，空隙在第二方向上的尺寸递减。

5、在一些实施方式中，填充层在空隙和第一介质层之间具有第一填充部分，填充层在空隙和第一堆叠结构之间具有第二填充部分；第一填充部分和第二填充部分之间在第二方向上的尺寸的差值的绝对值小于或等于50nm。

6、在一些实施方式中，填充层的位于空隙和第一堆叠结构之间的部分在第二方向的尺寸为100nm～400nm。

7、在一些实施方式中，半导体结构还包括第二介质层，第二介质层位于第一介质层背离第一堆叠结构的一侧；其中，连接结构还沿第一方向在第二介质层中延伸；其中，连接结构的位于第二介质层中的部分在第二方向的尺寸小于连接结构的位于第一介质层中的部分在第二方向的尺寸；其中，空隙沿第一方向位于第二介质层朝向第一堆叠结构的一侧。

8、在一些实施方式中，连接结构还包括第一导电部；其中，第一导电部位于填充层沿与第一方向相交方向的侧部。

9、在一些实施方式中，位于第二介质层中的填充层在与第一方向相交的截面上连续。

10、在一些实施方式中，连接结构包括第一连接部和第二连接部，第一连接部位于第一介质层中，第二连接部位于第二介质层中；其中，第二连接部朝向第一连接部的一端在第二方向的尺寸小于第一连接部朝向第二连接部的一端在第二方向的尺寸。

11、在一些实施方式中，第一导电部包括第一部分、第二部分和第三部分；第一部分沿第一方向在第一堆叠结构和第一介质层中延伸；第二部分沿第一方向贯穿第二介质层；第三部分沿与第一方向相交的方向延伸、并连接第一部分和第二部分。

12、在一些实施方式中，第二部分和填充层在第二介质层中沿第二方向具有第一总尺寸，第一部分和填充层在第一介质层中朝向第二部分的一侧的端部沿第二方向具有第二总尺寸，第一总尺寸小于第二总尺寸。

13、在一些实施方式中，连接结构还包括第一保护层和第二保护层，第一保护层位于第一部分和第一堆叠结构之间、以及第一部分和第一介质层之间；第二保护层位于第二部分和第二介质层之间。

14、在一些实施方式中，半导体结构还包括第三介质层，第三介质层位于第二介质层背离第一介质层的一侧；其中，连接结构还沿第一方向延伸至第三介质层中，第三介质层的材料和第二介质层的材料不同。

15、在一些实施方式中，连接结构的位于第三介质层的部分沿第一方向背离第二介质层的端部在第二方向上的尺寸大于连接结构的位于第二介质层的部分在第二方向上的尺寸。

16、在一些实施方式中，连接结构还包括第二导电部，第二导电部位于填充层沿第一方向的一侧且与第一导电部连接；其中，第二介质层沿第一方向位于第二导电部和第一导电部之间。

17、在一些实施方式中，第一堆叠结构包括在第一方向上交替层叠的第一绝缘层的第一绝缘部分和第二绝缘层；其中，半导体结构还包括第二堆叠结构，第二堆叠结构延伸至第一堆叠结构沿第二方向的侧部，并包括在第一方向交替层叠的第一绝缘层的第二绝缘部分和栅极层；其中，连接结构还包括第三导电部，第三导电部沿第二方向延伸于第二绝缘层中，并与栅极层的位于第一堆叠结构在第二方向一侧的部分、以及第一导电部连接；其中，填充层位于第三导电部沿第一方向的一侧。

18、在一些实施方式中，半导体结构还包括第一隔离结构，第一隔离结构沿第一方向贯穿第一介质层和第二堆叠结构、并包括第一半导体隔离层、第一隔离层和第二隔离层；第一隔离层位于第一半导体隔离层沿第二方向相交方向的侧部以及第一半导体隔离层沿第一方向的一侧；第二隔离层位于第一隔离层和第一半导体隔离层之间；其中，第二隔离层和第一隔离层的材料不同。

19、在一些实施方式中，第二介质层的材料和第一介质层的材料不同。

20、本技术另一方面还提供一种半导体结构的制备方法，包括：形成第一堆叠结构；形成第一介质层，第一介质层位于第一堆叠结构沿第一方向的一侧；形成连接结构，连接结构沿第一方向在第一介质层和第一堆叠结构中延伸、并包括填充层；其中，填充层中具有空隙，空隙在第二方向上的尺寸沿第一方向不同；其中，第二方向与第一方向相交。

21、在一些实施方式中，制备方法还包括：形成第二介质层，第二介质层位于第一介质层背离第一堆叠结构的一侧；连接结构还沿第一方向在第二介质层中延伸；其中，连接结构的位于第二介质层中的部分在第二方向的尺寸小于连接结构的位于第一介质层中的部分在第二方向的尺寸；其中，空隙沿第一方向位于第二介质层朝向第一堆叠结构的一侧。

22、在一些实施方式中，形成连接结构包括：形成第一连接部和第二连接部，第一连接部位于第一介质层中，第二连接部位于第二介质层中；其中，第二连接部朝向第一连接部的一端在第二方向的尺寸小于第一连接部朝向第二连接部的一端在第二方向的尺寸。

23、在一些实施方式中，形成连接结构包括：在第一堆叠结构和第一介质层中形成第一连接孔；形成第二连接孔，第二连接孔沿第一方向贯穿第二介质层，其中，第二连接孔朝向第一连接孔的一端在第二方向的尺寸小于第一连接孔朝向第二连接孔的一端在第二方向的尺寸；以及在第一连接孔和第二连接孔中形成连接结构。

24、在一些实施方式中，在第一连接孔和第二连接孔中形成连接结构包括：在第一连接孔和第二连接孔沿与第一方向相交方向的侧壁、以及第一连接孔的朝向第二连接孔一侧的内壁形成第一导电部；以及在第一连接孔和第二连接孔中形成填充层，其中，第一导电部位于填充层沿与第一方向相交方向的侧部。

25、在一些实施方式中，制备方法还包括：形成第三介质层，第三介质层位于第二介质层背离第一介质层的一侧，第三介质层的材料和第二介质层的材料不同；其中，形成第二连接孔包括：在第三介质层和第二介质层中形成第二连接孔。

26、在一些实施方式中，第一堆叠结构包括在第一方向上交替层叠的第一绝缘层的第一绝缘部分和第二绝缘层；其中，制备方法还包括：形成第二堆叠结构，第二堆叠结构延伸至第一堆叠结构沿第二方向的侧部、并包括在第一方向交替层叠的第一绝缘层的第二绝缘部分和栅极层；其中，连接结构与栅极层的位于第一堆叠结构在第二方向的一侧的部分连接。

27、在一些实施方式中，在第一连接孔和第二连接孔中形成连接结构还包括：形成第二导电部，第二导电部位于填充层沿第一方向的一侧且与第一导电部连接；其中，第二介质层沿第一方向位于第二导电部和第一导电部之间。

28、在一些实施方式中，形成第一堆叠结构和第二堆叠结构包括：形成堆叠体，堆叠体包括交替层叠的第一绝缘层和第二绝缘层，堆叠体包括第一堆叠结构和第二堆叠区，第二堆叠区延伸至第一堆叠结构沿第二方向的侧部；以及在形成第二介质层之前，将第二堆叠区中的第二绝缘层替换为栅极层。

29、在一些实施方式中，在第一堆叠结构和第一介质层中形成第一连接孔包括：在第一堆叠结构和第一介质层中形成第一连接孔，第一连接孔暴露出第二绝缘层；其中，制备方法还包括：去除第一连接孔沿与第一方向相反方向一侧的一第二绝缘层的一部分，形成沿第二方向延伸的开槽；以及在开槽中形成第三导电部，第三导电部与第一导电部连接且和栅极层连接。

30、在一些实施方式中，制备方法还包括：将第二堆叠区中的第二绝缘层替换为栅极层之前，在第一连接孔和开槽中形成牺牲层；以及形成第二连接孔之后，且在形成第三导电部和第一导电部之前，去除牺牲层。

31、在一些实施方式中，形成第一堆叠结构和第二堆叠结构还包括：形成第四介质层，第四介质层位于栅极层和第二绝缘部分之间以及栅极层和第二绝缘层之间；其中，去除牺牲层包括：去除牺牲层，暴露出第四介质层；其中，制备方法还包括：刻蚀开槽暴露出的第四介质层直至暴露出栅极层。

32、在一些实施方式中，空隙在第一方向上具有相对的第一端部和第二端部，第一端部在第一介质层中，第二端部在第一堆叠结构中；其中，第一端部在第二方向上的尺寸大于第二端部在第二方向上的尺寸。

33、在一些实施方式中，沿第一方向自第一介质层至第一堆叠结构，空隙在第二方向上的尺寸递减。

34、在一些实施方式中，填充层在空隙和第一介质层之间具有第一填充部分，填充层在空隙和第一堆叠结构之间具有第二填充部分；第一填充部分和第二填充部分之间在第二方向上的尺寸的差值的绝对值小于或等于50nm。

35、本技术又一方面提供了存储系统，包括控制器以及如上文任意实施方式提及的半导体结构，控制器耦接至半导体结构并用于控制半导体结构存储数据。