具有选择性底部端子接触的半导体结构的制作方法

1.本发明涉及集成领域，并且更特别地，涉及电子产品、相关半导体产品以及它们的制造方法。


背景技术：

2.硅无源集成技术如今可用于工业设计。例如，由村田集成无源解决方案开发的pics技术使得能够将高密度电容部件集成到硅衬底中。根据该技术，数十甚至数百个无源部件可以高效地集成到硅芯片中。
3.p.banerjee等人(“banerjee”)在他们的题为“nanotubular metal-insulator-metal capacitor arrays for energy storage”的著作中(发表于《自然技术》，2009年5月)描述了在多孔区域中形成的金属-绝缘体-金属(mim)结构，例如阳极氧化铝(aao)。然而，由于可以由原子层沉积(ald)沉积的aao厚度，banerjee的aao嵌入式结构受到有限的电容密度的影响。
4.f.voiron等人(“voiron”)在国际申请公布wo 2015/063420 a1中描述了改进banerjee的电容的结构。voiron的结构产生了可以用于多种应用的高度集成的电容。
5.一般来说，如上面所描述的aao嵌入式结构通过将结构(例如，金属-绝缘体-金属(mim)堆叠)嵌入到形成在衬底例如硅晶圆上方的多孔区域内部而形成。
6.图1是可以在制造具有aao多孔区域的产品中使用的示例堆叠100的截面图。例如，示例堆叠100可以用于制造如由voiron描述的集成电容器结构。示例结构100仅为说明目的而提供，并且，正如本领域技术人员将理解的，还可以使用其他堆叠。
7.如图1所示，堆叠100包括衬底102、第一金属层104、导电层106、第二金属层108和掩模层110。衬底102可以由但不限于由硅、玻璃或聚合物制成。衬底102可以是原始的(即未处理的)衬底或者可以是与已经在其上形成的其他电子部件一起处理的衬底。
8.第一金属层104可以包括一个或更多个金属层。一个或更多个金属层可以由但不限于由铝(al)、铜(cu)、银和/或铝铜(alcu)制成。一个或更多个金属层可以与阻挡金属例如钛(ti)、氮化钛(tin)、钽(ta)和氮化钽(tan)结合或不结合。在一个实现方式中，第一金属层104包括夹在两层tin或titin层之间的alcu层。在实施方式中，第一金属层104用作在aao多孔结构内形成的集成电容器结构的底部端子。
9.导电层106可以由任何导电材料制成。在实施方式中，导电层106由钨制成。在实施方式中，如下面进一步描述的，导电层106由使得导电层106能够用作保护第一金属层106免受阳极氧化影响的阻挡层的材料制成。
10.第二层金属108可以由铝制成，但还可以使用其他金属，例如钛或钨。在实施方式中，用于第二金属层108的金属被选择为在受到阳极氧化时提供组织良好的多孔结构的金属。
11.为了获得例如mim堆叠被嵌入其中的aao多孔结构，第二金属层108受到阳极氧化处理。
12.通常，aao多孔结构仅在第二金属层108的一部分中形成。在实施方式中，如图1所示，这通过如下来实现：在第二金属层108的顶部上形成掩模层110，使得掩模层110在第二金属层108的限定区域(即期望形成aao多孔结构的区域)上方打开。
13.掩模层110可以是硬掩模。掩模层110可以由氧化硅或金属例如钛或钽制成。
14.接下来，对第二金属层108的由掩模层110限定的部分进行阳极氧化，以在第二金属层108内形成aao多孔结构。为了说明目的，图2a中示出了由于该处理产生的示例aao多孔结构112。
15.在实施方式中，阳极氧化处理包括多个步骤，包括第一阳极氧化步骤、蚀刻步骤和第二阳极氧化步骤。第一阳极氧化步骤在第二金属层108的顶部上形成具有浅孔的阳极氧化层。然后对所形成的阳极氧化层进行蚀刻，导致第二金属层108的顶表面形成限定最终孔位置的纹理。第二阳极氧化步骤完成第二金属层108的阳极氧化，以形成如图2a所示的孔。
16.如图2a所示，aao多孔结构112包括从多孔结构112的顶表面朝向导电层106延伸的孔。多个这些孔(非侧向孔)朝向导电层106垂直地或基本上垂直地延伸。然而，其他孔——即较靠近掩模层110边缘的侧向孔——倾向于偏离垂直方向而弯曲并进入第二金属层108的嵌入部分的侧部。通常，这些侧向孔可能具有不均匀的深度和/或直径。因此，根据本文中所描述的实施方式，它们不用于接纳mim堆叠。除了其他原因以外，这是因为它们的电容贡献无法精确地量化。在下文中，描述将不涉及侧向孔，并且对多孔结构112的孔的任何提及将被理解为仅指代多孔结构112的垂直延伸的孔。
17.如上面所提及的，在实施方式中，导电层106由使得导电层106能够用作保护第一金属层106免受阳极氧化处理影响的阻挡层的材料制成。具体地，当孔朝向导电层106向下传播时，导电层106在孔口与导电层106相遇的位置氧化。导电层106的所形成的氧化物产生了氧化物封堵物114，该氧化物封堵物114如图2a所示封堵孔并防止孔进一步进入导电层106并朝向第一金属层106发展。
18.在上面所描述的voiron结构中，氧化物封堵物114在阳极氧化步骤之后被充分蚀刻掉，以将孔充分通至导电层106上。然后将由金属层118、绝缘体层120和金属层122组成的mim堆叠沉积到如图2b所示的孔中。mim堆叠的连续层遵循多孔结构112的轮廓，导致mim堆叠嵌入在多孔结构112的孔内部。充分打开的孔使得mim堆叠的金属层118与导电层106之间跨越多孔结构112的所有孔能够进行电接触。
19.该配置使得voiron的结构能够具有非常低的等效串联电阻(esr)，这使得该结构高度适合理想地需要纯电容部件的应用。例如，voiron的结构可能非常适合于在用于使处理器分离的电容部件中使用。在该上下文中，电容器被用作局部能量罐(并且因此放置地非常靠近处理器)，以补偿在大电流摆动的情况下由电源线路阻抗引起的电压降。在电流摆动的情况下，电容器起作用以提供处理器在电流摆动期间所需的电荷(即电流)。由于由电容器提供的电流通过电容器的内部电容器电阻，因此该结构的esr应当尽可能低，以使跨电容器两端的电压降最小化。
20.然而，存在其中电容部件需要显示精确的(非零)esr值的多种其他应用。例如，对于使用被称为rc缓冲器的应用来说，情况就是如此。rc缓冲器是电容器和串联电阻器。rc缓冲器通常跨越开关连接。rc缓冲器保护开关，特别是在具有高电感负载的系统中保护开关。具体地，在这样的系统中，当电流的突然中断发生时，可以跨越开关形成大的电压尖峰。这
样的尖峰可能是电磁干扰(emi)的来源，或者甚至是超出可接受电压水平的过冲，导致开关甚至整个系统发生故障。rc缓冲器为高频尖峰提供了替选路径，消耗了开关周围的电流并提供了电感路径的渐进放电。
21.此外，对于某些应用，可能期望电容部件的esr值独立于电容部件的电容值。例如，对于诸如分布式滤波器、延迟线等的应用，可能需要具有给定电容和根据独立于电容的电阻值的范围(例如，从0.1ω到1.0ω(0.1ω的增量)和从1ω到10ω(1ω的增量))定制的esr的电容部件。如上所述，现有的aao嵌入式结构及其制造工艺无法满足该要求，这是因为电容元件的最终esr值与起作用的孔(即接纳mim堆叠的孔)的数目直接成比例，或者换句话说，与电容元件的表面面积直接成比例。
22.在ep申请第19 305 026.7号中，bouvier等人(bouvier)提出了具有嵌入在三维(3d)结构中的电容部件的电阻器-电容器(rc)架构。bouvier的rc架构由图3中示出的结构300来说明。如所示，bouvier的结构包括其中形成有提供一组沟槽或柱的纹理的衬底302。衬底302是提供了结构300的电容部件的底部电极的低欧姆衬底。
23.形成连续的电介质层304，以覆盖衬底302的纹理。电介质层304构成电容部件的电介质。电容部件的顶部电极由在电介质层304的顶部并沿衬底纹理的轮廓设置的导电材料306形成。导电材料306形成平坦层308。导电材料306由多晶硅制成。
24.接触板312被设置成与导电材料306的层308平行，接触板312与导电材料306的层308由绝缘层314分隔开。接触板312可以提供rc电路的顶部端子。接触板312可以由铝制成。
25.打开绝缘层314以提供穿过绝缘层314的一组桥接触点310。桥接触点310使得导电材料306的层308能够与接触板312电接触。桥接触点310可以是接触板312的一部分。
26.在bouvier的架构中，rc电路的电阻可以通过改变桥接触点310的数目和/或宽度来改变。具体地，电阻的变化可以通过将多晶硅——相当电阻材料(多晶硅的片状电阻为10欧姆/平方)——用于导电材料306来实现。这使得桥接触点310的数目和/或宽度的变化对rc电路的电阻具有可衡量的影响。
27.然而，bouvier的解决方案对于aao嵌入式rc电路具有局限性。这是因为多晶硅沉积所需的热预算(》500℃)大大超过aao可接受的极限(《400℃)。这意味着在不使多晶硅变得延展或熔化的情况下，多晶硅可能无法沉积在aao结构内部。
28.例如，可以不在aao结构内部沉积多晶硅，而是在aao嵌入式电容部件的顶部电极(例如，图2b中的金属层122)的顶部上形成多晶硅层，然后使顶部电极穿过绝缘层(如绝缘层314)与rc电路的顶部端子接触。然而，因为将需要添加两个附加的层(多晶硅层和绝缘层)，因此这样的解决方案将显著增加该结构的外形，特别是多晶硅可能无法在没有复杂的处理步骤的情况下形成在薄层中。


技术实现要素：

29.本发明提出了一种制造rc器件的方法，该方法包括：
30.在衬底上方形成第一金属层；
31.在第一金属层上方形成导电层；
32.在导电层上方形成第二金属层；
33.在第二金属层的顶部上形成第一掩模层，该第一掩模层具有至第二金属层上的开
口；
34.对第二金属层进行阳极氧化以在第二金属层内形成多孔结构，该多孔结构位于第一掩膜层的至第二金属层上的开口的下面，并且包括从多孔结构的顶表面朝向导电层基本上垂直地延伸的多个孔；
35.对多个孔中的一组选定的孔的底端进行蚀刻；以及
36.在多孔结构的多个孔中形成金属-绝缘体-金属(mim)堆叠。
37.由于mim堆叠在多孔结构的多个孔的整体中形成，因此所有的多个孔都对所得rc器件的电容有贡献。相比之下，由于(底部蚀刻的)一组选定的孔仅提供了可忽略的电阻率，因此，所得rc器件的电阻有效地由底端未打开的孔提供。
38.因此，根据该制造方法，所得rc器件的电阻与(底部蚀刻的)一组选定的孔的表面面积直接相关。因此，该方法可以仅通过选择在处理期间被蚀刻的一组选定的孔的数目/表面面积来实现rc器件的目标电阻。
39.此外，由于mim堆叠在多孔结构的所有的多个孔中形成，但多个孔中的仅一组选定的孔打开，因此所实现的电阻值可以分离(独立)于rc器件的所得电容。因此，仅通过在制造处理期间改变打开的孔的数目，就可以很容易地制造出具有改变的电阻值范围的rc器件。有利地，这些具有改变的电阻的rc器件还将具有基本上类似的物理性质(例如，相同的占地面积、相同的厚度和相同的接触布局)。这促进了在制造、封装和集成或安装所得rc器件时的标准化。
40.在实施方式中，一组选定的孔对应于多孔结构的多个孔的子集。
41.在实施方式中，对一组选定的孔进行蚀刻将一组选定的孔通至导电层上。
42.在实施方式中，mim堆叠的底部金属层通过一组选定的孔接触导电层。
43.在实施方式中，对一组选定的孔进行蚀刻包括将多孔结构暴露于湿法蚀刻溶液。这是有利的，因为湿法处理涉及低成本和低热预算。
44.在实施方式中，在蚀刻之前，一组选定的孔的底端被导电层的(由于顶表面的阳极氧化产生的)氧化物封堵，并且将多孔结构暴露于湿法蚀刻溶液使所述氧化物溶解。
45.在实施方式中，该方法还包括：在多孔结构上方形成第二掩模层，该第二掩模层具有至多孔结构的第二区域上的开口。
46.在实施方式中，一组选定的孔被包括在多孔结构的第二区域内。根据该实施方式，该方法还可以包括：选择rc器件的目标电阻；以及根据目标电阻确定多孔结构的第二区域的表面面积。因此，rc器件的目标电阻可以通过仅选择多孔结构的第二区域的表面面积(或替选地选择第二掩模层的开口的尺寸)来实现。
47.在另一实施方式中，该方法还包括：在导电层的顶部上形成绝缘层，该绝缘层具有至导电层的第三区域上的开口。
48.在实施方式中，一组选定的孔通过绝缘层的开口通至导电层的第三区域上。根据该实施方式，该方法还可以包括：选择rc器件的目标电阻；以及根据目标电阻确定导电层的第三区域的表面面积。因此，rc器件的目标电阻可以通过仅选择导电层的第三区域的表面面积(或替选地选择绝缘层的开口的尺寸)来实现。
49.在实施方式中，绝缘层在平坦层上方(在多孔结构之前)形成并图案化。因此，当形成绝缘层时，可以实现高的光刻准确度。因此，绝缘层的使用增加了对一组选定的孔的表面
面积的控制分辨力，并且由此增加了对所实现的电阻的控制分辨力。
50.相反地，本发明提出了根据上面所描述的方法制造的半导体器件。
51.在实施方式中，根据本发明的半导体器件包括：
52.设置在衬底上方的第一金属层；
53.设置在第一金属层上方的导电层；以及
54.设置在导电层上方的第二金属层，该第二金属层嵌有多孔结构，该多孔结构包括从多孔结构的顶表面朝向导电层基本上垂直地延伸的多个孔，其中，仅多个孔的子集通至导电层上。
55.在另一实施方式中，根据本发明的半导体器件包括：
56.设置在衬底上方的第一金属层；
57.设置在第一金属层上方的导电层；
58.设置在导电层上方的绝缘层，该绝缘层具有至导电层上的开口；以及
59.设置在绝缘层上方的第二金属层，该第二金属层嵌有多孔结构，该多孔结构包括从多孔结构的顶表面朝向导电层基本上垂直地延伸的多个孔，其中，仅多个孔的子集经由绝缘层的开口通至导电层上。
60.在实施方式中，半导体器件还包括在多孔结构的多个孔中形成的金属-绝缘体-金属(mim)堆叠。在实施方式中，mim堆叠的底部金属层通过打开的孔的子集接触导电层。
61.因此，根据本发明的半导体器件具有可与现有的仅aao嵌入式电容器件基本上相比较的外形(厚度)。
62.在实施方式中，绝缘层改善了mim堆叠的底部金属层与用作器件的底部端子的第一金属层之间的电隔离。这减少了不受控的泄漏，从而可以降低器件的电阻值。
附图说明
63.参照附图，本发明的另外的特征和优点将根据以下对本发明的仅通过说明而非限制的方式给出的某些实施方式的描述变得明显，在附图中：
64.图1是在制造具有aao多孔区域的产品中使用的示例堆叠100的截面图；
65.图2a至图2b示出了用于制造嵌入在aao多孔区域中的电容部件的示例处理的步骤；
66.图3示出了具有嵌入在三维(3d)结构中的电容部件的常规电阻器-电容器(rc)架构；
67.图4a至图4h示出了用于制造具有嵌入在aao多孔区域中的电容部件的rc器件的示例处理的步骤；
68.图5a至图5b示出了用于制造具有嵌入在aao多孔区域中的电容部件的rc器件的另一示例处理的步骤；以及
69.图6示出了说明用于调节rc器件的电阻的所公开的方法的性能的示例实验结果。
具体实施方式
70.本发明的实施方式提供了半导体器件以及用于其制造的方法。半导体器件可以包括具有嵌入在aao多孔区域中的电容部件的rc器件。rc器件可以被配置成在制造期间具有
所期望的电阻值。所实现的电阻值可以分离(独立)于rc器件的所得电容。
71.如下面进一步描述的，所得半导体器件具有可与现有的仅aao嵌入式电容器件基本上相比较的外形(厚度)。此外，制造方法仅对现有处理添加了非常少的习惯性处理步骤。
72.图4a至图4h示出了根据实施方式的用于制造具有嵌入在aao多孔区域中的电容部件的rc器件的示例处理的步骤。
73.如图4a所示，该处理从与上面参照图1所描述的堆叠100类似的层堆叠开始。特别地，该堆叠包括衬底102、第一金属层104、导电层106、第二金属层108和掩模层110。
74.如上面参照图2a所描述的那样，第二金属层108已经被阳极氧化，以在其中形成具有多个孔412的多孔结构112。多个孔412被氧化物封堵物114(导电层106的氧化物)封堵，氧化物封堵物114阻止孔通至导电层106上。
75.接下来，在多孔结构112上方形成掩模层402。掩模层402可以由例如氧化硅制成，尽管还可以使用其他材料。掩模层402被配置成在多孔结构112的区域414上(或上方)具有开口。因此，掩模层402保持使落在区域414内的一组选定的孔412a的顶部末端打开，并且阻挡住落在区域414外部的剩余孔组412b的顶部末端。如下面进一步讨论的，在实施方式中，区域414——并且更特别地是其尺寸(即表面面积)——基于rc器件的期望电阻值来选择。
76.随后，如图4b所示，多孔结构112暴露于湿法蚀刻溶液。湿法蚀刻溶液可以被选择成使导电层106的氧化物溶解。例如，在导电层106由钨制成的情况下，湿法蚀刻溶液可以是钾的缓冲溶液。
77.多孔结构112于湿法蚀刻溶液的暴露使一组选定的孔412a(其落在区域414内)的底端被蚀刻，如图4b所示。相比之下，在掩模层402的保护下，孔组412b的底端仍保持被氧化物封堵物114填充。对一组选定的孔412a的底端进行的蚀刻将一组选定的孔412a通至导电层106上。
78.接下来，如图4c所示，去除掩模层402。所得结构400c因此包括多孔结构112，该多孔结构112具有从该多孔结构112的顶表面朝向导电层106基本上垂直地延伸的多个孔412，并且在多个孔412中，仅一组选定的孔412a(即孔的子集)通至导电层106上。
79.随后，电容部件可以嵌入在所产生的多孔结构112内。
80.在实施方式中，如图4d所示，可以在多孔结构112上方形成掩模层116，以覆盖结构112的侧向孔。如上面所提及的，侧向孔由靠近掩模层110的边缘的孔组成，并且这些孔不用于接纳电容(例如mim)部件。
81.接下来，如图4e所示，在多孔结构112的多个孔412中形成由金属层118、绝缘体层120和金属层122组成的mim堆叠。然而，虽然mim堆叠形成在多个孔412中，但是mim堆叠的底部金属层118仅通过多个孔412中的一组选定的孔412a接触导电层106。
82.因此，所得结构400e提供了rc器件。多个孔412以其整体对rc器件的电容有贡献。相比之下，仅(多个孔412中的)孔412b对rc器件的电阻有意义地有贡献。
83.换句话说，rc器件的电阻是多孔结构114的区域414的尺寸(表面面积)(或者替选地是掩模层402的至多孔结构112上的开口的尺寸)的函数。更具体地，区域414越大(即金属层118与导电层106之间的接触面积越大)，rc器件的电阻越低。相反地，区域414越小(即金属层118与导电层106之间的接触面积越小)，rc器件的电阻越高。
84.因此，根据实施方式，制造方法可以包括以下步骤：选择rc器件的目标电阻；以及
根据目标电阻确定多孔结构112的区域414的表面面积。
85.因此，仅通过在制造处理期间改变区域414的尺寸，就可以很容易地制造出具有改变的电阻值范围的rc器件。有利地，这些具有改变的电阻的rc器件还将具有基本上类似的物理性质(例如，相同的占地面积、相同的厚度和相同的接触布局)。这促进了在制造、封装和集成或安装所得rc器件时的标准化。
86.现在参照图4f，制造处理随后还可以包括对导电层(例如铝)进行沉积并图案化，以形成集成rc器件的顶部端子404。顶部端子404接触mim堆叠的顶部金属层122。在实施方式中，如图4f所示，在形成顶部端子404时，顶部金属层122在顶部端子404不延伸的区域中被去除。换句话说，顶部金属层122仅保留在顶部端子404的下方。这减少了顶部端子404与底部端子(即金属层104)之间发生短暂泄漏的可能性。
87.接下来，如图4g所示，可以对绝缘材料进行沉积并图案化以形成绝缘体层406。
88.最后，如图4h所示，绝缘体层406在顶部端子404上方打开，并且可以对导电材料(例如铝)进行沉积并图案化。导电材料为顶部端子404提供触点408，并且为底部端子(即金属层104)提供触点410。
89.图5a至图5b示出了根据实施方式的用于制造具有嵌入在aao多孔区域中的电容部件的rc器件的另一示例处理的步骤。
90.如图5a所示，该处理从层堆叠500a开始。层堆叠500a类似于上面所描述的堆叠100，即因为层堆叠500a也包括衬底102、第一金属层104、导电层106、第二金属层108和掩模层110。另外，然而，层堆叠500a还包括绝缘层502，该绝缘层502在导电层106与第二金属层108之间沉积并图案化。如所示，绝缘层502被配置成在导电层506的区域504上(上方)具有开口。绝缘层502可以由氧化硅制成，尽管还可以使用其他材料，如氧化铝或氧氮化硅。
91.接下来，如图5b所示，对第二金属层108进行如上面参照图2a所描述的阳极氧化。所得多孔结构112具有多个孔506。特别地，在多个孔506中，多孔结构112包括：第一组孔506a，该第一组孔506a的末端位于导电层106处(或者更准确地说，第一组孔506a被导电材料的氧化物封堵物114封堵)；以及第二组孔506b，该第二组孔506b的末端位于绝缘层502处。
92.随后，如图5c所示，多孔结构112暴露于如上面参照图2b所描述的湿法蚀刻溶液。多孔结构112于湿法蚀刻溶液的暴露使氧化物封堵物114溶解，并且将第一组孔506a的底端通至导电层504(区域504)上。相比之下，终止于绝缘层502的第二组孔506b不受湿法蚀刻的影响。
93.所得结构500c因此包括多孔结构112，该多孔结构112具有从该多孔结构112的顶表面朝向导电层106基本上垂直地延伸的多个孔506，并且在多个孔506中仅孔子集506a通至导电层106上。
94.随后，如图5d所示，电容部件可以嵌入在如上面参照图4d和图4e所描述的所产生的多孔结构112内。特别地，mim堆叠沉积至多孔结构112的多个孔506中。然而，虽然mim堆叠形成在多个孔506中，但是mim堆叠的底部金属层118仅通过多个孔506中的第一组孔506a接触导电层106。
95.因此，所得结构500d提供了rc器件。多个孔506以其整体对rc器件的电容有贡献。相比之下，仅(多个孔506中的)第二组孔506b对rc器件的电阻有贡献。
96.换句话说，rc器件的电阻是导电层106的区域504的尺寸(表面面积)(或者替选地是绝缘层502的至导电层106上的开口的尺寸)的函数。更具体地，区域504越大(即金属层118与导电层106之间的接触面积越大)，rc器件的电阻越低。相反地，区域504越小(即金属层118与导电层106之间的接触面积越小)，rc器件的电阻越高。
97.因此，根据实施方式，制造方法可以包括以下步骤：选择rc器件的目标电阻；以及根据目标电阻确定导电层106的区域504的表面面积。
98.返回参照图5d，在沉积mim堆叠之后，可以然后执行如上面参照图4f、图4g和图4h所描述的后续处理步骤以形成到rc器件的顶部端子和底部端子的触点。
99.如本领域技术人员将理解的，基于本文中的教导，图5a至图5d中描述的选择性接触方法在实施方式中可以与图4a至图4h中描述的选择性接触方法结合。特别地，所述处理将涉及图5a和图5b中示出的处理步骤，以获得如同结构500b的结构。然后，如图4a所示，在结构500b的顶部选择性地施加掩模层110，并且所述处理将如上面参照图4b至图4h所描述的那样继续。
100.在这样的实施方式中，多个孔412/506将对rc器件的电容有贡献。然而，仅落在多孔结构112的区域414外部并且还结束于导电层106的区域504外部的那些孔才会对rc器件的电阻有贡献。
101.一般来说，将这两种方法结合提供了用于控制金属层118与导电层106之间的接触面积的尺寸和/或形状的更大的分辨力。在一个方面，该结合提供了用于控制接触面积(掩模层402与绝缘层502)的尺寸(和形状)的两种手段。在另一方面，由于绝缘层502在平坦层上形成并图案化这一事实，绝缘层502的使用可以提高分辨力。因此，光刻处理相对于绝缘层502的准确度高于相对于掩模层402(其形成在3d结构的顶部)的准确度。
102.根据实施方式的在rc器件中实现绝缘层502也可以有利于进一步改善mim堆叠的底部金属层118与底部端子(即金属层104)之间的电隔离。这减少了不受控的泄漏，从而可以降低rc器件的电阻值。在大电阻值(例如，》1k欧姆)的情况下，特别如此。此外，由于绝缘层502可以制得非常薄(例如，在5纳米至100纳米之间)，因此结构的外形和后续处理步骤不会受到该层的添加的太大影响。
103.根据其他实施方式，为了达到特定的电阻值，除了选择性接触以外，还可以定制rc器件内的其他参数。例如，可以增加/减少aao多孔结构的厚度来进一步增加/减少电阻。替选地或另外地，mim的底部金属层118和顶部金属层122可以制得更薄/更厚，从而增加/减少单独孔的电阻，并且由此增加/减少总电阻。通常，通过使用这些手段，仅在对器件的厚度进行小的增加的情况下，就可以实现显著的电阻变化。
104.图6示出了说明上面所描述的用于调节rc器件的电阻的选择性接触方法的性能的示例实验结果。特别地，图6是rc器件的电阻(esr)作为打开区域的表面(即底部mim层118与导电层106之间的接触面积)的函数的图形。曲线602对应于具有10nm厚的tin底部电极(mim堆叠的底部金属层)的结构，而曲线604对应于相同的但具有15nm厚的tin底部电极的结构。如所示，在两种情况下，随着打开区域增加，rc器件的电阻减少。这表明，本发明的实施方式可以用于通过改变打开区域表面来选择性地调节rc器件的电阻。
105.必须注意的是，在图6中获得的电阻值可以不完全受打开区域表面的支配。例如，对于非常大的打开区域表面(例如，大于0.05mm2)，所得esr变得非常低(例如，低于100毫欧
姆)，并且不仅受打开区域控制，而且受顶部端子和底部端子的串联贡献控制。例如，在图6的示例结果中，该结构的顶部端子和底部端子各自使用1单位平方3微米厚的铝层(片状电阻为10毫欧姆/平方)制成。因此，测量电阻中约20毫欧姆是由于金属端子所致。然而，对于作为rc缓冲器应用感兴趣的值的更大esr值(例如，大于100毫欧姆)，这种由于端子产生的贡献变得可忽略。
106.附加变型
107.尽管上面已经参照某些具体实施方式描述了本发明，但是应当理解，本发明不受具体实施方式的特殊性的限制。在所附权利要求的范围内，可以对上面所描述的实施方式进行众多的变型、修改和发展。