具有选择性底部端子接触的半导体结构的制作方法

技术特征：
1.一种制造rc器件的方法，包括：在衬底(102)上方形成第一金属层(104)；在所述第一金属层(104)上方形成导电层(106)；在所述导电层(106)上方形成第二金属层(108)；在所述第二金属层(108)的顶部上形成第一掩模层(110)，所述第一掩模层(110)具有至所述第二金属层(108)上的开口；对所述第二金属层(108)进行阳极氧化以在所述第二金属层(108)内形成多孔结构(112)，所述多孔结构(112)位于所述第一掩膜层(110)的至所述第二金属层(108)上的所述开口的下面，并且包括从所述多孔结构(112)的顶表面朝向所述导电层(106)基本上垂直地延伸的多个孔(412，506)；在所述多孔结构(112)上方形成第二掩模层(402)，所述第二掩模层具有至所述多孔结构(112)的第二区域(414)上的开口；对所述多个孔(412，506)中的一组选定的孔(412a，506a)的底端进行蚀刻；以及在所述多孔结构(112)的所述多个孔(412，506)中形成金属-绝缘体-金属(mim)堆叠(118，120，122)。2.根据权利要求1所述的方法，其中，所述一组选定的孔(412a，506a)对应于所述多孔结构(112)的所述多个孔(412，506)的子集。3.根据权利要求1至2中任一项所述的方法，其中，所述蚀刻将所述一组选定的孔(412a，506a)通至所述导电层(106)上。4.根据权利要求1至3中任一项所述的方法，其中，所述mim堆叠的底部金属层(118)通过所述一组选定的孔(412a，506a)接触所述导电层(106)。5.根据权利要求1至4中任一项所述的方法，其中，所述蚀刻包括：将所述多孔结构(112)暴露于湿法蚀刻溶液。6.根据权利要求5所述的方法，其中，在所述蚀刻之前，由所述导电层的氧化物(114)封堵所述一组选定的孔(412a，506a)的所述底端，并且其中，将所述多孔结构(112)暴露于所述湿法蚀刻溶液使所述氧化物(114)溶解。7.根据权利要求1所述的方法，其中，所述一组选定的孔(412a)被包括在所述多孔结构的所述第二区域(414)内。8.根据权利要求1至7中任一项所述的方法，包括：在所述导电层(106)的顶部上形成绝缘层(502)，所述绝缘层(502)具有至所述导电层(106)的第三区域(504)上的开口。9.根据权利要求8所述的方法，其中，所述一组选定的孔(506a)通过所述绝缘层(502)的所述开口通至所述导电层(106)的所述第三区域(504)上。10.根据权利要求7中任一项所述的方法，包括：选择所述rc器件的目标电阻；以及根据所述目标电阻确定所述多孔结构(112)的所述第二区域(414)的表面面积。11.根据权利要求8至9中任一项所述的方法，包括：选择所述rc器件的目标电阻；以及根据所述目标电阻确定所述导电层(106)的所述第三区域(504)的表面面积。
12.一种半导体器件(400c)，包括：设置在衬底(102)上的第一金属层(104)；设置在所述第一金属层(104)上方的导电层(106)；以及设置在所述导电层(106)上方的第二金属层(108)，所述第二金属层(108)嵌有多孔结构(112)，所述多孔结构(112)包括从所述多孔结构的顶表面朝向所述导电层基本上垂直地延伸的多个孔(412)，其中，所述多个孔中的第一子集(412a)通至所述导电层(106)上，并且所述多个孔中的第二子集(412b)在它们的底端处被所述导电层(106)的氧化物封堵物封堵。13.根据权利要求12所述的半导体器件，还包括：设置在所述导电层(106)与所述第二金属层(108)之间的绝缘层(502)，所述绝缘层具有至所述导电层(106)上的开口。14.根据权利要求12至13中任一项所述的半导体器件，包括：在所述多孔结构(112)的所述多个孔(412，506)中形成的金属-绝缘体-金属(mim)堆叠(118，120，122)，其中，所述mim堆叠的底部金属层(118)通过打开的孔的子集(412a，506a)接触所述导电层(106)。

技术总结
描述了具有选择性底部端子接触的半导体结构。半导体器件包括：设置在衬底(102)上方的第一金属层(104)；设置在第一金属层(104)上方的导电层(106)；以及设置在导电层(106)上方的第二金属层(108)，该第二金属层(108)嵌有多孔结构(112)，该多孔结构(112)包括从多孔结构的顶表面朝向导电层基本上垂直地延伸的多个孔(412)，其中，仅所述多个孔的子集(412a)通至导电层(106)上。电层(106)上。电层(106)上。


技术研发人员：朱利安
受保护的技术使用者：株式会社村田制作所
技术研发日：2021.06.22
技术公布日：2023/2/13