半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.随着半导体工艺技术的不断发展，鳍式场效应晶体管(fin fet)以其优越的性能，即能够改善电路控制并减少漏电流，缩短晶体管的栅长，广泛应用在半导体制造领域中。
3.鳍部结构作为鳍式场效应晶体管中的重要结构，对鳍式场效应晶体管的性能产生重大影响。
4.然而，随着技术节点的进一步降低，鳍部结构的形成过程也存在诸多问题。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构的形成方法，以改善鳍部结构。
6.为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干相互分立的鳍部结构；在鳍部结构表面沉积形成保护层；在保护层上形成牺牲层；对所述牺牲层进行改性处理形成第一隔离层。
7.可选的，所述保护层的材料包括氧化硅。
8.可选的，形成所述保护层的工艺包括原子层沉积工艺；所述原子层沉积工艺的反应气体包括双二乙基氨基硅烷和氧气的混合气体。
9.可选的，所述牺牲层的材料包括多晶硅、单晶硅或无定形硅；所述第一隔离层的材料包括氧化硅。
10.可选的，对所述牺牲层进行改性处理的工艺包括原位水汽生成工艺。
11.可选的，对所述牺牲层进行改性处理形成第一隔离层之后，还包括：在第一隔离层上和衬底上形成第二隔离层。
12.可选的，对所述牺牲层进行改性处理形成第一隔离层的方法包括：在牺牲层上和衬底上形成初始第二隔离层；形成初始第二隔离层之后，对所述初始第二隔离层进行第一退火处理形成第二隔离层，并将所述牺牲层改性成第一隔离层。
13.可选的，所述第一退火处理的工艺包括湿法退火工艺；所述湿法退火工艺的参数包括：气体包括氧气和氢气的混合气体，温度范围为200摄氏度至700摄氏度。
14.可选的，形成所述初始第二隔离层的工艺包括化学气相沉积工艺；所述化学气相沉积工艺的参数包括：气体包括o2、nh3、和n(sih3)3气体，o2的流量为20sccm至10000sccm，nh3气体的流量为20sccm至10000sccm，n(sih3)3气体的流量为20sccm至10000sccm，腔室压强为0.01torr至10torr，温度为30摄氏度至200摄氏度。
15.可选的，形成所述保护层之后，在保护层上形成牺牲层之前，还包括：对所述保护层进行第二退火处理。
16.可选的，所述第二退火处理的工艺包括干法退火处理；所述干法退火处理的参数包括：气体包括氮气，温度范围为800摄氏度至1100摄氏度。
17.可选的，所述第一隔离层的材料包括氧化硅。
18.可选的，形成所述牺牲层的工艺包括原子层沉积工艺。
19.可选的，还包括：位于所述鳍部结构顶部的硬掩膜层。
20.可选的，所述保护层的厚度范围为：30埃至100埃。
21.可选的，所述牺牲层的厚度范围为：0埃至30埃。
22.可选的，所述第一隔离层的厚度范围为：0埃至48埃。
23.与现有技术相比，本发明的技术方案具有以下有益效果：
24.本发明的技术方案，通过先在鳍部结构表面沉积形成保护层，再在保护层上形成牺牲层，然后再对所述牺牲层进行改性处理形成第一隔离层。在鳍部结构表面沉积形成保护层，从而形成保护层的沉积工艺对鳍部结构的消耗较少，从而所述保护层能够在保护鳍部结构的同时对鳍部结构的尺寸影响较小；对所述牺牲层进行改性处理形成第一隔离层，所述第一隔离层能够进一步保护所述鳍部结构，避免后续形成第二隔离层的工艺对鳍部结构造成损伤。
25.进一步，所述保护层的材料包括氧化硅。形成保护层的工艺包括原子层沉积工艺，从而所述原子层沉积工艺形成的保护层对所述鳍部结构的尺寸损失较小，从而能够提升鳍部结构的尺寸精准度。
26.进一步，对所述牺牲层进行改性处理形成第一隔离层的工艺包括湿法退火工艺，所述湿法退火工艺的参数包括：气体包括氧气和氢气的混合气体，温度范围为200摄氏度至700摄氏度。从而所述牺牲层还能够阻隔并吸收所述湿法退火工艺中的水汽，从而避免所述鳍部结构受到第一退火处理的影响。
27.进一步，对所述牺牲层进行改性处理的工艺包括原位水汽生成工艺。在保护层的作用下，所述原位水汽生成工艺对所述鳍部结构损伤较小，对所述牺牲层进行改性处理形成第一隔离层之后，所述第一隔离层能够阻挡形成第二隔离层的工艺对鳍部结构造成影响。
附图说明
28.图1是一实施例中半导体结构的剖面结构示意图；
29.图2至图6是本发明一实施例中半导体结构形成过程的剖面结构示意图；
30.图7和图8是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
31.如背景技术所述，鳍部结构的形成过程也存在诸多问题。现结合具体的实施例进行分析说明。
32.图1是一实施例中半导体结构的剖面结构示意图。
33.请参考图1，包括：衬底100；位于衬底100上的鳍部结构101；位于鳍部结构101表面的保护层102；位于保护层102上的第一隔离层103；以及位于第一隔离层103上的第二隔离层104。
34.所述保护层102用于保护所述鳍部结构101免受后续形成第二隔离层104工艺的氧化，所述保护层102的材料为氧化硅，形成所述保护层102的工艺包括原位水汽生成工艺，所
述原位水汽生成工艺能够形成结构致密的保护层102。所述第一隔离层103用于保护所述鳍部结构101免受后续形成第二隔离层104工艺的氧化，所述第一隔离层103的材料包括氧化硅，形成所述第一隔离层103的工艺包括原子层沉积工艺。所述第二隔离层104的材料包括氧化硅，形成所述第二隔离层104的工艺包括化学气相沉积工艺。
35.然而，随着技术节点的提升，所述鳍部结构101的尺寸越来越小。形成所述保护层102的原位水汽生成工艺会损失所述鳍部结构101的尺寸，这就使得鳍部结构101的尺寸精度受到了影响。
36.为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过先在鳍部结构表面沉积形成保护层，再在保护层上形成牺牲层，然后再对所述牺牲层进行改性处理形成第一隔离层。在鳍部结构表面沉积形成保护层，从而形成保护层的沉积工艺对鳍部结构的消耗较少，从而所述保护层能够在保护鳍部结构的同时对鳍部结构的尺寸影响较小；对所述牺牲层进行改性处理形成第一隔离层，所述第一隔离层能够进一步保护所述鳍部结构，避免后续形成第二隔离层的工艺对鳍部结构造成损伤。
37.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
38.图2至图6是本发明一实施例中半导体结构形成过程的剖面结构示意图。
39.请参考图2，提供衬底200，所述衬底200上具有若干相互分立的鳍部结构201。
40.在本实施例中，所述衬底200的材料为硅。所述鳍部结构201的材料为硅。
41.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ‑ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)。其中，
ⅲ‑ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
42.在本实施例中，所述鳍部结构201顶部还具有硬掩膜层202。所述硬掩膜层202为形成所述鳍部结构201的掩膜，同时也起到保护鳍部结构201顶部的作用。
43.所述硬掩膜层202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述硬掩膜层202的材料包括氮化硅。
44.请参考图3，在鳍部结构201表面沉积形成保护层203。
45.在本实施例中，所述保护层203的材料包括氧化硅。所述保护层203能够对鳍部结构201表面进行保护，避免所述鳍部结构201受到后续工艺的损伤，同时，所述氧化硅材料具有较小的介电常数，不会在器件结构之间产生较大的寄生电容。
46.在本实施例中，形成所述保护层203的工艺包括原子层沉积工艺；所述原子层沉积工艺的反应气体包括双二乙基氨基硅烷和氧气的混合气体。从而所述原子层沉积工艺形成的保护层对所述鳍部结构201的尺寸损失较小，从而能够提升鳍部结构201的尺寸精准度。
47.在本实施例中，所述保护层203的厚度范围为：30埃至100埃。若所述保护层203的厚度太薄，即小于30埃，则所述保护层203对鳍部结构201的保护效果较弱；若所述保护层203的厚度太厚，即大于100埃，则所述保护层203占据了鳍部结构201之间较大的空间，使得后续在形成第二隔离层时，所述第二隔离层的材料较难填充。
48.在本实施例中，还包括：对所述保护层203进行第二退火处理。
49.所述第二退火处理能够消除形成保护层203工艺过程中产生的缺陷，使得所述保
护层203的结构更为致密，能够起到更好的保护作用。
50.所述第二退火处理的工艺包括干法退火处理；所述干法退火处理的参数包括：气体包括氮气，温度范围为800摄氏度至1100摄氏度。
51.请参考图4，在保护层203上形成牺牲层204。
52.在本实施例中，所述牺牲层204的材料包括多晶硅、单晶硅或无定形硅。形成所述牺牲层204的工艺包括原子层沉积工艺。所述牺牲层204的材料包括多晶硅、单晶硅或无定形硅，从而所述牺牲层204后续容易被改性形成第一隔离层。
53.在本实施例中，所述牺牲层204的厚度范围为：0埃至30埃。若所述牺牲层204的厚度太厚，即大于30埃，则所述牺牲层204不易被改性成第一隔离层。
54.请参考图5，对所述牺牲层204进行改性处理形成第一隔离层205。
55.在本实施例中，对所述牺牲层204进行改性处理的工艺包括原位水汽生成工艺。所述第一隔离层205的材料包括氧化硅。
56.所述牺牲层204的材料包括多晶硅、单晶硅或无定形硅，从而能够通过原位水汽生成工艺将所述牺牲层204氧化成第一隔离层205。在保护层203的作用下，所述原位水汽生成工艺对所述鳍部结构201损伤较小，对所述牺牲层204进行改性处理形成第一隔离层205之后，所述第一隔离层205能够阻挡形成第二隔离层的工艺对鳍部结构201造成影响。
57.在本实施例中，所述第一隔离层205的厚度范围为：0埃至48埃。
58.请参考图6，在第一隔离层205上和衬底200上形成第二隔离层206。
59.所述第二隔离层206的形成方法包括：在第一隔离层205上和衬底200上形成初始第二隔离层(未图示)；对所述初始第二隔离层进行第三退火处理，形成第二隔离层。
60.在本实施例中，所述第二隔离层206的材料包括氧化硅。所述氧化硅材料具有较小的介电常数，不易在器件结构间产生较大的寄生电容。
61.形成所述初始第二隔离层的工艺包括化学气相沉积工艺；所述第三退火处理的工艺包括湿法退火工艺；所述湿法退火工艺的参数包括：气体包括氧气和氢气的混合气体，温度范围为200摄氏度至700摄氏度。
62.所述牺牲层204被氧化成第一隔离层205，一方面所述第一隔离层205能够阻挡所述湿法退火工艺的水汽侵蚀鳍部结构201；另一方面，所述第一隔离层205能够吸收一部分湿法退火工艺的水汽，避免水汽进一步渗透侵蚀所述鳍部结构201。
63.至此，形成半导体结构的过程中，在鳍部结构201表面沉积形成保护层203，从而形成保护层203的沉积工艺对鳍部结构201的消耗较少，所述保护层203能够在保护鳍部结构201的同时对鳍部结构201的尺寸影响较小；对所述牺牲层204进行改性处理形成第一隔离层205，所述第一隔离层205能够进一步保护所述鳍部结构201，避免后续形成第二隔离层206的工艺对鳍部结构201造成损伤。
64.图7和图8是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
65.请参考图7，图7为在图4基础上的结构示意图，在牺牲层204上和衬底200上形成初始第二隔离层306。
66.在本实施例中，所述初始第二隔离层306的材料包括氧化硅。所述氧化硅材料具有较小的介电常数，不易在器件结构间产生较大的寄生电容。
67.形成所述初始第二隔离层306的工艺包括化学气相沉积工艺；所述化学气相沉积
工艺的参数包括：气体包括o2、nh3、和n(sih3)3气体，o2的流量为20sccm至10000sccm，nh3气体的流量为20sccm至10000sccm，n(sih3)3气体的流量为20sccm至10000sccm，腔室压强为0.01torr至10torr，温度为30摄氏度至200摄氏度。
68.请参考图8，对所述初始第二隔离层306进行第一退火处理形成第二隔离层307，并将所述牺牲层204改性成第一隔离层304。
69.在本实施例中，所述第一退火处理的工艺包括湿法退火工艺；所述湿法退火工艺的参数包括：气体包括氧气和氢气的混合气体，温度范围为200摄氏度至700摄氏度。从而所述牺牲层204能够阻隔并吸收所述湿法退火工艺中的水汽，从而避免所述鳍部结构201受到第一退火处理的影响。
70.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。