一种显示基板及其制备方法、显示装置与流程

1.本公开属于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。


背景技术：

2.有机发光二极管(organiclight-emitting diode，oled)显示产品的良率作为影响oled显示产品成本的重要因素，一直受到人们的重视。影响oled显示产品的良率的因素有很多，其中暗点是oled显示产品常见的不良影响。暗点的形成原因复杂，但造成暗点机理较为单一，通常是由于阴阳极之间的短路导致的，而造成阴阳极短路的原因有多种，其中阳极边缘翘曲是造成阴阳极短路的重要原因之一。


技术实现要素：

3.本公开旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板及其制备方法、显示装置。
4.第一方面，本公开实施例提供了一种显示基板，其包括衬底基板、设置在所述衬底基板上的平坦层、以及设置在所述平坦层背离所述衬底基板一侧的发光器件；所述发光器件包括依次设置在所述平坦层背离所述衬底基板一侧的第一电极、发光层和第二电极；
5.所述平坦层背离所述衬底基板的一侧具有环形凹槽；所述第一电极的边缘位于所述环形凹槽内。
6.在一些实施例中，所述环形凹槽的深度大于或等于所述第一电极的厚度。
7.在一些实施例中，所述环形凹槽包括第一侧壁和第二侧壁；
8.所述环形凹槽包括沿第一方向相对设置的第一槽部和第二槽部；所述第一槽部的宽度和所述第二槽部的宽度相等；所述第一槽部的宽度和所述第二槽部的宽度，与所述环形凹槽的第二侧壁在第一方向上的最大宽度的比值均位于0.045～0.055之间；
9.所述环形凹槽包括沿第二方向相对设置的第三槽部和第四槽部；所述第三槽部的宽度和所述第四槽部的宽度相等；所述第三槽部的宽度和所述第四槽部的宽度，与所述环形凹槽的第二侧壁在第二方向上的最大宽度的比值均位于0.045～0.055之间。
10.在一些实施例中，所述第一电极的边缘在所述衬底基板上的正投影，覆盖所述环形凹槽在所述衬底基板上的正投影。
11.在一些实施例中，所述环形凹槽包括第一侧壁和第二侧壁；
12.所述环形凹槽包括沿第一方向相对设置的第一槽部和第二槽部；所述第一槽部的深度和所述第二槽部的深度相同；所述第一槽部的深度和所述第二槽部的深度均大于所述第一电极的厚度，且所述第一槽部的深度和所述第二槽部的深度，与所述环形凹槽的第二侧壁在第一方向上的最大宽度的比值均位于0.062～0.073之间；
13.所述环形凹槽包括沿第二方向相对设置的第三槽部和第四槽部；所述第三槽部的深度和所述第四槽部的深度相同；所述第三槽部的深度和所述第四槽部的深度均大于所述第一电极的厚度，且所述第三槽部的深度和所述第四槽部的深度，与所述环形凹槽的第二
侧壁在第二方向上的最大宽度的比值均位于0.062～0.073之间。
14.在一些实施例中，所述第一电极的边缘在所述衬底基板上的正投影，覆盖所述环形凹槽在所述衬底基板上的部分正投影。
15.在一些实施例中，所述平坦层包括沿第三方向相对设置的第一表面和第二表面，且所述第一表面相比所述第二表面更接近所述衬底基板；
16.所述第二表面包括沿第一方向相对设置的第一子表面和第二子表面，分别与所述第一子表面和第二子表面连接的第三子表面，远离所述衬底基板一侧、且与所述第一子表面连接的第四子表面，远离所述衬底基板一侧、且与所述第二子表面连接的第五子表面；
17.所述第二子表面与所述第五子表面之间所形成的二面角为圆倒角或平倒角。
18.在一些实施例中，所述显示基板还包括像素定义层；所述像素定义层包括第一子定义层和第二子定义层；所述第一子定义层设置在所述平坦层背离所述衬底基板的一侧；所述第二子定义层设置在所述第一电极背离所述衬底基板的一侧；
19.所述像素定义层在所述衬底基板上的正投影覆盖所述环形凹槽在所述衬底基板上的正投影。
20.在一些实施例中，所述发光层和所述第二电极依次设置在所述像素定义层和所述第一电极层背离所述衬底基板的一侧。
21.第二方面，本公开实施例还提供了一种显示基板的制备方法，其中，包括：
22.形成衬底基板，并在所述衬底基板上形成平坦层；
23.在所述平坦层背离所述衬底基板的一侧形成环形凹槽；
24.在所述平坦层背离所述衬底基板的一侧依次形成发光器件的第一电极、发光层和第二电极；其中，所述第一电极的边缘位于所述环形凹槽内。
25.在一些实施例中，所述在所述平坦层背离所述衬底基板的一侧依次形成发光器件的第一电极、发光层和第二电极，包括：
26.在所述平坦层背离所述衬底基板的一侧形成所述第一电极；
27.在所述平坦层背离所述衬底基板的一侧形成第一子定义层，在所述第一电极背离所述衬底基板的的一侧形成第二子定义层，所述第一子定义层和所述第二子定义层为一体结构；将一体结构的所述第一子定义层和所述第二子定义层作为像素定义层；所述像素定义层在所述衬底基板上的正投影覆盖所述环形凹槽在所述衬底基板上的正投影；
28.在所述像素定义层和所述第一电极背离所述衬底基板的一侧，依次形成所述发光器件的发光层和第二电极。
29.第三方面，本公开实施例还提供了一种显示装置，其中，包括如上述任一项所述的显示基板。
附图说明
30.图1为相关技术中阳极边缘翘曲产生暗点的示意图；
31.图2为本公开实施例提供的一种显示基板中阳极的剖视图；
32.图3为本公开实施例提供的平坦层的俯视图；
33.图4为本公开实施例提供的一种具有较深环形凹槽深度的阳极剖视图；
34.图5为本公开实施例提供的另一种具有较深环形凹槽深度的阳极剖视图；
35.图6a～图6f为本公开实施例提供的具有较浅环形凹槽深度的显示基板的制备流程示意图；
36.图7a～图7f为本公开实施例提供的具有较深环形凹槽深度的显示基板的制备流程示意图。
37.其中附图标记为：衬底基板10；平坦层pln；像素定义层pdl；阳极anode；阴极cathode；发光层el；环形凹槽20；第一槽部201；第二槽部202；第三槽部203；第四槽部204；第一侧壁20a；第二侧壁20b；第一电极的边缘11；第一无机封装层cvd1；有机封装层ijp；第二无机封装层cvd2。
具体实施方式
38.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
39.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
40.在本公开中提及的“多个或者若干个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
41.在相关技术中，阳极翘曲是造成阴阳极短路的重要原因之一，图1为相关技术中阳极边缘翘曲产生暗点的示意图，如图1所示，在平坦层上制备阳极anode，并对阳极anode进行剥离strip工艺，此时，由于阳极anode边缘与平坦层之间的粘性相比其他位置与平坦层之间的粘性低，而经过strip中的高压水洗过程更容易造成阳极anode边缘脱离平坦层，也即发生翘曲，造成暗点；之后，依次制备像素定义层hpdl-发光层el-阴极cathode。由于阳极anode边缘脱离平坦层发生翘曲，容易使得阴极cathode和阳极anode发生短路short。
42.基于此，第一方面，本公开特别提供了一种显示基板，其实质上消除了由于相关技术的限制和缺陷而导致的问题中的一个或多个。图2为本公开实施例提供的一种显示基板中阳极的剖视图，图3为本公开实施例提供的平坦层的俯视图；如图2和图3所示，显示基板包括衬底基板10、设置在衬底基板10上的平坦层pln、以及设置在平坦层pln背离衬底基板
10一侧的发光器件。发光器件包括依次设置在平坦层pln背离衬底基板10一侧的第一电极、发光层el和第二电极。其中，平坦层pln背离衬底基板10的一侧具有环形凹槽20；第一电极的边缘位于环形凹槽20内。本公开实施例以第一电极为发光器件的阳极anode，第二电极为发光器件的阴极cathode为例进行说明。
43.本公开实施例通过在平坦层pln上设置环形凹槽20，之后将阳极anode的边缘膜层沉积在环形凹槽20内，能够增加阳极anode边缘11对平坦层pln的粘附力，避免阳极anode产生翘曲，从而避免诸如上述相关技术中暗点的发生。
44.需要说明的是，即使高压水洗损伤阳极anode边缘膜层，但由于阳极anode边缘11已经沉积在环形凹槽20内，损伤部分也不足以发生翘曲到与阴极cathode发生短路的程度，从而避免了暗点的发生。
45.在一些示例中，环形凹槽20的轮廓可以为矩形，当然也可以为其他形状，例如椭圆型、圆形等。在本公开实施例中仅以环形凹槽20的轮廓为长方形为例。本公开实施例中显示基板上设置有多个阵列排布的像素单元，其中，阵列排布的行方向为第一方向x，阵列排布的列方向为第二方向y。
46.如图2所示，环形凹槽20包括第一侧壁20a和第二侧壁20b，针对环形凹槽20的宽度，可以按照第一电极在第一方向上的尺寸进行设定，也可以按照第一电极在第二方向上的尺寸进行设定。
47.环形凹槽20包括沿第一方向相对设置的第一槽部201和第二槽部202。如图3所示，第一槽部201和第二槽部202也即沿第一方向x相对设置的、轮廓为长方形的子凹坑。第一槽部201的宽度w1和第二槽部202的宽度w2相等；第一槽部201的宽度w1和第二槽部202的宽度w2，与环形凹槽20的第二侧壁20b在第一方向上的最大宽度w12的比值均位于0.045～0.055之间。这里，最大宽度w12可以认为是阳极anode在第一方向x上的最大宽度。例如，已知阳极anode的各个尺寸，将第一槽部201的宽度w1和第二槽部202的宽度w2设置为阳极anode在第一方向x上最大宽度w12的
48.环形凹槽20包括沿第二方向相对设置的第三槽部203和第四槽部204。如图3所示，第三槽部203和第四槽部204也即沿第二方向y相对设置的、轮廓为长方形的子凹坑。第三槽部203的宽度w3和第四槽部204的宽度w4相等；第三槽部203的宽度w3和第四槽部204的宽度w4，与环形凹槽20的第二侧壁20b在第二方向y上的最大宽度w34的比值均位于0.045～0.055之间。这里，最大宽度w34可以认为是阳极anode在第二方向x上的最大宽度。例如，已知阳极anode的各个尺寸，将第三槽部203的宽度w3和第四槽部204的宽度w4设置为阳极anode在第二方向y上最大宽度w34的
49.或者，环形凹槽20的宽度设置为第一电极在第一方向x上的最大宽度的也即又或者，环形凹槽20的宽度设置为第一电极在第二方向y上的最大宽度的也即
50.在一些实施例中，为了减轻strip工艺对第一电极的损伤，第一电极的边缘11在衬
底基板10上的正投影，覆盖环形凹槽20在衬底基板10上的正投影。也即，第一电极的边缘11完全填充环形凹槽20的底部，使得第一电极的边界与环形凹槽20的第二侧壁20b相抵，能够减轻strip工艺对第一电极的损伤。
51.在一些实施例中，环形凹槽20的深度可以设置为大于或等于第一电极的厚度。其中，若环形凹槽20的深度等于或近似等于第一电极的厚度，可以认为环形凹槽20的当前深度较浅，此时，可以将第一电极的边缘11完全填充环形凹槽20的底部，以减轻strip工艺对第一电极的损伤。
52.对于设置较深的环形凹槽20的深度，可以按照第一电极在第一方向上的尺寸进行设定，也可以按照第一电极在第二方向上的尺寸进行设定。图4为本公开实施例提供的一种具有较深环形凹槽深度的阳极剖视图，如图4所示，环形凹槽20包括第一侧壁20a和第二侧壁20b。
53.环形凹槽20包括沿第一方向x对设置的第一槽部201和第二槽部202；第一槽部201的深度h1和第二槽部202的深度h2相同；第一槽部201的深度h1和第二槽部202的深度h2均大于第一电极的厚度，且第一槽部201的深度h1和第二槽部202的深度h2，与环形凹槽20的第二侧壁20b在第一方向x上的最大宽度w12的比值均位于0.062～0.073之间。这里，最大宽度w12可以认为是阳极anode在第一方向x上的最大宽度。例如，已知阳极anode的各个尺寸，将第一槽部201的深度h1和第二槽部202的深度h2设置为阳极anode在第一方向x上最大宽度w12的
54.环形凹槽20包括沿第二方向y相对设置的第三槽部203和第四槽部204；第三槽部203的深度h3和第四槽部204的深度h4相同；第三槽部203的深度h3和第四槽部204的深度h4均大于第一电极的厚度，且第三槽部203的深度h3和第四槽部204的深度h4，与环形凹槽20的第二侧壁20b在第二方向y上的最大宽度w34的比值均位于0.062～0.073之间。这里，最大宽度w34可以认为是阳极anode在第二方向x上的最大宽度。例如，已知阳极anode的各个尺寸，将第三槽部203的深度h3和第四槽部204的深度h4设置为阳极anode在第二方向y上最大宽度w34的
55.或者，环形凹槽20的深度设置为第一电极在第一方向x上的最大宽度的也即又或者，环形凹槽20的深度设置为第一电极在第二方向y上的最大宽度的也即
56.在一些实施例中，第一电极的边缘11在衬底基板10上的正投影，覆盖环形凹槽20在衬底基板10上的部分正投影。这种情况下，可以设置较深的环形凹槽20的深度。一种情况，如图4所示，阳极anode的边缘11沉积在环形凹槽20贴合第一侧壁20a处，在进行strip工艺时，对阳极anode表面光刻胶的剥离不会再对阳极anode的边缘11产生导致边缘11发生翘曲的冲击力，只会增大边缘膜层与平坦层pln的粘附力，进而避免暗点的发生。另一种情况，图5为本公开实施例提供的另一种具有较深环形凹槽深度的阳极剖视图，如图5所示，阳极anode的边缘11沉积在环形凹槽20内，并覆盖部分凹坑底部，在进行strip工艺时，利用较深
的凹坑，能够减轻剥离光刻胶对阳极anode的损伤，即使出现翘曲，也不至于达到产生暗点的程度，因此，能够避免产生暗点的发生。
57.在一些实施例中，如图2、图4或图5所示，平坦层pln包括沿第三方向z相对设置的第一表面和第二表面，且第一表面相比第二表面更接近衬底基板10。第二表面包括沿第一方向相对设置的第一子表面和第二子表面，分别与第一子表面和第二子表面连接的第三子表面，远离衬底基板10一侧、且与第一子表面连接的第四子表面，远离衬底基板10一侧、且与第二子表面连接的第五子表面。
58.第二子表面与第五子表面之间所形成的二面角为圆倒角或平倒角，这种通过设置圆倒角或平倒角以实现阳极anode平缓化过度的方式，能够减小阳极anode弯折处的应力集中，有效保护阳极anode。
59.在一些实施例中，继续如图2、图4或图5所示，显示基板还包括像素定义层pdl；像素定义层pdl包括第一子定义层和第二子定义层；第一子定义层设置在平坦层pln背离衬底基板10的一侧；第二子定义层设置在第一电极背离衬底基板10的一侧。像素定义层pdl在衬底基板10上的正投影覆盖环形凹槽20在衬底基板10上的正投影。
60.在平坦层pln上制备完第一电极后，在平坦层pln和第一电极背离衬底基板10的一侧制备像素定义层pdl，其中，像素定义层pdl中的部分膜层覆盖平坦层pln，部分膜层覆盖第一电极的边缘11(也即位于环形凹槽20内的第一电极)，部分膜层覆盖与第一电极的边缘11连接的部分电极，以定义出像素区，像素区用于制备发光器件的发光层el和第二电极。具体地，发光层el和第二电极依次设置在像素定义层pdl和第一电极层背离衬底基板10的一侧。
61.在一些实施例中，在平坦层pln靠近衬底基板10的一侧设置像素驱动电路，像素驱动电路与发光器件电连接。具体地，发光器件的第一电极(也即阳极anode)通过贯穿平坦层pln上的过孔，与像素驱动电路中的驱动薄膜晶体管t2电连接。驱动薄膜晶体管t2用于驱动发光器件发光。
62.以像素驱动电路为2t1c结构(即2个薄膜晶体管和一个电容)为例，像素驱动电路包括用于开关控制的开关薄膜晶体管t1和用于像素驱动的驱动薄膜晶体管t2。开关薄膜晶体管t1的漏极与驱动薄膜晶体管t2的栅极，以及存储电容cst的第一极板电连接；驱动薄膜晶体管t2的源极与第一电源信号线vdd电连接，以接收电源信号；驱动薄膜晶体管t2的漏极与发光器件的第一电极(也即阳极anode)电连接，用于驱动发光器件发光，具体地，发光器件的阳极anode通过贯穿平坦层pln上的第一过孔，与像素驱动电路中驱动薄膜晶体管的漏极电连接；发光器件的第二电极(也即阴极cathode)和存储电容cst的第二极板，分别与第二电源信号线vss电连接。
63.至此完成本公开实施例的显示基板的介绍。
64.本公开实施例提供的显示基板，通过在平坦层pln上设置环形凹槽20，之后将阳极anode的边缘膜层沉积在环形凹槽20内，能够增加阳极anode边缘11对平坦层pln的粘附力，避免阳极anode产生翘曲，从而避免诸如上述相关技术中暗点的发生。
65.第二方面，基于同一发明构思，本公开实施例还提供了一种显示基板的制备方法，首先形成衬底基板10，并在衬底基板10上形成平坦层pln；之后，在平坦层pln背离衬底基板10的一侧形成环形凹槽20；之后，在平坦层pln背离衬底基板10的一侧依次形成发光器件的
第一电极、发光层el和第二电极；其中，在形成第一电极时，将第一电极的边缘11沉积在环形凹槽20内。
66.在一些实施例中，制备发光器件，具体地，在平坦层pln背离衬底基板10的一侧形成第一电极。在平坦层pln背离衬底基板10的一侧形成第一子定义层，在第一电极背离衬底基板10的的一侧形成第二子定义层，第一子定义层和第二子定义层为一体结构；将一体结构的第一子定义层和第二子定义层作为像素定义层pdl；像素定义层pdl在衬底基板10上的正投影覆盖环形凹槽20在衬底基板10上的正投影；在像素定义层pdl和第一电极背离衬底基板10的一侧，依次形成发光器件的发光层el和第二电极。
67.下面以环形凹槽20的不同深度为例，对显示基板的制备流程进行说明。
68.图6a～图6f为本公开实施例提供的具有较浅环形凹槽深度的显示基板的制备流程示意图，具体地，如图6a所示，首先形成一层衬底基板10，衬底基板10上制备像素的驱动电路(图中未示出)；之后，在衬底基板10上形成一层聚酰亚胺pi有机膜层，仅利用掩膜版mask工艺，例如曝光和显影，即可完成平坦层pln的成型。如图6b所示，制作相应的掩膜版，在阳极anode成型区域的边缘位置形成深度较浅的凹坑，即为环形凹槽20。如图6c所示，在图6b的平坦层pln上制备第一电极(也即阳极anode)，首先在平坦层pln上对阳极anode材料层进行图案pattern化处理，并对阳极anode进行剥离strip光刻胶工艺，制备得到阳极anode。如图6d所示，在平坦层pln上形成像素定义层pdl，其中，第一子定义层覆盖平坦层pln，第二子定义层覆盖阳极anode的部分电极，该部分电极中至少包含阳极anode沉积在环形凹槽20内的边缘11。如图6e所示，在像素定义层pdl和阳极anode背离衬底基板10的一侧，依次蒸镀发光器件的发光层el和第二电极(也即阴极cathode)。如图6f所示，在阴极cathode背离衬底基板10的一侧形成封装层；封装层包括依次远离衬底基板10的第一无机封装层cvd1、有机封装层ijp、第二无机封装层cvd2。
69.图7a～图7f为本公开实施例提供的具有较深环形凹槽深度的显示基板的制备流程示意图。具体地，如图7a所示，首先形成一层衬底基板10，衬底基板10上制备像素的驱动电路(图中未示出)；之后，在衬底基板10上形成一层聚酰亚胺pi有机膜层，仅利用掩膜版mask工艺，例如曝光和显影，即可完成平坦层pln的成型。如图7b所示，制作相应的掩膜版，在阳极anode成型区域的边缘位置形成深度较深的凹坑，即为环形凹槽20。如图7c所示，在图7b的平坦层pln上制备第一电极(也即阳极anode)，首先在平坦层pln上对阳极anode材料层进行图案pattern化处理，并对阳极anode进行剥离strip光刻胶工艺，制备得到阳极anode。如图7d所示，在平坦层pln上形成像素定义层pdl，其中，第一子定义层覆盖平坦层pln，第二子定义层覆盖阳极anode的部分电极，该部分电极中至少包含阳极anode沉积在环形凹槽20内的边缘11。此时，像素定义层pdl与阳极anode边缘11能够充满环形凹槽20。如图7e所示，在像素定义层pdl和阳极anode背离衬底基板10的一侧，依次蒸镀发光器件的发光层el和第二电极(也即阴极cathode)。如图7f所示，在阴极cathode背离衬底基板10的一侧形成封装层；封装层包括依次远离衬底基板10的第一无机封装层cvd1、有机封装层ijp、第二无机封装层cvd2。
70.第三方面，本公开实施例还提供了一种显示装置，其包括上述任一实施例所述的显示基板。
71.可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施
方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。