有源矩阵基板和液晶显示装置的制作方法

1.本发明涉及有源矩阵基板和液晶显示装置。


背景技术：

2.液晶显示装置等显示装置所使用的有源矩阵基板按每个像素具备薄膜晶体管(thin film transistor：以下称为“tft”)作为开关元件。作为tft的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将这种tft称为“氧化物半导体tft”。氧化物半导体tft大多是底栅型tft，但也提出了顶栅型的氧化物半导体tft(例如专利文献1)。
3.氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体tft与非晶硅tft相比能以高速进行动作。另外，氧化物半导体膜通过比多晶硅膜简便的工艺形成，因此也能够应用于需要大面积的装置。
4.而且，氧化物半导体tft的截止漏电特性优异，因此，当将氧化物半导体tft用作像素tft时，也能够利用使图像的改写频度下降来进行显示的动作模式。具体来说，设置驱动期间和休止期间，在驱动期间，对扫描线(栅极总线)进行扫描来进行信号电压的写入，在休止期间，将所有扫描线设为非扫描状态来使写入休止。这种驱动方式被称为休止驱动或低频驱动等，能大幅削减液晶显示装置的功耗(参照专利文献2)。
5.现有技术文献
6.专利文献
7.专利文献1：国际公开第2017/085591号
8.专利文献2：特开2019-184725号公报


技术实现要素：

9.发明要解决的问题
10.在使用有源矩阵基板的显示装置中，由于因寄生电容而引起的像素电位的变动，显示质量有可能会下降。该问题在进行低频驱动的情况下特别显著。已知当进行低频驱动时，在低频驱动的休止期间，由于寄生电容所引起的像素电位的变动，屏幕上容易出现如被称为闪烁(flicker)的忽亮忽灭那样的闪光。
11.本公开的一个实施方式提供一种在各像素具备氧化物半导体tft并能抑制显示质量的下降的有源矩阵基板以及使用了有源矩阵基板的液晶显示装置。
12.用于解决问题的方案
13.本说明书公开了以下的项目所述的有源矩阵基板。
14.[项目1]
[0015]
一种有源矩阵基板，具有在行方向和列方向上配置成矩阵状的多个像素区域，上述有源矩阵基板具备：
[0016]
基板；
[0017]
多个栅极总线，其支撑于上述基板的主面，并且在上述行方向上延伸；
[0018]
多个源极总线，其支撑于上述基板的主面，并且在上述列方向上延伸；
[0019]
多个氧化物半导体tft，其与上述多个像素区域中的每一个像素区域相对应地配置；以及
[0020]
多个像素电极，其配置在上述多个像素区域中的每一个像素区域，
[0021]
上述多个栅极总线包含相互相邻配置的第1栅极总线和第2栅极总线，上述多个源极总线包含相互相邻配置的第1源极总线和第2源极总线，
[0022]
上述多个像素区域包含由上述第1源极总线、上述第2源极总线、上述第1栅极总线以及上述第2栅极总线划定的第1像素区域，上述多个像素电极包含配置在上述第1像素区域的第1像素电极，上述多个氧化物半导体tft包含与上述第1像素区域相对应的第1氧化物半导体tft，
[0023]
上述第1氧化物半导体tft具有：
[0024]
氧化物半导体层，其包含沟道区域和电阻率比上述沟道区域小的低电阻区域，上述低电阻区域包含分别位于上述沟道区域的两侧的第1区域和第2区域，上述第1区域电连接到上述第1源极总线，上述第2区域电连接到上述第1像素电极；以及
[0025]
栅极电极，其电连接到上述第1栅极总线，
[0026]
上述第1氧化物半导体tft中的上述氧化物半导体层的上述低电阻区域在从上述基板的法线方向来看时横穿上述第1源极总线而延伸到别的像素区域，并与配置在上述别的像素区域的别的像素电极隔着绝缘层部分地重叠。
[0027]
[项目2]
[0028]
根据项目1所述的有源矩阵基板，
[0029]
上述多个像素区域还包含与上述第1像素区域隔着上述第1栅极总线在上述列方向上相邻的第2像素区域，
[0030]
上述第1氧化物半导体tft中的上述氧化物半导体层的上述低电阻区域在从上述基板的法线方向来看时横穿上述第1栅极总线而经过上述第2像素区域延伸到上述别的像素区域，并与配置在上述第2像素区域的第2像素电极隔着绝缘层部分地重叠。
[0031]
[项目3]
[0032]
根据项目1或2所述的有源矩阵基板，
[0033]
上述别的像素区域与上述第1像素区域在斜方向上相邻。
[0034]
[项目4]
[0035]
根据项目1所述的有源矩阵基板，
[0036]
上述别的像素区域与上述第1像素区域在上述行方向上相邻。
[0037]
[项目5]
[0038]
根据项目1至4中的任意一项所述的有源矩阵基板，
[0039]
上述别的像素电极经由与上述别的像素区域相对应的别的氧化物半导体tft电连接到与上述第1源极总线不同的别的源极总线。
[0040]
[项目6]
[0041]
根据项目1至4中的任意一项所述的有源矩阵基板，
[0042]
上述别的像素电极经由与上述别的像素区域相对应的别的氧化物半导体tft电连接到上述第1源极总线。
[0043]
[项目7]
[0044]
根据项目2所述的有源矩阵基板，
[0045]
上述第2像素电极经由与上述第2像素区域相对应的第2氧化物半导体tft电连接到上述第1源极总线。
[0046]
[项目8]
[0047]
根据项目2所述的有源矩阵基板，
[0048]
上述第2像素电极经由与上述第2像素区域相对应的第2氧化物半导体tft电连接到上述第2源极总线。
[0049]
[项目9]
[0050]
根据项目1至8中的任意一项所述的有源矩阵基板，
[0051]
上述第1像素电极具有与上述第1源极总线和上述第2源极总线中的至少一方隔着绝缘层重叠的部分。
[0052]
[项目10]
[0053]
根据项目1至9中的任意一项所述的有源矩阵基板，
[0054]
在上述第1氧化物半导体tft中，上述氧化物半导体层位于上述栅极电极与上述基板之间，
[0055]
上述低电阻区域在从上述基板的法线方向来看时，是上述氧化物半导体层中的与上述栅极电极或上述第1栅极总线不重叠的区域。
[0056]
[项目11]
[0057]
根据项目1至10中的任意一项所述的有源矩阵基板，
[0058]
上述有源矩阵基板还包含以与上述多个像素电极隔着电介质层部分地重叠的方式配置的共用电极。
[0059]
[项目12]
[0060]
根据项目11所述的有源矩阵基板，
[0061]
上述多个像素电极位于上述共用电极与上述基板之间。
[0062]
[项目13]
[0063]
一种有源矩阵基板，具有多个像素区域，具备基板、以及支撑于上述基板的主面的多个栅极总线和多个源极总线，上述多个源极总线包含相互相邻配置的第1源极总线和第2源极总线，在上述有源矩阵基板中，
[0064]
上述多个像素区域中的每一个像素区域具有：像素电极；氧化物半导体tft，其电连接到上述像素电极；以及共用电极，其隔着电介质层与上述像素电极部分地重叠，
[0065]
上述氧化物半导体tft具有：
[0066]
氧化物半导体层，其包含沟道区域和电阻率比上述沟道区域小的低电阻区域，上述低电阻区域包含分别位于上述沟道区域的两侧的第1区域和第2区域，上述第1区域电连接到上述多个源极总线中的1个源极总线，上述第2区域电连接到上述像素电极；以及
[0067]
栅极电极，其电连接到上述多个栅极总线中的1个栅极总线，
[0068]
上述多个像素区域包含第1像素区域、第2像素区域以及第3像素区域，上述第1像素区域和上述第2像素区域的上述像素电极经由上述氧化物半导体tft电连接到上述第1源极总线，上述第3像素区域的上述像素电极经由上述第3像素区域的上述氧化物半导体tft
电连接到与上述第1源极总线不同的第2源极总线，
[0069]
上述第1像素区域的像素电极包含：第1部分，其与上述第2像素区域的上述氧化物半导体tft的上述低电阻区域隔着绝缘层重叠；以及第2部分，其与上述第3像素区域的上述氧化物半导体tft的上述低电阻区域隔着绝缘层重叠。
[0070]
[项目14]
[0071]
一种有源矩阵基板，具有在行方向和列方向上配置成矩阵状的多个像素区域，上述有源矩阵基板具备：
[0072]
基板；
[0073]
多个栅极总线，其支撑于上述基板的主面，并且在上述行方向上延伸；
[0074]
多个源极总线，其支撑于上述基板的主面，并且在上述列方向上延伸；
[0075]
多个氧化物半导体tft，其与上述多个像素区域中的每一个像素区域相对应地配置；以及
[0076]
多个像素电极，其配置在上述多个像素区域中的每一个像素区域，
[0077]
上述多个栅极总线包含相互相邻配置的第1栅极总线和第2栅极总线，上述多个源极总线包含相互相邻配置的第1源极总线和第2源极总线，
[0078]
上述多个像素区域包含由上述第1源极总线、上述第2源极总线、上述第1栅极总线以及上述第2栅极总线划定的第1像素区域，上述多个像素电极包含配置在上述第1像素区域的第1像素电极，上述多个氧化物半导体tft包含与上述第1像素区域相对应的第1氧化物半导体tft，
[0079]
上述第1氧化物半导体tft具有：
[0080]
氧化物半导体层，其包含沟道区域、以及分别位于上述沟道区域的两侧的第1区域和第2区域，上述第1区域电连接到上述第1源极总线，上述第2区域电连接到上述第1像素电极；以及
[0081]
栅极电极，其电连接到上述第1栅极总线，
[0082]
上述第1像素电极具有与上述第1源极总线和上述第2源极总线中的至少一方隔着绝缘层重叠的部分。
[0083]
[项目15]
[0084]
根据项目14所述的有源矩阵基板，
[0085]
在从上述基板的法线方向来看时，上述第1像素电极的上述部分的上述行方向上的宽度是上述第1源极总线和上述第2源极总线中的上述至少一方的宽度的1/2以上。
[0086]
[项目16]
[0087]
根据项目1至15中的任意一项所述的有源矩阵基板，
[0088]
上述氧化物半导体层包含in-ga-zn-o系半导体。
[0089]
[项目17]
[0090]
根据项目16所述的有源矩阵基板，
[0091]
上述in-ga-zn-o系半导体包含结晶质部分。
[0092]
[项目18]
[0093]
一种液晶显示装置，具备：
[0094]
项目1至17中的任意一项所述的有源矩阵基板；
[0095]
相对基板，其配置为与上述有源矩阵基板相对；以及
[0096]
液晶层，其设置在上述有源矩阵基板与上述相对基板之间。
[0097]
发明效果
[0098]
根据本发明的一个实施方式，可提供一种在各像素具备氧化物半导体tft并能抑制显示质量的下降的有源矩阵基板以及使用了有源矩阵基板的液晶显示装置。
附图说明
[0099]
图1是示出有源矩阵基板101的平面结构的一个例子的概略图。
[0100]
图2a是示出有源矩阵基板101中的一部分像素区域的俯视图。
[0101]
图2b是图2a所示的iib-iib’线处的截面图。
[0102]
图3a是示出变形例1的有源矩阵基板102中的一部分像素区域的俯视图。
[0103]
图3b是图3a所示的iiib-iiib’线处的截面图。
[0104]
图4是例示出变形例1的另一有源矩阵基板103的俯视图。
[0105]
图5是例示出变形例1的又一有源矩阵基板104的俯视图。
[0106]
图6a是示出变形例2的有源矩阵基板105中的一部分像素区域的俯视图。
[0107]
图6b是图6a所示的vib-vib’线处的截面图。
[0108]
图7是示出变形例2的另一有源矩阵基板106中的一部分像素区域的俯视图。
[0109]
图8a是示出变形例3的有源矩阵基板107中的一部分像素区域的俯视图。
[0110]
图8b是图8a所示的viiib-viiib’线处的截面图。
[0111]
图9是示出变形例3的另一有源矩阵基板108中的一部分像素区域的俯视图。
[0112]
图10是示出变形例4的有源矩阵基板109中的一部分像素区域的俯视图。
[0113]
图11是示出用于说明有源矩阵基板101的制造方法的一个例子的工艺流程的图。
[0114]
图12是使用了有源矩阵基板101的液晶显示装置1000的截面图。
[0115]
图13是例示出各像素区域(自像素)中的寄生电容csd(a)、csd(b)和像素电容cpi的电路图。
[0116]
附图标记说明
[0117]
1：基板
[0118]
3：导电层
[0119]
5：下部绝缘层
[0120]
7：氧化物半导体层
[0121]
7c：沟道区域
[0122]
7s：第1区域(低电阻区域)
[0123]
7d：第2区域(低电阻区域)
[0124]
9：栅极绝缘层
[0125]
10：层间绝缘层
[0126]
10s：第1开口部
[0127]
10d：第2开口部
[0128]
13：上部绝缘层
[0129]
17：电介质层
[0130]
20、20a1～20c2：tft(像素tft)
[0131]
101～109：有源矩阵基板
[0132]
c1～c4：附加寄生电容
[0133]
ca、cb：通常寄生电容
[0134]
cp1、cp2：寄生电容
[0135]
ct：辅助电容
[0136]
ce：共用电极
[0137]
chp：像素接触孔
[0138]
de：漏极电极
[0139]
ge：栅极电极
[0140]
gl、gla、glb、glc：栅极总线
[0141]
pe、pea1～pec2：像素电极
[0142]
p1、p2：像素电极的部分
[0143]
pc：像素接触部
[0144]
px、px(a1)～px(c2)：像素区域
[0145]
sc：源极接触部
[0146]
se：源极电极
[0147]
sl、sla、slb、slc：源极总线
[0148]
x1～x4：氧化物半导体层的部分。
具体实施方式
[0149]
如上所述，在进行液晶显示装置的低频驱动的情况下，在休止期间，当在源极总线发生电位变动时，像素电极的电位(像素电位)有时会经由寄生电容csd发生变动。其结果是，各像素的亮度发生变化，可能产生被称为闪烁的现象。
[0150]
在此，寄生电容csd包含：寄生电容csd(a)，其形成在某个像素(自像素)的像素电极与向该像素电极供应数据信号的源极总线(以下称为“自源极总线”)之间；以及寄生电容csd(b)，其形成在自像素的像素电极与向与该像素电极相邻的像素电极供应数据信号的源极总线(以下称为“他源极总线”)之间。在本说明书中，将寄生电容csd(a)称为“自源极寄生电容”，将寄生电容csd(b)称为“他源极寄生电容”。
[0151]
能通过使下式(1)所表示的β(a－b)(以下称为“β值”)的绝对值变小来抑制寄生电容csd所引起的像素的亮度变化(闪烁的发生)。例如，当β值大致为0时，能将源极总线的电位变动所引起的像素的亮度变化抑制为最小。此外，即使是在不进行低频驱动的情况下，通过使β值变小也能够抑制寄生电容csd所引起的显示质量的下降。
[0152]
β(a－b)＝{csd(a)－csd(b)}/cpi
···
(1)
[0153]
csd(a)：自源极寄生电容
[0154]
csd(b)：他源极寄生电容
[0155]
cpi：像素电容
[0156]
式(1)的像素电容cpi包含：液晶电容，其由自像素的像素电极和共用电极构成；以及辅助电容。辅助电容例如在应用于横电场模式的显示装置的有源矩阵基板中包含形成在
自像素的像素电极与共用电极之间的透明辅助电容。在图13中例示出某1个像素(自像素)中的csd(a)、csd(b)以及cpi。
[0157]
根据上述式(1)，要想抑制显示质量的下降或闪烁的发生，例如可以考虑调整液晶显示装置的各构成要素的材料物性、工艺、驱动方式等以使自源极寄生电容csd(a)与他源极寄生电容csd(b)的差δcsd(绝对值)变小(专利文献2等)。
[0158]
但是，对于液晶显示装置的性能的要求除了闪烁的抑制以外还涉及很多方面，因此，难以选择使这样的要求同时得到满足的材料物性、工艺、驱动方式。另外，随着液晶显示装置的高清晰化，cpi变小。根据上述式(1)可知，cpi越小则β值越增大，因此，仅通过调整材料或驱动方式，可能无法充分抑制闪烁的发生。
[0159]
因此，本发明的发明人研究了能通过与以往不同的途径来降低β值的方法。其结果是，发现了能利用各像素的布局来降低β值特别是降低δcsd的新结构，想到了本发明。
[0160]
在液晶显示装置的有源矩阵基板中，通常，在各像素电极与位于其两侧的自源极总线及他源极总线之间可能会产生由倾斜电场导致的寄生电容。这种由倾斜电场导致的寄生电容(以下称为“通常寄生电容”。)分别包含在寄生电容csd(a)和寄生电容csd(b)中。此外，由于有源矩阵基板的结构的不同，通常寄生电容有时也会极小(例如在像素电极的基板侧存在共用电极的情况等)。在本公开的一个实施方式中，利用成为氧化物半导体tft的活性层的氧化物半导体层，形成进一步的寄生电容(以下称为“附加寄生电容”。)。例如在从基板的法线方向来看时，使氧化物半导体层的低电阻区域以特意与相邻的像素的像素电极部分地重叠的方式延伸设置，从而形成附加寄生电容。此外，在本说明书中，将利用氧化物半导体层而形成的寄生电容称为“附加寄生电容”，将现有的结构中也会形成的由倾斜电场导致的寄生电容称为“通常寄生电容”，而将两者区别开。
[0161]
在本公开的一个实施方式中，通过形成附加寄生电容，使自源极寄生电容csd(a)和他源极寄生电容csd(b)双方或其中一方增加规定的量。由此，能调整自源极寄生电容csd(a)与他源极寄生电容csd(b)的差δcsd。
[0162]
已知寄生电容csd一般是越小越好。相对于这种现有的认知，在本实施方式中，通过形成附加寄生电容，特意使寄生电容csd(a)和/或csd(b)增加所需要的量。由此，既能够抑制寄生电容csd的大幅增加，又能够将自源极寄生电容csd(a)与他源极寄生电容csd(b)的差δcsd抑制得小而抑制闪烁的发生。
[0163]
附加寄生电容例如能通过像素tft的氧化物半导体层与相邻的像素的像素电极的重叠面积来控制。因此，无论材料或驱动方法如何，都能够通过各像素的布局来改善β值。而且，附加寄生电容由氧化物半导体膜和透明导电膜构成，是透明的。因此，能够抑制由形成附加寄生电容导致的像素开口率的下降。
[0164]
(第1实施方式)
[0165]
以下，参照附图来说明第1实施方式的有源矩阵基板。
[0166]
图1是示意性地示出有源矩阵基板101的平面结构的一个例子的图。有源矩阵基板101具有：显示区域dr，其有助于显示；以及周边区域(边框区域)fr，其位于显示区域dr的外侧。显示区域dr包含在行方向和列方向上排列成矩阵状的多个像素区域px。像素区域px(有时也简称为“像素”)是与显示装置的像素对应的区域。非显示区域fr是位于显示区域dr的周边且无助于显示的区域。
[0167]
有源矩阵基板101在显示区域dr中具备：基板1；多个tft(也称为“像素tft”。)20，其支撑于基板1；多个像素电极pe；多个栅极总线gl(1)～gl(j)(j为2以上的整数，以下统称为“栅极总线gl”)，其对tft20供应栅极信号；以及多个源极总线sl(1)～sl(k)(k为2以上的整数，以下统称为“源极总线sl”)，其对tft20供应源极信号。各像素区域px例如由栅极总线gl和源极总线sl规定。在本说明书中，将源极总线sl的延伸方向设为“列方向”，将栅极总线gl的延伸方向设为“行方向”。行方向只要是与列方向交叉的方向即可，也可以不是与列方向正交。另外，在本说明书中，有时将由排列在相邻的2个源极总线sl之间的多个像素区域构成的列称为“像素列”，将由排列在相邻的2个栅极总线gl之间的多个像素区域构成的行称为“像素行”。
[0168]
各tft20和各像素电极pe是与多个像素区域px中的1个像素区域px对应设置的。tft20的栅极电极电连接到栅极总线gl中的1个栅极总线gl，源极电极电连接到源极总线sl中的1个源极总线sl。漏极电极与像素电极pe电连接。在本实施方式中，tft20例如是具有顶栅结构的多个氧化物半导体tft。
[0169]
在将有源矩阵基板101应用于ffs(fringe field switching；边缘场开关)模式等横电场模式的显示装置的情况下，在有源矩阵基板101上针对多个像素区域px设置共用的电极(共用电极)ce。
[0170]
在非显示区域fr，能设置驱动器等周边电路。例如，可以单片地形成驱动栅极总线gl的栅极驱动器gd、分时驱动源极总线sl的ssd电路sc等。ssd电路sc例如连接到以cog(chip on glass；玻璃上芯片)方式安装的源极驱动器sd。
[0171]
使用了有源矩阵基板101的显示面板例如具备：有源矩阵基板101、相对基板、以及设置在它们之间的显示介质层。显示介质层可以是液晶层、有机el层等。
[0172]
在使用了有源矩阵基板101的显示面板中进行线顺序扫描。在线顺序扫描方式中，供应到像素电极pe的数据信号(也称为显示信号。)是在由从栅极驱动器gd供应到栅极总线gl的控制信号选择的tft20变为导通状态时供应到与该tft20连接的源极总线sl的信号。因此，连接到某个栅极总线gl的tft20同时变为导通状态，这时，从与该行的像素区域px各自的tft20连接的源极总线sl供应对应的数据信号。例如从位于显示面的最上侧的像素行到位于最下侧的像素行依次进行该动作，从而在显示区域dr写入并显示1张图像(帧)。此外，从选择1个像素行到选择下一行的时间被称为水平扫描期间(1h)，从选择某一行到再次选择该行的时间被称为垂直扫描期间(1v)或帧。
[0173]
另外，在显示面板中通常进行交流驱动。典型来说，进行使数据信号的极性按每1帧(每1个垂直扫描期间)反转的帧反转驱动。例如，按每1/60sec进行极性反转(极性反转的周期为30hz)。为了在在1帧内也使所施加的电压的极性不同的像素均匀分布，而进行点反转驱动、列反转(源极线反转)驱动等。点反转驱动是使数据信号的极性按每1帧反转并且使在垂直/水平方向上相邻的像素的极性反转的驱动方式。列反转驱动是使像素电压的极性按每1帧并且按每规定根数的源极总线反转的驱动方式。而且，在构成为像素与对应于该像素的源极总线sl的位置关系按每个像素行而不同的显示面板中，还已知使源极总线sl的极性按每1帧反转的驱动方式(也称为z反转(z inversion)驱动方式。)。这种方式例如公开于特开2001-33757号公报、国际公开第2011/093374号等。为了参考，将特开2001-33757号公报和国际公开第2011/093374号的所有公开内容援引至本技术说明书中。
[0174]
在应用了列反转驱动、z反转驱动、点反转驱动等驱动方式的显示面板中，多个源极总线sl中的一部分源极总线sl被供应第1极性的数据信号(以下称为“第1数据信号”)，其它源极总线sl被供应与第1极性相反的第2极性的数据信号(以下称为“第2数据信号”)。第1和第2数据信号的极性按每帧反转。在本说明书中，当将被供应第1数据信号的源极总线sl设为“第1极性源极总线”，将被供应第2数据信号的总线sl设为“第2极性源极总线”时，第1极性源极总线与第2极性源极总线例如每隔z根(z为1以上的整数，例如z＝1)交替排列。
[0175]
＜有源矩阵基板101的像素区域的结构＞
[0176]
以下，参照附图，以应用于ffs模式的显示装置的有源矩阵基板为例来说明本实施方式的有源矩阵基板101的像素区域的结构。ffs模式是在一方基板上设置一对电极并在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。
[0177]
图2a是例示出有源矩阵基板101中的一部分像素区域px的俯视图。图2b是沿着图2a所示的iib-iib’线的截面图。
[0178]
有源矩阵基板101具备：基板1；以及多个源极总线sl和多个栅极总线gl，其支撑于基板1。源极总线sl在列方向上延伸，栅极总线gl在行方向上延伸。在该例子中，各像素区域px由相邻的2个源极总线sl和相邻的2个栅极总线gl划定。
[0179]
在图2a中，示出多个栅极总线gl中的从图的上侧起按顺序排列的栅极总线gla、glb、glc以及多个源极总线sl中的从图的左侧起按顺序配置的源极总线sla、slb、slc。另外，示出由这些总线划定的6个像素区域px(a1)～px(c2)。像素区域px(a1)、px(b1)、px(c1)在栅极总线gla与栅极总线glb之间从图的左侧起在行方向上配置。像素区域px(a2)、px(b2)、px(c2)在栅极总线glb与栅极总线glc之间从图的左侧起在行方向上配置。像素区域px(a2)、px(b2)、px(c2)分别与像素区域px(a1)、px(b1)、px(c1)在列方向上相邻。
[0180]
各像素区域px具有像素电极pe和tft20。在该例子中，像素区域px(a1)具有像素电极pea1和tft20a1。像素电极pea1配置在像素区域px内。tft20a1与像素区域px(a1)相对应地配置，tft20a1的一部分延伸到别的像素区域。同样地，像素区域px(a2)、px(b1)、px(b2)、px(c1)、px(c2)分别具有配置在该像素区域内的像素电极pea2、peb1、peb2、pec1、pec2以及与该像素区域相对应地配置的tft20a2、20b1、20b2、20c1、20c2。
[0181]
在本实施方式中，配置在同一像素列的像素电极pe经由对应的tft20电连接到同一源极总线sl。在该例子中，像素电极pea1、pea2经由tft20a1、20a2连接到源极总线sla。同样地，像素电极peb1、peb2经由tft20b1、20b2连接到源极总线slb，像素电极pec1、pec2经由tft20c1、20c2连接到源极总线slc。
[0182]
接着，参照图2a和图2b，以由源极总线slb和slc、栅极总线gla和glb划定的像素区域px(b1)为例，更具体地说明像素区域px和tft20的结构。
[0183]
像素区域px(b1)具有：基板1；tft20b1，其支撑于基板1；像素电极peb1；以及共用电极ce。tft20b1与像素区域px(b1)相对应地配置，但tft20b1的一部分位于别的像素区域(在该例子中是像素区域px(b2)、px(a2))。
[0184]
如图2b所示，tft20b1具备：氧化物半导体层7；以及栅极电极ge，其隔着栅极绝缘层9配置在氧化物半导体层7的一部分上。tft20b1还能具有源极电极se和漏极电极de。
[0185]
氧化物半导体层7包含：沟道区域7c；以及第1区域7s和第2区域7d，其分别配置在沟道区域7c的两侧。第1区域7s和第2区域7d是电阻率比沟道区域7c小的低电阻区域。第1区
域7s电连接到对应的源极总线slb，第2区域7d电连接到像素电极peb1。在该例子中，第1区域7s连接到源极电极se，经由源极电极se电连接到源极总线slb。第2区域7d连接到漏极电极de，经由漏极电极de电连接到像素电极peb1。
[0186]
栅极电极ge配置为在从基板1的主面的法线方向(以下简称为“基板1的法线方向”。)来看时与沟道区域7c重叠。栅极电极ge与栅极总线gl使用相同的导电膜(栅极用导电膜)形成。在本说明书中，将包含使用栅极用导电膜形成的电极/配线的层称为“栅极金属层”。栅极电极ge电连接到对应的栅极总线glb。此外，栅极电极ge也可以与对应的栅极总线gl一体地形成。例如，栅极电极ge也可以与对应的栅极总线gl相连或者是其一部分。这种情况下，将栅极总线gl中的在从基板1的法线方向来看时与氧化物半导体层7重叠的部分称为“栅极电极ge”。也可以是，栅极电极ge配置为在从基板1的法线方向来看时与沟道区域7c重叠，但与低电阻区域(第1区域7s和第2区域7d)不重叠。
[0187]
也可以是，栅极绝缘层9覆盖沟道区域7c，并且不覆盖第1区域7s和第2区域7d。这种构成能通过将氧化物半导体层7中的未被栅极绝缘层9覆盖的部分低电阻化而得到。在图示的例子中，栅极绝缘层9在从基板1的法线方向来看时仅形成在与栅极金属层重叠的区域。也就是说，栅极绝缘层9的边缘是与栅极金属层的边缘对齐的。这种构成能通过使用与栅极金属层的图案化相同的抗蚀剂掩模或者将栅极电极ge用作掩模对栅极绝缘层进行图案化而得到。
[0188]
在本实施方式中，氧化物半导体层7、栅极绝缘层9以及栅极金属层被层间绝缘层10覆盖，源极电极se和漏极电极de配置在层间绝缘层10上。层间绝缘层10可以是与氧化物半导体层7的第1区域7s和第2区域7d接触的。在层间绝缘层10设置有：第1开口部10s，其使氧化物半导体层7的第1区域7s的一部分露出；以及第2开口部10d，其使第2区域7d的一部分露出。源极电极se配置在层间绝缘层10上和第1开口部10s内，在第1开口部10s内连接到第1区域7s。漏极电极de配置在层间绝缘层10上和第2开口部10d内，在第2开口部10d内连接到第2区域7d。
[0189]
源极电极se和漏极电极de也可以与源极总线sl使用相同的导电膜(源极用导电膜)形成。在本说明书中，将包含使用源极用导电膜形成的电极/配线的层称为“源极金属层”。源极电极se电连接到对应的源极总线slb。此外，源极电极se也可以与对应的源极总线sl一体地形成。例如，源极电极se也可以与对应的源极总线sl相连或者是其一部分。这种情况下，将源极总线sl中的与第1区域7s接触的部分称为“源极电极se”。在本说明书中，有时将氧化物半导体层7的第1区域7s与源极总线sl的连接部sc称为“源极接触部”。在图示的例子中，源极接触部sc配置为与源极总线sl重叠。
[0190]
漏极电极de电连接到对应的像素电极peb1。在本说明书中，将tft20的第2区域7d与像素电极pe的连接部pc称为“像素接触部”。像素接触部pc例如配置在像素区域px(b1)内。此外，也可以不在源极金属层内设置漏极电极de，而是在像素接触部中使像素电极peb1与第2区域7d的一部分直接接触。
[0191]
在本实施方式中，在从基板1的法线方向来看时，各tft20中的氧化物半导体层7的第1区域7s包含：部分x1，其与在列方向上相邻的像素区域px的像素电极pe重叠；以及部分x2，其与相邻的像素列的像素区域(例如在行方向或斜方向上相邻的像素区域)px的像素电极pe重叠。由此，形成了附加寄生电容c1、c2。
[0192]
在图示的例子中，像素区域px(b1)的tft20b1中的氧化物半导体层7的第1区域7s包含：部分x1，其与在列方向上相邻的像素区域px(b2)的像素电极peb2重叠；以及部分x2，其与在斜方向上相邻的像素区域px(a2)的像素电极pea2重叠。氧化物半导体层7的部分x1、像素电极peb2、以及位于它们之间的绝缘层(在此为层间绝缘层10和上部绝缘层13)构成了附加寄生电容c1(b2)。同样地，氧化物半导体层7的部分x2、像素电极pea2、以及位于它们之间的绝缘层(在此为层间绝缘层10和上部绝缘层13)构成了附加寄生电容c2(a2)。在此以tft20b为例进行说明，但其它像素区域px的tft20的氧化物半导体层7也同样能在与在列方向和斜方向上相邻的像素区域px的像素电极pe之间构成附加寄生电容c1、c2。也就是说，若着眼于1个像素电极pe的话，可以说各像素电极pe在与别的像素区域px的tft20的氧化物半导体层7之间形成有附加寄生电容c1、c2。
[0193]
本实施方式的tft20只要配置为能形成上述的附加寄生电容c1、c2即可。在图2a所示的例子中，tft20b1的沟道长度方向与列方向(源极总线sl的延伸方向)大致平行(tft纵置结构)。在该例子中，tft20b1的氧化物半导体层7在从基板1的法线方向来看时，从像素区域(自像素)px(b1)的像素接触部pc横穿栅极总线glb，经过与自像素在列方向上相邻的像素区域px(b2)，再横穿源极总线slb而延伸到与自像素在斜方向上相邻的像素区域px(a2)内。在从基板1的法线方向来看时，氧化物半导体层7中的位于栅极总线glb(或连接到栅极总线glb的栅极电极ge)上的部分为沟道区域7c。氧化物半导体层7中的位于比沟道区域7c靠像素接触部pc侧的区域为第2区域7d，位于其相反侧的区域为第1区域7s。第1区域7s通过设置在源极总线slb(或连接到源极总线slb的源极电极se)上的源极接触部sc电连接到源极总线slb。氧化物半导体层7的第1区域7s在从基板1的法线方向来看时与在列方向和斜方向上相邻的像素区域px(b2)、px(a2)的像素电极peb2、pea2部分地重叠。
[0194]
tft20b1也可以具有位于氧化物半导体层7与基板1之间的导电层3。可以是，导电层3被下部绝缘层5覆盖，氧化物半导体层7配置在下部绝缘层5上。也可以是，导电层3配置为在从基板1的法线方向来看时与氧化物半导体层7中的至少沟道区域7c重叠。由此，能够抑制由于来自基板1侧的光(背光源光)而引起的氧化物半导体层7的特性劣化。导电层3可以是电浮动状态，也可以固定为gnd电位(0v)等。或者，也可以通过将导电层3经由未图示的连接部电连接到栅极电极ge而使其作为下部栅极电极发挥功能。
[0195]
在源极金属层之上设置有上部绝缘层13。上部绝缘层13例如包含无机绝缘层(钝化膜)。上部绝缘层13也可以具有层叠结构，该层叠结构包含无机绝缘层、以及形成在无机绝缘层上的有机绝缘层。也可以不形成有机绝缘层。或者，有机绝缘层也可以仅形成在显示区域。
[0196]
像素电极peb1配置在上部绝缘层13上。像素电极peb1是与相邻的像素电极pe分离的。像素电极peb1在形成于上部绝缘层13的像素接触孔chp内电连接到tft20b1的漏极电极de。
[0197]
在像素电极peb1上隔着电介质层17配置有共用电极ce。虽未图示，但在共用电极ce中，在各像素区域px内设置有1个或多个狭缝(开口部)或者切口部。共用电极ce也可以不按每个像素区域px而分离。如图2b所示，共用电极ce隔着电介质层17与各像素电极pe(在此为像素电极peb1)部分地重叠，形成了辅助电容ct(在此为辅助电容ct(b1))。辅助电容ct由透明材料构成，因此也被称为透明辅助电容。
[0198]
＜关于β值＞
[0199]
如上所述，在本实施方式中，通过使作为各tft20的低电阻区域的第1区域7s以在从基板1的法线方向来看时与别的像素区域px的像素电极pe重叠的方式延长，而与别的像素区域px的像素电极pe构成了附加寄生电容(源极/漏极间电容)c1、c2。也就是说，使氧化物半导体层7的第1区域7s也作为形成寄生电容的透明电容电极发挥功能。由此，能够控制自源极寄生电容和他源极寄生电容的大小，因而能够将上述的β值抑制得小。
[0200]
以下，针对1个像素区域(自像素)的像素电极pe来说明自源极寄生电容和他源极寄生电容csd(a)、csd(b)。在此，以像素电极peb2为例进行说明。
[0201]
像素区域px(b2)的像素电极peb2在与自源极总线slb之间形成了由倾斜电场导致的通常寄生电容ca(b2)，并在与他源极总线slc之间形成了由倾斜电场导致的通常寄生电容cb(b2)。而且，像素电极peb2在与在列方向上相邻的像素区域px(b1)中的tft20b1的氧化物半导体层7的部分x1之间形成了附加寄生电容c1(b2)，并且在与在斜方向上相邻的像素区域px(c1)中的tft20c1的氧化物半导体层7的部分x2之间形成了附加寄生电容c2(b2)。在该例子中，附加寄生电容c1(b2)是由作为自像素的像素电极peb2和连接到作为自源极总线的源极总线slb的透明电极(tft20b1的部分x1)构成的自源极寄生电容，被加到上述的式(1)的csd(a)中。附加寄生电容c2(b2)是由像素电极peb2和连接到作为他源极总线的源极总线slc的透明电极(tft20c1的部分x2)构成的他源极寄生电容，被加到式(1)的csd(b)中。在此，当将像素区域px(b2)中的csd(a)、csd(b)、δcsd分别设为csd(a)
b2
、csd(b)
b2
、δcsd
b2
时，由于能够通过附加寄生电容c1(b2)、c2(b2)的大小分别独立地调整csd(a)
b2
、csd(b)
b2
，因此，能够减小它们的差δcsd
b2
(绝对值)。通过将δcsd
b2
抑制得小，能使β值(式(1)所表示的β(a－b))的绝对值变小。
[0202]
δcsd
b2
＝|csd(a)
b2
－csd(b)
b2
|
[0203]
csd(a)
b2
：包含通常寄生电容ca(b2)和附加寄生电容c1(b2)。
[0204]
csd(b)
b2
：包含通常寄生电容cb(b2)和附加寄生电容c2(b2)。
[0205]
另外，由于像素电极peb2隔着电介质层17与共用电极ce部分地重叠，从而形成了辅助电容ct(b2)。辅助电容ct(b2)被加到式(1)的cpi中，因此能够进一步降低β值。
[0206]
例如通过调整构成寄生电容的电极的重叠面积，能容易地调整附加寄生电容c1、c2的大小。能通过各tft20和各像素电极pe的配置，相互独立地控制附加寄生电容c1、c2。
[0207]
附加寄生电容c1、c2的面积(也就是部分x1、x2的面积)没有特别限定，但可以分别是像素电极pe的面积的0.1％以上、10％以下。此外，像素电极pe的面积例如可以是几百μm2～几千μm2。氧化物半导体层7的配线宽度(低电阻区域的宽度)没有特别限定，但例如可以是3μm的程度。
[0208]
附加寄生电容c1、c2的面积的大小关系没有特别限定。例如，在附加寄生电容以外的寄生电容中他源极寄生电容小于自源极寄生电容的情况下，可以使寄生电容c2的面积大于寄生电容c1。
[0209]
各像素区域px的布局不限于图示的例子。tft20和像素电极pe只要配置为tft20的氧化物半导体层7在从基板1的法线方向来看时具有与别的像素区域px的像素电极pe重叠的部分即可。在图示的例子中，氧化物半导体层7在从基板1的法线方向来看时是由在列方向上延伸的部分和在行方向上延伸的部分构成的l字形，但氧化物半导体层7的平面形状不
限于此。氧化物半导体层7例如也可以包含在斜方向(与列方向和行方向交叉的方向)上延伸的部分，还可以包含在源极总线sl上重叠延伸的部分。另外，如后所述，氧化物半导体层7也可以与在列方向上相邻的别的像素区域的像素电极pe不重叠(也就是说，c1＝0)。而且，如后所述，tft20也可以配置为沟道长度方向与行方向大体平行(tft横置结构)。
[0210]
配置在各像素区域px的像素tft只要支撑于基板并且具有氧化物半导体层作为活性层即可。在该例子中，作为像素tft，使用了氧化物半导体层7位于栅极电极ge与基板1之间的顶栅型的tft20，但也可以是栅极电极位于氧化物半导体层与基板之间的底栅型tft。不过，如果是顶栅型tft，则能够容易地使氧化物半导体层7中的沟道区域7c以外的区域低电阻化，能够将该区域用作透明的电容电极，因而是有利的。
[0211]
在本实施方式中，优选在像素电极pe上配置共用电极ce。当在像素电极pe上配置有共用电极ce时，与在像素电极pe的基板1侧配置共用电极ce的情况相比，在像素电极pe与各源极总线sl之间产生的通常寄生电容ca、cb会变大。因此，通过附加寄生电容c1、c2的形成，能够更有效地减小β值。此外，有源矩阵基板也可以不具备共用电极ce。这种有源矩阵基板能应用于纵电场模式的显示装置。在纵电场模式的显示装置中，共用电极ce设置在相对基板侧。
[0212]
本实施方式的有源矩阵基板101例如能应用于液晶显示装置。图12是使用了有源矩阵基板101的液晶显示装置1000的示意性截面图。液晶显示装置1000具备：有源矩阵基板101；相对基板201，其配置为与有源矩阵基板101相对；以及液晶层lc，其设置在有源矩阵基板101与相对基板201之间。
[0213]
有源矩阵基板101例如能适合用于进行列反转驱动的液晶显示装置。在列反转驱动方式的显示装置中，各像素列中的多个像素电极均连接到同一源极总线sl。构成1个像素列的多个像素电极被写入相同极性的数据信号，与该像素列相邻的像素列的像素电极被写入相反极性的数据信号。从而，能够使像素电极的电压的极性在行方向上相邻的像素彼此间不同。在进行列反转驱动的液晶显示装置所使用的有源矩阵基板中，上下相邻的像素区域连接到同一源极总线sl。在这种配置中，他源极寄生电容csd(b)容易比自源极寄生电容csd(a)小。对此，在本实施方式中，通过将tft20和像素电极pe配置为使附加寄生电容c2的面积大于附加寄生电容c1的面积，能够减小自源极寄生电容csd(a)与他源极寄生电容csd(b)的差，能够降低β值的绝对值。
[0214]
本实施方式的有源矩阵基板101例如特别适合应用于进行低频驱动的显示装置。在进行低频驱动的情况下，容易因为休止期间的像素的亮度变化而发生闪烁，因此，能更显著地得到由附加寄生电容c1、c2的形成带来的闪烁降低效果。
[0215]
本实施方式也能应用于不进行低频驱动的显示装置。根据本实施方式，能够降低由寄生电容导致的像素电位的变动，因此，即使是在不进行低频驱动的情况下，也能抑制由于像素电位的变动而引起的闪烁的发生或显示质量的下降。β值或δcsd的优选范围能根据驱动频率而不同。例如，驱动频率越低，则越要求β值的绝对值更小(接近0)。根据本实施方式，为了能根据驱动方法或驱动频率得到所要求的β值，只要调整附加寄生电容c1、c2的大小即可，因此，能广泛应用于各种显示装置。
[0216]
本实施方式特别能适合应用于高清晰的有源矩阵基板。上述式(1)的cpi会随着高清晰化而变小，因而β值容易变大。因此，通过附加寄生电容c1、c2的形成，能够更有效地改
善β值。
[0217]
(变形例)
[0218]
以下，参照附图来说明本实施方式的有源矩阵基板的变形例。在以后的附图中，对于与图2a、图2b同样的构成要素，标注相同的附图标记。对于同样的构成要素，适当地省略说明。
[0219]
＜变形例1＞
[0220]
变形例1与有源矩阵基板101的不同点在于，各像素电极pe形成附加寄生电容c2，但不形成附加寄生电容c1。
[0221]
图3a是例示出变形例1的有源矩阵基板102中的一部分像素区域的俯视图，与图2a同样地，示出6个像素区域px(a1)～px(c2)。图3b是沿着图3a所示的iiib-iiib’线的截面图。
[0222]
在变形例1中，在从基板1的法线方向来看时，各tft20的氧化物半导体层7的第1区域7s具有与在斜方向上相邻的别的像素区域px的像素电极pe重叠的部分x2。部分x2、别的像素区域px的像素电极pe、以及位于它们之间的绝缘层构成了成为他源极寄生电容的附加寄生电容c2。各tft20的氧化物半导体层7与在列方向上相邻的像素区域px的像素电极pe不重叠。
[0223]
例如，在从基板1的法线方向来看时，tft20b1的氧化物半导体层7在与其在斜方向上相邻的像素区域px(a2)内与像素电极pea2部分地重叠，在与像素电极pea2之间形成了附加寄生电容c2(a2)。tft20b1的氧化物半导体层7的一部分位于在列方向上相邻的像素区域px(b2)内，但与像素电极peb2不重叠。因此，在与像素电极peb2之间未形成寄生电容(重叠电容)。
[0224]
根据本实施方式，通过调整附加寄生电容c2的大小，能够使他源极寄生电容csd(b)增加规定的量。因此，在csd(b)比csd(a)小时，通过增加csd(b)，能够减小式(1)的β值的绝对值。
[0225]
例如，当将像素区域px(b2)设为自像素时，csd(a)
b2
、csd(b)
b2
分别包含形成在自像素的像素电极peb2与源极总线slb及源极总线slc之间的通常寄生电容ca(b2)、cb(b2)。csd(b)
b2
还包含形成在自像素的像素电极peb2与在斜方向上相邻的像素区域px(c1)的tft20c1的氧化物半导体层7之间的附加寄生电容c2(b2)。因此，能够通过c2(b2)来调整csd(a)
b2
与csd(b)
b2
的差δcsd
b2
(绝对值)。
[0226]
δcsd
b2
＝|csd(a)
b2
－csd(b)
b2
|
[0227]
csd(a)
b2
：包含通常寄生电容ca(b2)。
[0228]
csd(b)
b2
：包含通常寄生电容cb(b2)和附加寄生电容c2(b2)。
[0229]
图4和图5分别是示出本变形例的另一有源矩阵基板103、104的俯视图。
[0230]
可以如图4所例示的那样，tft20的氧化物半导体层7的平面形状与有源矩阵基板101是同样的，像素电极pe具有切口部以不形成附加寄生电容c1(以与在列方向上相邻的像素区域px的氧化物半导体层7不重叠)。
[0231]
或者，也可以如图5所例示的那样，tft20配置为其沟道长度方向与行方向(栅极总线gl的延伸方向)大致平行(tft横置结构)。在这种情况下，tft20的氧化物半导体层7可以通过在从基板1的法线方向来看时以与在行方向上相邻的像素区域px的像素电极pe部分地
重叠的方式延伸，而形成附加寄生电容c2。
[0232]
若以图5所示的tft20c2为例进行说明，tft20c2的氧化物半导体层7在从基板1的法线方向来看时，从像素接触部pc起以与栅极电极ge(在此为栅极总线glc的分支部)重叠的方式在行方向上延伸。氧化物半导体层7中的与栅极电极ge重叠的部分成为沟道区域。氧化物半导体层7的第1区域在从基板1的法线方向来看时横穿源极总线slc，在行方向上相邻的别的像素区域px(b2)内具有与像素电极peb2重叠的部分x2。由部分x2、像素电极peb2、位于它们之间的绝缘层形成附加寄生电容c2(b2)。
[0233]
＜变形例2＞
[0234]
变形例2例如是z反转驱动方式的液晶显示装置所使用的有源矩阵基板。通过进行z反转驱动方式，能够使像素电极的电压的极性不仅在行方向上相邻的像素彼此之间不同，在列方向上相邻的像素彼此之间也不同。
[0235]
图6a是例示出变形例2的有源矩阵基板105中的一部分像素区域的俯视图，与图2a同样地，示出6个像素区域px(a1)～px(c2)。图6b是图6a所示的iv-iv’线中的截面图。
[0236]
在有源矩阵基板105中，各像素电极pe与在列方向和行方向上相邻的像素区域的像素电极pe连接到不同的源极总线sl。在该例子中，由连接到位于右侧的源极总线sl的像素电极pe构成的像素行与由连接到位于左侧的源极总线sl的像素电极pe构成的像素行在列方向上交替配置。
[0237]
在有源矩阵基板105中，也与有源矩阵基板101同样，在从基板1的法线方向来看时，各tft20的氧化物半导体层7具有：部分x3，其与在列方向上相邻的像素区域px的像素电极pe重叠；以及部分x4，其与在斜方向上相邻的像素区域px的像素电极pe重叠。例如，像素区域px(b1)的tft20b1的氧化物半导体层7的第1区域7s具有：部分x3，其与在列方向上相邻的像素区域px(b2)的像素电极peb2重叠；以及部分x4，其与在斜方向上相邻的像素区域px(a2)的像素电极pea2重叠。部分x3与像素区域px(b2)的像素电极peb2隔着绝缘层(在此为层间绝缘层10和上部绝缘层13)重叠，从而构成了附加寄生电容c3(b2)。同样地，部分x4与像素区域px(a2)的像素电极pea2隔着绝缘层(在此为层间绝缘层10和上部绝缘层13)重叠，从而构成了附加寄生电容c4(a2)。在此是以tft20b1为例进行了说明，但其它像素区域px的tft20的氧化物半导体层7也同样能在与在列方向和斜方向上相邻的像素区域px的像素电极pe之间构成附加寄生电容c3、c4。
[0238]
在此，将像素区域px(b2)作为自像素来说明β值。像素区域px(b2)的像素电极peb2在与作为自源极总线的源极总线slc之间具有通常寄生电容ca(b2)，并在与作为他源极总线的源极总线slb之间具有通常寄生电容cb(b2)。另外，像素电极peb2在与在列方向上相邻的像素区域px(b1)中的tft20b1的氧化物半导体层7之间形成了附加寄生电容c3(b2)，并且在与在斜方向上相邻的像素区域px(c1)中的tft20c1的氧化物半导体层7之间形成了附加寄生电容c4(b2)。在本变形例中，附加寄生电容c3(b2)是由像素电极peb2和连接到他源极总线的透明电极(tft20b1的第1区域7s)构成的他源极寄生电容，被加到式(1)的csd(b)中。附加寄生电容c4(b2)是由像素电极peb2和连接到自源极总线的透明电极(tft20c1的第1区域7s)构成的自源极寄生电容，被加到式(1)的csd(a)中。因此，在本变形例中也能够通过附加寄生电容c3(b2)、c4(b2)的大小分别独立地调整csd(a)
b2
、csd(b)
b2
，因而能够减小它们的差δcsd
b2
(绝对值)。
[0239]
δcsd
b2
＝|csd(a)
b2
－csd(b)
b2
|
[0240]
csd(a)
b2
：包含通常寄生电容ca(b2)和附加寄生电容c4(b2)。csd(b)
b2
：包含通常寄生电容cb(b2)和附加寄生电容c3(b2)。
[0241]
此外，在图6a和图6b所示的例子中，形成了附加寄生电容c3和附加寄生电容c4，但也可以通过像素电极pe或氧化物半导体层7的配置或形状而仅形成附加寄生电容c3和附加寄生电容c4中的任意一方。例如也可以如图7所例示的那样，在像素电极pe设置切口部以与从列方向上相邻的像素区域延伸过来的氧化物半导体层7不重叠，而仅形成附加寄生电容c3。
[0242]
另外，虽未图示，但也可以采用像素tft的横置结构(参照图5)，通过使像素tft的氧化物半导体层在从基板的法线方向来看时以与在行方向上相邻的像素区域的像素电极重叠的方式延伸来形成附加寄生电容。在本变形例中，由于在行方向上相邻的像素区域的像素电极连接到他源极总线，因此，附加寄生电容成为他源极寄生电容。
[0243]
＜变形例3＞
[0244]
在变形例3中，通过将像素电极pe配置为在从基板1的法线方向来看时与自源极总线sl和/或他源极总线sl部分地重叠，形成成为自源极寄生电容和/或他源极寄生电容的重叠电容。
[0245]
图8a是例示出变形例3的有源矩阵基板107中的一部分像素区域的俯视图，与图2a同样地，示出像素区域px(a1)～px(c2)。图8b是沿着图8a所示的viiib-viiib’线的截面图。
[0246]
有源矩阵基板107与变形例1的有源矩阵基板102的不同点在于，在从基板1的法线方向来看时，各像素电极pe具有与位于两侧的2个源极总线sl重叠的部分p1、p2。在该例子中，部分p1是与2个源极总线sl中的自源极总线重叠的部分，部分p2是与他源极总线重叠的部分。
[0247]
由像素电极pe的部分p1、自源极总线、以及位于它们之间的绝缘层(在此为上部绝缘层13)形成了寄生电容cp1。同样地，由像素电极pe的部分p2、他源极总线、以及位于它们之间的绝缘层(在此为上部绝缘层13)形成了寄生电容cp2。寄生电容cp1成为自源极寄生电容csd(a)，寄生电容cp2成为他源极寄生电容csd(b)。
[0248]
在图示的例子中，当以像素电极peb2为例进行说明时，像素电极peb2在从基板1的法线方向来看时具有延伸到源极总线slb和源极总线slc上的部分(延伸设置部)p1、p2。由此，在像素电极peb2与作为自源极总线的源极总线slb之间形成了寄生电容cp1(b2)，在像素电极peb2与作为他源极总线的源极总线slc之间形成了寄生电容cp2(b2)。其它像素电极pe也同样在与位于两侧的源极总线sl之间形成了寄生电容cp1、cp2。
[0249]
由图8b可知，在各寄生电容cp1、cp2中，成为电介质的绝缘层仅是上部绝缘层13，比其它附加寄生电容c1～c4的要薄。因此，即使重叠面积小，也能确保足够的电容。通过调整各寄生电容cp1、cp2的重叠面积，能够进一步降低自源极寄生电容csd(a)与他源极寄生电容csd(b)的差。
[0250]
例如，当将像素电极peb2设为自像素的像素电极时，csd(a)
b2
包含通常寄生电容ca(b2)和寄生电容cp1(b2)，csd(b)
b2
包含通常寄生电容cb(b2)、附加寄生电容c2(b2)以及寄生电容cp2(b2)。因此，不仅能够通过c2(b2)，还能够通过寄生电容cp1(b2)、cp2(b2)来调整csd(a)
b2
与csd(b)
b2
的差δcsd
b2
(绝对值)。
[0251]
δcsd
b2
＝|csd(a)
b2
－csd(b)
b2
|
[0252]
csd(a)
b2
：包含通常寄生电容ca(b2)和寄生电容cp1(b2)。
[0253]
csd(b)
b2
：包含通常寄生电容cb(b2)、附加寄生电容c2(b2)以及寄生电容cp2(b2)。
[0254]
在形成寄生电容cp1、cp2的情况下，优选各像素电极pe的部分p1分别配置为与相邻的像素电极pe的部分p2不重叠。在1个源极总线sl上，位于其两侧的2个像素电极pe的部分p1、p2例如可以在列方向上空开间隔地配置。各部分p1、p2的行方向上的宽度可以是源极总线sl的宽度的1/2以上。
[0255]
本变形例的构成不限于图8a和图8b所示的构成。例如，各像素电极pe也可以仅具有与自源极总线和他源极总线重叠的部分p1、p2中的任意一方。
[0256]
图9是例示出变形例3的另一有源矩阵基板108中的一部分像素区域的俯视图。在有源矩阵基板108中，与图2a和图2b所示的有源矩阵基板101的不同点在于，各像素电极pe在从基板1的法线方向来看时具有与他源极总线重叠的部分p2。有源矩阵基板108的各像素电极pe不具有与自源极总线重叠的部分。另外，除了附加寄生电容c2之外，还形成了附加寄生电容c1。
[0257]
在该例子中，例如，当将像素电极peb2设为自像素的像素电极时，csd(a)
b2
包含通常寄生电容ca(b2)和附加寄生电容c1(b2)，csd(b)
b2
包含通常寄生电容cb(b2)、附加寄生电容c2(b2)以及寄生电容cp2(b2)。例如，当在他源极寄生电容小于自源极寄生电容的情况下采用本构成时，能够仅使他源极寄生电容csd(b)增加，因而是有利的。
[0258]
在图8a和图9中，通过使像素电极pe在源极总线sl上延伸设置而形成了寄生电容cp1、cp2，但也可以取而代之，通过在源极总线sl上设置在从基板1的法线方向来看时与位于其两侧或单侧的像素电极pe重叠的延伸设置部，或者通过使源极总线sl以与像素电极pe重叠的方式弯曲，来形成寄生电容cp1和/或寄生电容cp2。
[0259]
而且，本变形例的有源矩阵基板只要具有前述的附加寄生电容c1～c4中的至少1个附加寄生电容、以及寄生电容cp1、cp2中的至少一方即可，怎样组合都可以。由此，既能提高布局的自由度，又能实现期望的β值。
[0260]
＜变形例4＞
[0261]
在变形例4中，与变形例3的有源矩阵基板107、108的不同点在于，不形成像素tft的氧化物半导体层与像素电极的寄生电容，而形成寄生电容cp1和/或寄生电容cp2。
[0262]
图10是例示出变形例4的有源矩阵基板109中的一部分像素区域的俯视图。寄生电容cp1、cp2的截面结构与有源矩阵基板107(图8b)是同样的，因此省略图示。
[0263]
在该例子中，各像素电极pe在从基板1的法线方向来看时具有与自源极总线重叠的部分p1以及与他源极总线重叠的部分p2，由此，形成了成为自源极寄生电容csd(a)的寄生电容cp1和成为他源极寄生电容csd(b)的寄生电容cp2。
[0264]
当以像素电极peb2为例进行说明时，像素电极peb2在从基板1的法线方向来看时具有延伸到源极总线slb和源极总线slc上的部分(延伸设置部)p1、p2。由此，在像素电极peb2与作为自源极总线的源极总线slb之间形成了寄生电容cp1(b2)，在像素电极peb2与作为他源极总线的源极总线slc之间形成了寄生电容cp2(b2)。当将像素电极peb2设为自像素时，csd(a)
b2
包含寄生电容cp1(b2)，csd(b)
b2
包含寄生电容cp2(b2)。其它像素电极pe也是同样的。
[0265]
根据本变形例，通过调整各寄生电容cp1、cp2的重叠面积，能减小δcsd，能够改善β值。
[0266]
与变形例3同样地，在形成寄生电容cp1和cp2的情况下，优选各像素电极pe的部分p1、p2分别配置为与相邻的别的像素电极pe不重叠。在1个源极总线sl上，位于其两侧的2个像素电极pe的部分p1、p2例如可以在列方向上空开间隔地配置。各部分p1、p2的行方向上的宽度可以是源极总线sl的宽度的1/2以上。
[0267]
在图10中形成了寄生电容cp1、cp2这两者，但也可以仅形成任意一方。例如可以是，在从基板1的法线方向来看时，各像素电极pe仅与自源极总线sl和他源极总线sl中的任意一方部分地重叠。
[0268]
另外，在图10中，通过使像素电极pe在源极总线sl上延伸设置而形成了寄生电容cp1、cp2，但也可以取而代之，通过在源极总线sl上设置在从基板1的法线方向来看时与位于其两侧或单侧的像素电极pe重叠的延伸设置部，或者通过使源极总线sl以与像素电极pe重叠的方式弯曲，来形成寄生电容cp1和/或寄生电容cp2。
[0269]
(关于像素区域的配置)
[0270]
在本技术说明书中，有时将自像素称为“第1像素区域”，将第1像素区域的像素电极和像素tft分别称为“第1像素电极”和“第1tft”。另外，有时将与第1像素区域在列方向、行方向或斜方向上相邻的多个像素区域中的、具有与第1像素电极连接到同一源极总线sl(自源极总线)的像素电极pe的像素区域中的1个像素区域称为“第2像素区域”，将具有与第1像素电极连接到不同的源极总线sl(他源极总线)的像素电极pe的像素区域中的1个像素区域称为“第3像素区域”。有时将第2像素区域的像素电极和像素tft分别称为“第2像素电极”和“第2tft”，将第3像素区域的像素电极和像素tft分别称为“第3像素电极”和“第3tft”。
[0271]
第1像素区域(自像素)的第1像素电极在从基板1的法线方向来看时具有：第1部分，其与第2像素区域的第2tft中的氧化物半导体层重叠；以及第2部分，其与第3像素区域的第3tft中的氧化物半导体层重叠。由第1像素电极的第1部分、第2tft的氧化物半导体层、以及位于它们之间的绝缘层形成附加寄生电容(称为“第1电容”。)。第1电容被加到自源极寄生电容中。另一方面，由第1像素电极的第2部分、第3tft的氧化物半导体层、以及位于它们之间的绝缘层形成附加寄生电容(称为“第2电容”。)。第2电容被加到他源极寄生电容中。因此，在上述式(1)中，能够分别独立地控制自源极寄生电容csd(a)和他源极寄生电容csd。
[0272]
各像素区域的配置没有特别限定。例如在进行列反转驱动的显示装置的有源矩阵基板中，可以是与第1像素区域(自像素)在列方向上相邻的像素区域成为“第2像素区域”，与第1像素区域在行方向上相邻的像素区域或在斜方向上相邻的像素区域成为“第3像素区域”。另外，如后所述，在进行z反转驱动的显示装置的有源矩阵基板中，例如可以是，与第1像素区域在斜方向上相邻的像素区域成为“第2像素区域”，与第1像素区域在列方向或行方向上相邻的像素区域成为“第3像素区域”。
[0273]
例如，在图2a所示的例子中，与第1像素区域在列方向上相邻的像素区域成为“第2像素区域”，与第1像素区域在斜方向上相邻的像素区域成为“第3像素区域”，附加寄生电容c1成为“第1电容”，附加寄生电容c2成为“第2电容”。
[0274]
而且，在后述的变形例中，在图6a所示的例子中，与第1像素区域在斜方向上相邻
的像素区域成为“第2像素区域”，在列方向上相邻的像素区域成为“第3像素区域”。附加寄生电容c3具有与图2a所示的附加寄生电容c1近似的结构，但是附加寄生电容c3是他源极寄生电容，与附加寄生电容c2同样地相当于“第2电容”。附加寄生电容c4具有与图2a所示的附加寄生电容c2近似的结构，但是附加寄生电容c4是自源极寄生电容，与附加寄生电容c1同样地相当于“第1电容”。
[0275]
(有源矩阵基板的制造方法)
[0276]
接下来，以图2a和图2b所示的有源矩阵基板101为例来说明本实施方式的有源矩阵基板的制造方法的一个例子。图11是示出用于说明有源矩阵基板101的制造方法的一个例子的工艺流程的图。此外，通过适当地变更各像素电极pe和各氧化物半导体层7的配置和形状，也能以同样的方法制造出变形例的有源矩阵基板102～109。
[0277]
·
step(步骤)1：导电层3的形成
[0278]
在基板1上，例如通过溅射法形成第1导电膜(厚度：例如50nm以上、500nm以下)。接着，通过公知的光刻工序进行第1导电膜的图案化(例如湿式蚀刻)，从而形成包含多个导电层3的下部金属层。各导电层3成为像素tft的遮光层。
[0279]
作为基板1，能够使用透明且具有绝缘性的基板，例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
[0280]
第1导电膜的材料没有特别限定，能够适当地使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金、或者其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。
[0281]
·
step2：下部绝缘层5的形成
[0282]
接着，以覆盖下部金属层的方式形成下部绝缘层5(厚度：例如200nm以上、600nm以下)。
[0283]
下部绝缘层5例如通过cvd法形成。作为下部绝缘层5，能够适当地使用氧化硅(siox)层、氮化硅(sinx)层、氧氮化硅(sioxny；x＞y)层、氮氧化硅(sinxoy；x＞y)层等。下部绝缘层5可以是单层，也可以具有层叠结构。例如可以是，在基板侧(下层)形成氮化硅(sinx)层、氮氧化硅层等以防止来自基板1的杂质等的扩散，在其之上的层(上层)形成氧化硅(sio2)层、氧氮化硅层等以确保绝缘性。在此，作为下部绝缘层5，也可以形成以氮化硅(sinx)层(厚度：50～600nm)为下层、以氧化硅(sio2)层(厚度：50～600nm)为上层的层叠膜。当使用氧化硅膜等氧化物膜作为下部绝缘层5(在下部绝缘层5具有层叠结构的情况下，作为其最上层)时，能够通过氧化物膜减少在之后形成的氧化物半导体层的沟道区域产生的氧化缺损，因此能够抑制沟道区域的低电阻化。
[0284]
·
step3：氧化物半导体层7的形成
[0285]
接着，在下部绝缘层5之上形成氧化物半导体膜。之后，也可以进行氧化物半导体膜的退火处理。氧化物半导体膜的厚度例如可以是15nm以上、200nm以下。
[0286]
接着，通过公知的光刻工序来进行氧化物半导体膜的图案化。氧化物半导体膜的图案化例如可以通过使用了包含磷酸、硝酸以及乙酸的pan系蚀刻液、或草酸系蚀刻液的湿式蚀刻来进行。由此，得到多个氧化物半导体层7。各氧化物半导体层7成为像素tft的活性层。
[0287]
氧化物半导体膜例如能通过溅射法形成。在此，作为氧化物半导体膜，形成包含
in、ga以及zn的in-ga-zn-o系半导体膜(厚度：50nm)。
[0288]
·
step4：栅极绝缘层和栅极金属层的形成
[0289]
接着，以覆盖各像素tft的氧化物半导体层7的方式按顺序形成栅极绝缘膜(厚度：例如80nm以上、250nm以下)和栅极用导电膜(厚度：例如50nm以上、500nm以下)。
[0290]
作为栅极绝缘膜，能够使用与下部绝缘层5同样的绝缘膜(作为下部绝缘层5而例示出的绝缘膜)。在此，作为栅极绝缘膜，形成氧化硅(sio2)层。当使用氧化硅膜等氧化物膜作为绝缘膜时，能够通过氧化物膜减少在氧化物半导体层7的沟道区域产生的氧化缺损，因此能够抑制沟道区域的低电阻化。
[0291]
作为栅极用导电膜，例如能够使用钼(mo)、钨(w)、铝(al)、铜(cu)、钛(ti)、钽(ta)等金属或它们的合金。栅极用导电膜也可以具有包含由不同的导电材料形成的多个层的层叠结构。在此，作为栅极用导电膜，使用以ti膜为下层、以cu膜为上层的cu/ti层叠膜，或者使用以mo膜为下层、以cu膜为上层的cu/mo层叠膜。
[0292]
之后，在栅极用导电膜上形成抗蚀剂层，将抗蚀剂层作为掩模进行栅极用导电膜的图案化，从而形成包含各像素tft的栅极电极ge和多个栅极总线gl的栅极金属层。接着，将上述抗蚀剂层或栅极金属层作为掩模，进行栅极绝缘膜的蚀刻，得到各像素tft的栅极绝缘层9。由此，各氧化物半导体层7中的隔着栅极绝缘层9与栅极电极ge重叠的区域成为沟道区域7c。
[0293]
·
step5：氧化物半导体层7的低电阻化处理以及层间绝缘层10的形成
[0294]
接着，也可以进行各氧化物半导体层7的低电阻化处理，形成低电阻区域。作为低电阻化处理，例如可以进行等离子体处理。由此，在从基板1的主面的法线方向来看时，各氧化物半导体层7中的位于沟道区域7c的两侧且露出的区域成为电阻率比沟道区域7c低的低电阻区域。低电阻区域也可以是导电体区域(例如片电阻：200ω/
□
以下)。低电阻区域包含位于沟道区域7c的源极侧的第1区域7s以及位于漏极侧的第2区域7d。
[0295]
接着，形成将各像素tft的氧化物半导体层7和栅极绝缘层9以及栅极金属层覆盖的层间绝缘层10。作为层间绝缘层10，能够通过将氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘层设为单层或将其层叠而形成。无机绝缘层的厚度可以是100nm以上、500nm以下。当使用氮化硅膜等使氧化物半导体还原的绝缘膜形成层间绝缘层10时，能够将氧化物半导体层7中的与层间绝缘层10接触的区域(在此为低电阻区域)的电阻率维持得低，因而是优选的。在此，作为层间绝缘层10，例如通过cvd法形成以sio2层为下层、以sinx层为上层的层叠膜。
[0296]
此外，也可以不进行等离子体处理，而是通过使包含氮化硅膜等使氧化物半导体还原的绝缘膜的层间绝缘层10与氧化物半导体层7的露出区域接触，来使氧化物半导体层7的露出区域低电阻化。
[0297]
之后，例如通过干式蚀刻来进行层间绝缘层10的图案化。由此，在层间绝缘层10形成：第1开口部10s，其使各氧化物半导体层7的第1区域7s的一部分露出；以及第2开口部10d，其使第2区域7d的一部分露出。
[0298]
·
step6：源极金属层的形成
[0299]
接着，在层间绝缘层10上形成源极用导电膜(厚度：例如50nm以上、500nm以下)，并进行源极用导电膜的图案化。由此，形成包含各像素tft的源极电极se和漏极电极de以及多
个源极总线sl的源极金属层。这样，在各像素区域制造出tft20作为像素tft。
[0300]
作为源极用导电膜，例如能够使用从铝(al)、铬(cr)、铜(cu)、钽(ta)、钛(ti)、钼(mo)或钨(w)中选出的元素、或以这些元素为成分的合金等。例如，也可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。在此，使用以ti膜(厚度：15～70nm)为下层、以cu膜(厚度：200～400nm)为上层的层叠膜。
[0301]
·
step7：上部绝缘层13的形成
[0302]
接下来，以覆盖层间绝缘层10和源极金属层的方式形成上部绝缘层13。在此，作为上部绝缘层13，按顺序形成无机绝缘层(厚度：例如100nm以上、500nm以下)和有机绝缘层(厚度：例如1～3μm，优选2～3μm)。此外，也可以将有机绝缘层中的位于非显示区域的整个部分除去。或者，也可以不形成有机绝缘层。
[0303]
作为无机绝缘层，能够使用与层间绝缘层10同样的无机绝缘膜(作为层间绝缘层10而例示出的绝缘膜)。在此，作为无机绝缘层，例如通过cvd法形成sinx层(厚度：300nm)。有机绝缘层例如可以是包含感光性树脂材料的有机绝缘膜(例如丙烯酸系树脂膜)。
[0304]
之后，进行有机绝缘层的图案化。由此，在各像素区域px中，在有机绝缘层形成使无机绝缘层的一部分露出的开口部。接着，将有机绝缘层作为掩模，进行无机绝缘层的图案化。由此，在上部绝缘层13形成使各tft20的漏极电极de的一部分露出的像素接触孔chp。
[0305]
·
step8：像素电极pe的形成
[0306]
接着，在上部绝缘层13上和像素接触孔chp内形成第1透明导电膜(厚度：20～300nm)。作为第1透明导电膜的材料，能够使用铟-锡氧化物(ito)、铟-锌氧化物、zno等金属氧化物。之后，进行第1透明导电膜的图案化。例如，可以使用草酸系蚀刻液来进行第1透明导电膜的湿式蚀刻。由此，在各像素区域px形成像素电极pe。在各像素区域px中，像素电极pe在像素接触孔chp内连接到对应的tft20的漏极电极de。
[0307]
·
step9：电介质层17的形成
[0308]
接着，以覆盖像素电极pe的方式形成电介质层17(厚度：50～500nm)。电介质层17的材料也可以与作为上部绝缘层13的无机绝缘层的材料而例示出的材料相同。在此，作为电介质层17，例如通过cvd法形成sin膜。
[0309]
·
step10：共用电极ce的形成
[0310]
接着，在电介质层17上形成共用电极ce。
[0311]
首先，在电介质层17上形成第2透明导电膜(厚度：20～300nm)。第2透明导电膜的材料也可以与作为第1透明导电膜的材料而例示出的材料相同(例如ito)。之后，进行第2透明导电膜的图案化。在图案化中，例如可以使用草酸系蚀刻液来进行湿式蚀刻。由此，得到共用电极ce。共用电极ce按每个像素区域px具有1个或多个狭缝(开口部)或者切口部。这样，制造出有源矩阵基板101。
[0312]
此外，本实施方式的有源矩阵基板的制造方法不限于上述方法。只要以能形成附加寄生电容的方式配置像素电极pe、tft20以及源极总线sl即可，也能采用公知的其它制造方法。
[0313]
＜氧化物半导体＞
[0314]
本实施方式的各tft的氧化物半导体层中包含的氧化物半导体(也称为金属氧化物或氧化物材料。)可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物
半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
[0315]
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的两层结构的情况下，两层中的位于栅极电极侧的层(若是底栅结构则为下层，若是顶栅结构则为上层)中包含的氧化物半导体的能隙可以小于位于与栅极电极相反的一侧的层(若是底栅结构则为上层，若是顶栅结构则为下层)中包含的氧化物半导体的能隙。不过，在这些层的能隙的差比较小的情况下，位于栅极电极侧的层的氧化物半导体的能隙也可以大于位于与栅极电极相反的一侧的层的氧化物半导体的能隙。
[0316]
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
[0317]
氧化物半导体层例如也可以包含in、ga以及zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含in-ga-zn-o系的半导体(例如氧化铟镓锌)。在此，in-ga-zn-o系的半导体是in(铟)、ga(镓)、zn(锌)的三元系氧化物，in、ga以及zn的比例(组成比)没有特别限定，例如包含in：ga：zn＝2：2：1、in：ga：zn＝1：1：1、in：ga：zn＝1：1：2等。这种氧化物半导体层能由包含in-ga-zn-o系的半导体的氧化物半导体膜形成。
[0318]
in-ga-zn-o系的半导体可以是非晶质，也可以是结晶质。作为结晶质in-ga-zn-o系的半导体，优选c轴大体垂直于层面进行取向的结晶质in-ga-zn-o系的半导体。
[0319]
此外，结晶质in-ga-zn-o系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有in-ga-zn-o系半导体层的tft具有高迁移率(是a-sitft的20多倍)和低漏电流(与a-sitft相比不到百分之一)，因此，适合用作驱动tft(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路所包含的tft)和像素tft(设置于像素的tft)。
[0320]
氧化物半导体层也可以包含其它氧化物半导体来代替in-ga-zn-o系半导体。例如也可以包含in-sn-zn-o系半导体(例如in2o
3-sno
2-zno；insnzno)。in-sn-zn-o系半导体是in(铟)、sn(锡)以及zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含in-al-zn-o系半导体、in-al-sn-zn-o系半导体、zn-o系半导体、in-zn-o系半导体、zn-ti-o系半导体、cd-ge-o系半导体、cd-pb-o系半导体、cdo(氧化镉)、mg-zn-o系半导体、in-ga-sn-o系半导体、in-ga-o系半导体、zr-in-zn-o系半导体、hf-in-zn-o系半导体、al-ga-zn-o系半导体、ga-zn-o系半导体、in-ga-zn-sn-o系半导体、in-w-zn-o系半导体等。
[0321]
工业上的可利用性
[0322]
本发明的实施方式能适合应用于有源矩阵基板，特别是高清晰的有源矩阵基板。这种有源矩阵基板应用于液晶显示装置、有机电致发光(el)显示装置和无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。