脉宽调制模块、电子设备和芯片的制作方法

1.本技术涉及电路技术领域，具体涉及一种脉宽调制模块、电子设备和芯片。


背景技术：

2.在电力电子技术中广泛采用固定周期的pwm(pulse width modulation)脉宽调制技术等脉宽调制技术，但pwm信号等固定周期的调制信号的工作波形是周期性方波，在开关频率和开关频率的整数倍附近含有丰富的高次谐波，这些不期望的高次谐波容易降低整个系统的电磁兼容品质，产生很强的宽带电磁发射源，导致相关的其它电路中产生较大的噪声，甚至使其它电路难以正常工作，例如对于一些电机来说，pwm调制信号便容易在电机中产生较大的音频噪声和振动等干扰。可见，传统的脉宽调制电路容易产生高次谐波等干扰，影响所在设备工作过程中的稳定性。


技术实现要素：

3.鉴于此，本技术提供一种脉宽调制模块、电子设备和芯片，以解决传统的脉宽调制模块容易产生高次谐波等干扰的技术问题。
4.本技术提供一种脉宽调制模块，包括随机周期产生电路、比较值计算电路、周期计数电路和波形输出电路；
5.所述随机周期产生电路用于产生并输出随机周期；
6.所述比较值计算电路用于接入占空比信号，接收所述随机周期，对所述占空比信号和所述随机周期进行运算，输出比较值，所述比较值用于从第一方面限定调制波形的电平高低；
7.所述周期计数电路用于接收所述随机周期，在各个周期内产生并输出计数值，所述计数值用于从第二方面限定所述调制波形的电平高低；
8.所述波形输出电路用于对所述比较值和所述计数值进行逻辑运算，输出所述调制波形。
9.可选地，所述周期计数电路还用于在所述各个周期结束时，向所述随机周期产生电路发送周期结束信号，以使所述随机周期产生电路产生下一个随机周期。
10.可选地，所述随机周期产生电路包括伪随机数发生器和多个或门，所述伪随机数发生器包括多个随机数输出端，各个所述随机数输出端分别对应一个所述或门；各个所述或门的第一输入端接入周期下限中的一个周期参数，第二输入端连接对应的随机数输出端，输出端分别连接所述比较值计算电路和所述周期计数电路。
11.可选地，所述伪随机数发生器包括随机序列产生单元和范围调整单元；所述随机序列产生单元用于产生并输出随机序列；所述范围调整单元用于对所述随机序列进行移位，得到初始周期序列，以将所述初始周期序发送至各个所述或门，以使所述或门对所述初始周期序列和表征所述周期下限中周期参数进行或运算，得到所述随机周期。
12.可选地，所述伪随机数发生器还包括级数调整单元；所述级数调整单元连接在所
述随机序列产生单元和所述范围调整单元之间，用于将所述随机序列之外的无效位设为0。
13.可选地，所述随机序列产生单元包括n级触发器、多个n选1多路选择器和异或门；所述n级触发器包括第i 1级触发器，第i级触发器的输入端连接所述第i-1级触发器的输出端，输出端分别连接各个n选1多路选择器的一个输入端，并用于输出所述随机序列的一个随机数；其中，i从0依次取值n-1，第1级触发器的输入端连接所述异或门的输出端；所述异或门的各个输入端分别连接一个所述n选1多路选择器的输出端。
14.可选地，所述随机序列产生单元在接收所述周期计数电路输出的周期结束信号时，更新状态，各级触发器的输出作为下一级的输入，以产生下一个随机周期。
15.可选地，所述异或门接通的n选1多路选择器个数用于限定所述随机序列的位数。
16.可选地，所述伪随机数发生器和所述周期计数电路分别接入系统时钟，以使所述伪随机数发生器依据所述系统时钟产生初始随机数，所述周期计数电路依据所述系统时钟进行计数。
17.可选地，所述周期计数电路包括计数器，所述计数器用于根据所述系统时钟和各个所述随机周期内的周期随机数对所述调制波形进行计数，产生所述计数值。
18.可选地，所述波形输出电路包括第一比较器、第二比较器和sr触发器；所述第一比较器的第一输入端用于接入低电平信号，第二输入端连接所述周期计数电路的输出端，输出端连接所述sr触发器的s输入端；所述第二比较器的第一输入端连接所述周期计数电路的输出端，第二输入端连接所述比较值计算电路的输出端，输出端连接所述sr触发器的r输入端；所述sr触发器的输出端用于输出所述调制波形。
19.本技术还提供一种电子设备，包括上述任一种脉宽调制模块。
20.本技术还提供一种芯片，包括上述任一种脉宽调制模块。
21.本技术提供的脉宽调制模块、电子设备和芯片，通过随机周期产生电路产生并输出随机周期，该随机周期为随机变化的周期信号，可以使相关电磁辐射和电压电流谐波分量均匀分布在一个较宽的频率范围内，抑制脉宽调制模块所在电路中的传导电磁干扰，改善对应电路系统的电磁兼容性，通过比较值计算电路接入占空比信号，接收随机周期，对占空比信号和随机周期进行运算，输出比较值，通过周期计数电路接收随机周期，在各个周期内产生并输出计数值，再通过波形输出电路对比较值和计数值进行逻辑运算，以在各个周期输出调制波形，使调制波形在各个周期内的占空比与占空比信号一致，这样脉宽调制模块便能够以随机变化的周期信号稳定有序地输出调制波形，能够降低脉宽调制模块对所在电路系统造成的干扰，提高对应电路系统的工作稳定性。
22.进一步地，本技术提供的随机周期产生电路无需采用乘法器等运算过程复杂的器件，结构简单，不会产生复杂的运算，能够降低对应电路资源消耗；此外，异或门接通的n选1多路选择器个数用于限定随机序列的位数，因而可以通过接通对应n选1多路选择器的个数灵活调整随机序列的位数，从而灵活调整变频点的数量，提高对应的变频精度。
附图说明
23.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。
24.图1是研究方案中的pwm信号生成过程示意图；
25.图2是本技术一实施例的脉宽调制模块结构示意图；
26.图3是本技术另一实施例的脉宽调制模块结构示意图；
27.图4是本技术一实施例的随机周期产生电路结构示意图；
28.图5是本技术一实施例的伪随机数发生器结构示意图；
29.图6是本技术另一实施例的伪随机数发生器结构示意图；
30.图7是本技术另一实施例的伪随机数发生器结构示意图；
31.图8是本技术一实施例的随机周期产生过程示意图；
32.图9是本技术一实施例的波形输出电路结构示意图；
33.图10是本技术一实施例的pwm波形和周期结束信号示意图。
具体实施方式
34.发明人对pwm脉宽调制技术进行研究，发现有的方案中产生pwm的过程可以参考图1所示，首先采用伪随机数发生器生成随机码r(m)，通过随机码得到一个具有周期上限cu和周期下限cd的随机周期c(m)，随机周期c(m)包括：c(m)＝cd round((c
u-cd)*r(m)/2
m-1)；其中c(m)为第m个周期的周期计数点数，cd为依据开关频率下限fd设置的周期计数点数的上限值，cu为依据开关频率上限fu设置的周期计数点数的下限值，当周期计数时钟clk的频率为fk时，cd＝fk/fd，cu＝fk/fu，r(m)为伪随机码，m为伪随机码的长度，round(x)表示实数x四舍五入后的整数。再根据所需调制的占空比和随机周期c(m)计算出pwm脉冲的比较值，其计算方式如下：
[0035][0036]
其中w(m)为第m个周期的正电平计数点数，vr(m)和c(m)分别为第m个周期的输入参考波和周期计数点数，vm是脉宽调制参考波输入上限值。这类方案通常以时钟clk对随机周期进行计数，计数开始时，将pwm脉冲信号拉高，计数达到pwm脉冲的比较值时，将pwm脉冲信号拉低，以此随机pwm的调制。发明人进一步研究发现上述方案的随机周期的生成方式，计算过程涉及乘法、加法以及位移运算，相对复杂，且对于数字电路来说，乘法器会消耗非常多的电路资源。此时该技术在运用时，伪随机码的长度一般是固定的，容易导致变频范围内变频点的个数不可调。
[0037]
针对上述问题，本技术通过随机周期产生电路产生并输出随机周期，使相关电磁辐射和电压电流谐波分量均匀分布在一个较宽的频率范围内，抑制脉宽调制模块所在电路中的传导电磁干扰，改善对应电路系统的电磁兼容性；且随机周期产生电路无需采用乘法器等运算过程复杂的器件，结构简单，不会产生复杂的运算，能够降低对应电路资源消耗；对应异或门接通的n选1多路选择器个数用于限定随机序列的位数，因而可以通过接通对应n选1多路选择器的个数灵活调整随机序列的位数，从而灵活调整变频点的数量和对应的变频精度。
[0038]
下面结合附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描
述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0039]
本技术第一方面提供一种脉宽调制模块，参考图2至图3所示，上述脉宽调制模块包括随机周期产生电路110、比较值计算电路120、周期计数电路130和波形输出电路140；
[0040]
所述随机周期产生电路110用于产生并输出随机周期；
[0041]
所述比较值计算电路120用于接入占空比信号，接收所述随机周期，对所述占空比信号和所述随机周期进行运算，输出比较值，所述比较值用于从第一方面限定调制波形的电平高低；
[0042]
所述周期计数电路130用于接收所述随机周期，在各个周期内产生并输出计数值，所述计数值用于从第二方面限定所述调制波形的电平高低；
[0043]
所述波形输出电路140用于对所述比较值和所述计数值进行逻辑运算，输出所述调制波形，以使调制波形在各个周期的占空比均与比较值计算电路120接入的占空比信号一致，更为稳定有序。
[0044]
上述脉宽调制模块，通过随机周期产生电路110产生并输出随机周期，该随机周期为随机变化的周期信号，可以使相关电磁辐射和电压电流谐波分量均匀分布在一个较宽的频率范围内，抑制脉宽调制模块所在电路中的传导电磁干扰，改善对应电路系统的电磁兼容性，通过比较值计算电路120接入占空比信号，接收随机周期，对占空比信号和随机周期进行运算，输出比较值，通过周期计数电路130接收随机周期，在各个周期内产生并输出计数值，再通过波形输出电路140对比较值和计数值进行逻辑运算，以在各个周期输出调制波形，使调制波形在各个周期内的占空比与占空比信号一致，这样脉宽调制模块便能够以随机变化的周期信号稳定有序地输出调制波形，能够降低脉宽调制模块对所在电路系统造成的干扰，提高对应电路系统的工作稳定性。
[0045]
在一个实施例中，参考图3所示，所述周期计数电路130还用于在所述各个周期结束时，向所述随机周期产生电路110发送周期结束信号，以使所述随机周期产生电路110进行状态更新，重新产生下一个随机周期，将下一个随机周期提供至比较值计算电路120和周期计数电路130，使比较值计算电路120依据新的随机周期输出新的比较值，周期计数电路130依据新的随机周期输出新的计数值。
[0046]
具体地，如图3所示，随机周期产生电路110输出的随机周期可以依据相关周期序列确定，周期序列可以包括多个周期随机数，例如图3中，freq_prd[0]表示第1个周期随机数，freq_prd[1]表示第2个周期随机数，
……
，freq_prd[n-1]表示第n个周期随机数等等。
[0047]
可选地，周期计数电路130包括至少一个计数器，以通过计数器分别在各个周期内计数，并输出计数值，在计数值表征对应随机周期结束时，向随机周期产生电路110发送周期结束信号。可选地，比较值计算电路120包括乘法器，该乘法器的一个输入端可以接入占空比信号，其他输入端接收随机周期，以对占空比信号表征的占空比参数和对应的随机周期进行乘法运算，得到表征高电平时段和/或低电平时段的比较值。具体地，上述乘法器可以接入占空比信号duty，若占空比信号duty的位宽为m，则乘法器采用的比较值计算公式可以包括：以包括：其中round(x)表示取实数x四舍五入后的整数，freq_
prd表示随机周期。
[0048]
可选地，随机周期产生电路110可以形成线性反馈移位寄存器，用于产生可重复的伪随机序列，形成随机周期。上述线性反馈移位寄存器可以包括n级触发器、多个n选1多路选择器mux和异或门等器件，通过这些器件协助，依次产生对应的随机数。具体地，随机周期产生电路110的输出序列(随机周期)趋向于随机序列，经过一定次数的迭代后，还可以得到与初始状态相同的状态值；各次迭代的最大重复间隔可根据(2^n-1)计算，其中n为触发器级数。
[0049]
可选地，比较值和计数值可以分别从不同方面限定调制波形的电平高低，波形输出电路140具体结构可以依据比较值和计数值的特征进行设定，例如可以包括比较器和/或触发器等器件，以使这些器件可以对比较值和计数值进行比较等逻辑运算，在高电平时段输出高电平，在低电平时段输出低电平，从而在各个随机周期输出稳定的pwm波形等调制波形。
[0050]
在一个实施例中，参考图3和图4所示，所述随机周期产生电路110包括伪随机数发生器111和多个或门112，所述伪随机数发生器112包括多个随机数输出端，各个所述随机数输出端分别对应一个所述或门112。各个或门112的第一输入端接入周期下限中的一个周期参数，以使随机周期产生电路110输出的随机周期大于或者等于周期下限；各个或门112的第二输入端连接对应的随机数输出端，以接收伪随机数发生器111中对应随机数输出端输出的初始随机数。各个或门112可以分别对接入的周期参数和初始随机数进行或运算，得到对应的周期随机数，输出端分别连接所述比较值计算电路120和所述周期计数电路130，以将对应的周期随机数分别发送至比较值计算电路120和周期计数电路130，各个周期随机数可以形成对应的随机周期，以使比较值计算电路120和周期计数电路130能够准确顺利地获取随机周期产生电路110产生的随机周期。
[0051]
在一个示例中，如图3所示，伪随机数发生器111和周期计数电路130还可以分别接入系统时钟，以使伪随机数发生器111依据系统时钟产生初始随机数，周期计数电路130依据系统时钟进行计数，使伪随机数发生器111和周期计数电路130分别对应的工作过程能够相互匹配。
[0052]
具体地，周期计数电路130可以包括计数器，所述计数器用于根据系统时钟以及和各个所述随机周期内的周期随机数进行计数，例如可以在系统时钟的上升沿或者下降沿等时机对周期随机数进行计数等等，产生所述计数值，将计数值提供至波形输出电路140；计数器还可以在各个随机周期结束时提供周期结束信号给到随机周期产生电路110，使随机周期产生电路110更新周期随机数，产生新的随机周期。
[0053]
在一个示例中，参考图5所示，所述伪随机数发生器111包括随机序列产生单元1111和范围调整单元1112。随机序列产生单元1111用于产生并输出随机序列，该随机序列可以包括多个随机位；范围调整单元1112用于对所述随机序列进行移位，得到初始周期序列，以使所述或门112对所述初始周期序列和表征所述周期下限中周期参数进行或运算，得到所述随机周期，从而使随机周期大于或者等于周期下限，可以提高后续确定的随机周期的规范性。
[0054]
可选地，如图5所示，范围调整单元1112包括多个随机数输出端，各个随机数输出端分别连接一个或门112，以向对应或门112输出一个初始随机数，如图5所示，范围调整单
元1112输出的初始随机数包括：第1个初始随机数lfsr[0]，第2个初始随机数lfsr[1]，
……
，第n个初始随机数lfsr[n-1]等等；这样或门112可以对周期参数和初始随机数进行或运算，得的周期随机数。可选地，或门112接入的各个周期参数用于表征周期下限。如图5所示，或门112输出的周期随机数包括：第1个周期随机数freq_prd[0]，第2个周期随机数freq_prd[1]，
……
，表示第n个周期随机数freq_prd[n-1]，这些周期随机数可以形成对应的随机周期。
[0055]
在一个示例中，参考图6所示，所述伪随机数发生器111还包括级数调整单元1113；所述级数调整单元1113连接在所述随机序列产生单元1111和所述范围调整单元1112之间，用于将所述随机序列之外的无效位设为0，使这些无效位具有固定且不影响整个序列实际含义的数值，能够提高后续处理随机序列中各随机位等处理过程中的稳定性。
[0056]
在一个示例中，参考图7所示，所述随机序列产生单元1111包括n级触发器1111a、多个n选1多路选择器1111b和异或门1111c；如图7所示，包括n级触发器1111a包括第1级触发器dff[0]、第2级触发器dff[1]、
……
、第n-1级触发器dff[n-2]和第n级触发器dff[n-1]，多个n选1多路选择器1111b包括第一选择器mux[0]、第二选择器mux[1]、第三选择器mux[3]和第四选择器mux[4]。
[0057]
所述n级触发器1111a包括第i 1级触发器，第i级触发器的输入端连接所述第i-1级触发器的输出端，输出端分别连接各个n选1多路选择器的一个输入端，并用于输出所述随机序列的一个随机数，例如可以将输出的随机数提供至级数调整单元1113或者范围调整单元1112；所述异或门1111c的各个输入端分别连接一个所述n选1多路选择器1111b的输出端。
[0058]
其中，i从0依次取值n-1，n可以依据随机周期的范围设定，比如可以设为16等值。如图7所示，第1级触发器dff[0]的输入端连接异或门1111c的输出端，输出端分别连接第2级触发器dff[1]的输入端、各个n选1多路选择器1111b的一个输入端和级数调整单元1113；第2级触发器dff[1]的输入端连接异或门1111c的输出端，输出端分别连接第3级触发器dff[2]的输入端、各个n选1多路选择器1111b的一个输入端和级数调整单元1113；
……
；第n-1级触发器dff[n-2]的输入端连接异或门1111c的输出端，输出端分别连接第n-2级触发器dff[n-3]的输入端、各个n选1多路选择器1111b的一个输入端和级数调整单元1113；第n级触发器dff[n-1]的输入端连接异或门1111c的输出端，输出端分别连接第n-1级触发器dff[n-2]的输入端、各个n选1多路选择器1111b的一个输入端和级数调整单元1113；异或门1111c的各个输入端分别连接第一选择器mux[0]、第二选择器mux[1]、第三选择器mux[3]和第四选择器mux[4]的输出端。可选地，在工作过程中，各个n选1多路选择器1111b可以仅接通n级触发器1111a中的部分触发器，以通过所接通的触发器产生对应位数的随机序列。
[0059]
在一个示例中，所述随机序列产生单元1111(如n级触发器1111a等器件)在接收所述周期计数电路130输出的周期结束信号时，更新状态，各级触发器1111a的输出作为下一级的输入，以产生下一个随机周期。本示例中，如图4至图7所示，随机周期产生电路110依据周期计数电路130反馈的周期结束信号来更新状态，也就是说在每个随机周期结束后更新一次随机周期产生电路110中各级触发器1111a等相关器件的状态，更新状态时，每级触发器的输出会作为下一级的输入，并且都会连接到各个n选1多路选择器1111b的输入端，各个n选1多路选择器1111b的输出经过异或给到第1级触发器dff[0]的输入端。
[0060]
可选地，上述异或门1111c接通的n选1多路选择器个数用于限定所述随机序列的位数，以通过接通对应n选1多路选择器的个数灵活调整随机序列的位数，从而灵活调整变频点的数量和对应的变频精度。例如异或门1111c接入8个n选1多路选择器，可以构建8级的随机序列产生单元，该8级的随机序列产生单元可以产生包括8位随机数的随机序列；异或门1111c接入9个n选1多路选择器，可以构建9级的随机序列产生单元，该9级的随机序列产生单元可以产生包括9位随机数的随机序列等等。因此，用户可通过调整每个n选1多路选择器1111b的输出来构建不同级数的随机序列产生单元，以图7中构建一个9级的随机序列为例，第一选择器mux[0]至第三选择器mux[3]可以分别选择第9级触发器dff[8]、第7级触发器dff[6]、第6级触发器dff[5]以及第5级触发器dff[4]的输出给到异或门1111c，则第1级至第9级触发器dff[0:8]就组成了一个9级的随机序列产生单元，其将具有2^9-1＝511个状态会重复随机遍历。
[0061]
在一个示例中，以随机周期包括16位周期随机数，随机序列产生单元1111采用9级触发器产生包括9位随机数的随机序列为例对图7所示伪随机数发生器111的工作过程进行说明。此时触发器第1级触发器dff[0]至第9级触发器dff[8]为有效级数，可以产生有效的随机位，第10级触发器dff[9]至第16级触发器dff[15]为无效级数，可以对应无效位。参考图8所示，假设某一状态下触发器的输出为110010111xxxxxxx，其中x表示无效位，可以取1或0等值。级数调整单元1113调整将无效位(也可以称为无效级数)清零，此时级数调整单元1113输出的整个序列为1100101110000000。范围调整单元1112对随机序列进行移位，将随机序列位移到所期望的位区间，如图8所示，若期望第3位至第11位作为随机序列的随机位区间，分别将随机序列的各根随机位向右移3位，得到初始周期序列，此时初始周期序列包括随机序列所在的随机位和随机序列之外的非随机位(如置0的无效位)。若周期下限的各个周期参数依次配置为1010000000001000，则各个或门112可以分别接入一个周期参数。然后各个或门112可以分别将周期下限与随机位范围调整后的初始周期序列相或得到随机周期，具体可以将周期下限的各个周期参数与初始周期序列的各个位(包括随机位和非随机位)相或。此时随机周期值范围下限为pd 2i，上限为其中pd为周期下限配置值，i为随机周期输出中随机序列的最低位，j为随机周期输出中随机序列的最高位，如图8所示，i＝3，j＝11，假设系统时钟频率为f
sys
，则可以得到随机变频的上限值fu＝f
sys
/(pd 2i)，随机变频的下限值变频精度为2i，变频点的数量为2
j-i 1-1，当j、i之间的间隔越大，即异或门1111c接通的n选1多路选择器的个数越多，变频点越多，可使emi(电磁干扰)的分布更加均匀，可以更好的抑制相关开关电路中的传导电磁干扰，改善系统电磁兼容性。上述随机周期的产生过程可以表征上述各个实施例提供的随机周期产生电路110，结构简单，没有复杂的运算，能够降低对应电路资源消耗，还可以灵活调整变频的精度和变频点的数量。
[0062]
在一个实施例中，参考图9所示，所述波形输出电路140包括第一比较器141、第二比较器142和sr触发器143；第一比较器141的第一输入端用于接入低电平信号(如0)，第一比较器141的第二输入端连接所述周期计数电路130的输出端，以接入计数值，第一比较器141的输出端连接所述sr触发器143的s输入端；第二比较器142的第一输入端连接所述周期计数电路130的输出端，以接入计数值，第二比较器142的第二输入端连接所述比较值计算
电路120的输出端，以接入比较值，第二比较器142的输出端连接所述sr触发器143的r输入端；所述sr触发器143的输出端用于输出所述调制波形。
[0063]
具体工作过程中，第一比较器141将当前计数值与低电平信号进行比较，产生置位信号置位sr触发器143，使sr触发器14的输出拉高；第二比较器142将当前计数值与比较值进行比较，产生复位信号复位sr触发器143，将sr触发器143的输出拉低，从而形成对应的调制波形。若上述调制波形包括pwm波形，占空比信号表征50％这一占空比值，对应的pwm波形和周期结束信号可以参考图10所示，图中f(k)表征第k 1个变频点对应的随机周期，k从0依次取至2
j-i 1-1，例如f(0)表征第1个变频点对应的随机周期，f(1)表征第2个变频点对应的随机周期，
……
，f(2
j-i 1-1)表征第2
j-i 1
个变频点对应的随机周期等等。图10表明，对应的脉宽调制模块能够在各个随机周期稳定地输出pwm波形，并在各个随机周期结束时产生对应的周期结束信号。
[0064]
以上脉宽调制模块，通过随机周期产生电路110产生并输出随机周期，该随机周期为随机变化的周期信号，可以使相关电磁辐射和电压电流谐波分量均匀分布在一个较宽的频率范围内，抑制脉宽调制模块所在电路中的传导电磁干扰，改善对应电路系统的电磁兼容性，通过比较值计算电路120接入占空比信号，接收随机周期，对占空比信号和随机周期进行运算，输出比较值，通过周期计数电路130接收随机周期，在各个周期内产生并输出计数值，再通过波形输出电路140对比较值和计数值进行逻辑运算，以在各个周期输出调制波形，使调制波形在各个周期内的占空比与占空比信号一致，这样脉宽调制模块便能够以随机变化的周期信号稳定有序地输出调制波形，能够降低脉宽调制模块对所在电路系统造成的干扰，提高对应电路系统的工作稳定性。其中随机周期产生电路110无需采用乘法器等运算过程复杂的器件，结构简单，不会产生复杂的运算，能够降低对应电路资源消耗；异或门1111c接通的n选1多路选择器个数用于限定随机序列的位数，因而可以通过接通对应n选1多路选择器的个数灵活调整随机序列的位数，从而灵活调整变频点的数量和对应的变频精度。
[0065]
本技术在第二方面提供一种电子设备，包括上述任一实施例所述的脉宽调制模块。该电子设备可以包括电机和/或其他驱动设备等需要采用脉宽调制模块生成调制波形进行驱动等工作的设备，其可以采用上述脉宽调制模块以随机周期稳定地输出pwm波形等调制波形，抑制脉宽调制模块在电子设备中产生的电磁干扰，改善对应电子设备的电磁兼容性，还可以降低相关电路资源消耗，灵活调整其中变频点的数量。
[0066]
本技术在第三方面提供一种芯片，包括上述任一实施例所述的脉宽调制模块。该芯片可以设于电机和/或其他驱动设备等需要采用脉宽调制模块生成调制波形进行驱动等工作的电子设备。在工作过程中，上述芯片可以采用任一实施例所述的脉宽调制模块以随机周期稳定地输出调制波形，抑制脉宽调制模块在芯片所包括的电路中造成电磁干扰，改善芯片的电磁兼容性。
[0067]
尽管已经相对于一个或多个实现方式示出并描述了本技术，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本技术包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现
方式中的功能的公开结构不等同。
[0068]
即，以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。
[0069]
另外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0070]
为了使本领域任何技术人员能够实现和使用本技术，本技术给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本技术。在其它实施例中，不会对公知的过程进行详细阐述，以避免不必要的细节使本技术的描述变得晦涩。因此，本技术并非旨在限于所示的实施例，而是与符合本技术所公开的原理和特征的最广范围相一致。