开关装置及反馈电阻电路的制作方法

1.本发明涉及接收机信号处理技术领域，特别是涉及一种开关装置及反馈电阻电路。


背景技术：

2.在接收机系统中，接收机接收的信号变化范围很大，为了解调强弱不同的接收信号，系统通过agc（automatic gain control，自动增益控制电路）来控制pga（programmable gain amplifier，可编程增益放大器）实现输出信号保持在一定的幅度，且增益调整步进一般要实现分贝（db）线性。pga一般采用可编程电阻调节增益，可以通过改变反馈电阻，从而改变反馈电阻和输入电阻之间的比值，从而实现电路增益的变化。在主流的cmos工艺中，一般使用mos管作为开关来调节电阻阻值，或者将mos开关设为cmos型，即包括一组并联的pmos管和nmos管。
3.经发明人研究发现，现有的pga存在带宽低的问题。


技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种能够提高pga的带宽的开关装置及反馈电阻电路。
5.第一方面，本技术提供了一种开关装置，应用于可编程增益放大器，可编程增益放大器包括运算放大器和反馈电阻，该装置包括：第一晶体管和衬底电压选择模块；第一晶体管的第一传输端用于连接运算放大器的输入端；第一晶体管的第二传输端用于通过反馈电阻连接运算放大器的输出端；第一晶体管的控制端用于连接第一选通控制电路，用于响应第一选通控制电路输出的第一选通控制信号，用以进入选通状态或关断状态；衬底电压选择模块的输出端连接第一晶体管的第三传输端，衬底电压选择模块的一输入端用于连接运算放大器的输入端，衬底电压选择模块的控制端用于连接第一选通控制电路；衬底电压选择模块用于在第一晶体管处于选通状态的情况下，为第一晶体管的衬底传输运算放大器的输入电压。
6.在其中一个实施例中，衬底电压选择模块的另一输入端用于接入地电平；衬底电压选择模块还用于在第一晶体管处于关断状态的情况下，为第一晶体管的衬底传输地电平。
7.在其中一个实施例中，衬底电压选择模块包括第一电压选择单元和第二电压选择单元；第一电压选择单元的输出端连接第一晶体管的第三传输端，第一电压选择单元的输入端用于连接运算放大器的输入端，第一电压选择单元的控制端用于连接第一选通控制电路，以使第一电压选择单元与第一晶体管同时处于选通状态或关断状态；第一电压选择单元用于在第一晶体管处于选通状态的情况下，为第一晶体管的衬底传输运算放大器的输
入电压；第二电压选择单元的输出端分别连接第一晶体管的第三传输端和第一电压选择单元的输出端，第二电压选择单元的输入端用于接入地电平，第二电压选择单元的控制端用于连接第二选通控制电路，第二电压选择单元用于响应第二选通控制电路输出的第二选通控制信号，以进入选通状态或关断状态，其中，第二选通控制信号为第一选通控制信号的反向信号；第二电压选择单元用于在第一晶体管处于关断状态的情况下，进入选通状态，用以为第一晶体管的衬底传输地电平。
8.在其中一个实施例中，第一电压选择单元包括第二晶体管，第二电压选择电路包括第三晶体管；第二晶体管的第一传输端用于连接运算放大器的输入端，第二晶体管的第二传输端连接第一晶体管的第三传输端，第二晶体管的控制端用于连接第一选通控制电路；第三晶体管的第一传输端用于接入地电平，第三晶体管的第二传输端分别连接第一晶体管的第三传输端和第二晶体管的第二传输端，第三晶体管的控制端用于连接第二选通控制电路。
9.在其中一个实施例中，第二晶体管为第一nmos管，第三晶体管为第二nmos管；第二晶体管的第一传输端为第一nmos管的源极，第二晶体管的第二传输端为第一nmos管的漏极，第二晶体管的控制端为第一nmos管的栅极；第三晶体管的第一传输端为第二nmos管的源极，第三晶体管的第二传输端为第二nmos管的漏极，第三晶体管的控制端为第二nmos管的栅极。
10.在其中一个实施例中，第一晶体管为第三nmos管，第一晶体管的第一传输端为第三nmos管的源极，第一晶体管的第二传输端为第三nmos管的漏极，第一晶体管的第三传输端为第三nmos管的衬底，第一晶体管的控制端为第三nmos管的栅极。
11.第二方面，还提供了一种反馈电阻电路，该电路包括多个电阻和多个如上述的开关装置；其中：多个电阻依次连接，且多个电阻中的首个电阻的一端用于连接运算放大器的输出端；各开关装置的第一端均用于连接运算放大器的输入端，各开关装置的第二端分别一一对应连接在多个电阻的相邻两个电阻之间；其中，开关装置的第一端为第一晶体管的第一传输端，开关装置的第二端为第一晶体管的第二传输端。
12.在其中一个实施例中，首个电阻与多个电阻中剩余电阻的阻值关系为：其中，r1为首个电阻的阻值；ri为第i个电阻的阻值，。
13.在其中一个实施例中，多个开关装置中的首个开关装置与多个开关装置中剩余开关装置的选通电阻阻值关系为：其中，首个开关装置的第二端连接在首个电阻和第2个电阻之间；r
sw1
为首个开关装置的选通电阻阻值；r
swj
为多个开关装置中第j个开关装置的选通电阻阻值，
。
14.在其中一个实施例中，在第k个开关装置处于选通状态的情况下，反馈电阻电路的总反馈电阻阻值为：其中，r
sw1
为首个开关装置的选通电阻阻值，r1为首个电阻的阻值，。
15.上述开关装置及反馈电阻电路，应用于可编程增益放大器，可编程增益放大器包括运算放大器和反馈电阻，所述装置包括：第一晶体管和衬底电压选择模块；第一晶体管的第一传输端用于连接运算放大器的输入端；第一晶体管的第二传输端用于通过反馈电阻连接运算放大器的输出端；第一晶体管的控制端用于连接第一选通控制电路，用于响应第一选通控制电路输出的第一选通控制信号，用以进入选通状态或关断状态；衬底电压选择模块的输出端连接第一晶体管的第三传输端，衬底电压选择模块的一输入端用于连接运算放大器的输入端，衬底电压选择模块的控制端用于连接第一选通控制电路；衬底电压选择模块用于在第一晶体管处于选通状态的情况下，为第一晶体管的衬底传输运算放大器的输入电压。基于上述结构，可以在第一晶体管处于选通状态的情况下，通过衬底电压选择模块为第一晶体管的衬底传输运算放大器的输入电压，可以减小第一晶体管的第一传输端和衬底之间的电压差值，从而降低第一晶体管的开关选通阈值，在选通电阻不变的情况下可以降低开关尺寸，从而减小了可编程增益放大器的容性负载，进而可以提高可编程增益放大器的带宽。
附图说明
16.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为一个实施例中典型的pga电路的结构示意图；图2为一个实施例中cmos型mos管开关的结构示意图；图3为一个实施例中开关装置的第一结构框图；图4为一个实施例中开关装置的第二结构框图；图5为其中一个实施例中开关装置的结构示意图；图6为一个实施例中反馈电阻电路的结构示意图；图7为一个具体的实施例中pga电路的结构示意图；图8为一个具体的实施例中pga跨阻放大器电路的结构示意图。
具体实施方式
18.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本技术的公开内容更加透彻全面。
19.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
20.可以理解，本技术所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本技术的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
21.可以理解，以下实施例中的“连接”，如果被连接的装置、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。
22.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
23.在接收机系统中，接收机接收的信号变化范围很大，为了解调强弱不同的接收信号，接收机系统通过agc（自动增益控制电路，automatic gain control）来控制pga（programmable gain amplifier，可编程增益放大器），以使得输出信号保持在一定的幅度，且pga的增益调整步进一般要实现分贝（db）线性。pga一般采用可编程电阻调节增益，如图1所示，典型的pga电路通过改变反馈电阻r2，从而改变反馈电阻r2和输入电阻r1之间的比值，进而实现电路增益的变化。在主流的cmos工艺中，一般使用mos管作为开关来调节电阻阻值，但mos管开关的导通电阻的非线性降低了pga的增益精度和动态范围。
24.为了降低mos管开关的导通电阻的非线性的传统做法是增加mos管的宽长比，或者如图2所示，将mos管开关设为cmos型，即cmos型mos管开关包括一组并联的pmos管220和nmos管210。由于pmos管220的载流子迁移率仅为nmos管210的1/2~1/3左右，如需产生互补的cmos型开关，要使nmos管210的电阻和pmos管220的电阻相等，则需要的pmos管220尺寸约nmos管210的2~3倍，因此在相同的导通电阻下，cmos型mos管开关的寄生电容约为nmos管开关的1.5~2倍，cmos型mos管开关引入较大的寄生电容，降低了pga的带宽。
25.由pga的原理可知，pga的输入端的输入信号幅度较小，当pga电路的共模电压小于等于半电平时，可以将nmos开关的源极连接在pga的输入端，从而可以降低mos管的选通电阻的非线性的影响。由于pga的共模电压一般偏置在半电平附近，从而可以承受更大的输入和输出摆幅，但由于nmos管开关的衬底一般连接在芯片的最低电平，并由于nmos管体效应的影响，nmos管源极和衬底的电压差绝对值越大时，nmos管的导通阈值vth越大，当vth越大时，需要更大的尺寸来降低开关电阻，从而会提高pga的容性负载。
26.基于以上原因，本技术提供了一种提高pga的带宽的开关装置及反馈电阻电路。
27.在一个实施例中，如图3所示，提供了一种开关装置30，应用于可编程增益放大器，可编程增益放大器包括运算放大器40和反馈电阻50，所述装置包括：第一晶体管310和衬底电压选择模块320；第一晶体管310的第一传输端用于连接运算放大器40的输入端；第一晶体管310的
第二传输端用于通过反馈电阻50连接运算放大器40的输出端；第一晶体管310的控制端用于连接第一选通控制电路60，用于响应第一选通控制电路60输出的第一选通控制信号，用以进入选通状态或关断状态；衬底电压选择模块320的输出端连接第一晶体管310的第三传输端，衬底电压选择模块320的一输入端用于连接运算放大器40的输入端，衬底电压选择模块320的控制端用于连接第一选通控制电路60；衬底电压选择模块320用于在第一晶体管310处于选通状态的情况下，为第一晶体管310的衬底传输运算放大器40的输入电压。
28.其中，运算放大器40可以是单极放大器或者多级放大器，第一晶体管310可以是结型场效应管（jfet）、mos管或者其它开关管，mos管可以为nmos管或pmos管，第一选通控制电路60可以是agc中的电路，第一选通控制信号可以为agc输出的信号，可以是电平信号。
29.具体而言，第一晶体管310响应于第一选通控制电路60输出的第一选通控制信号，第一晶体管310在处于选通状态的情况下，运算放大器40的输出端可以通过反馈电阻50和该开关装置向运算放大器40的输入端反馈输出信号。作为一个示例，若第一选通控制信号为高电平，则第一晶体管310进入选通状态，运算放大器40的输出信号可以经过反馈电阻50和该开关装置传输到运算放大器40的输入端。
30.具体地，第一晶体管310的第一传输端用于连接运算放大器40的输入端，第一晶体管310的第二传输端用于通过反馈电阻50连接运算放大器40的输出端，第一晶体管310的控制端用于连接第一选通控制电路60。示例性地，第一晶体管310的第二传输端用于连接一个电阻的一端，该电阻的另一端用于连接运算放大器40的输出端。
31.具体地，衬底电压选择模块320的一输入端用于连接运算放大器40的输入端，衬底电压选择模块320的输出端连接第一晶体管310的第三传输端，衬底电压选择模块320的控制端用于连接第一选通控制电路60。基于上述结构，在第一晶体管310处于选通状态的情况下，衬底电压选择模块320可以根据第一选通控制电路60输出的第一选通控制信号，将运算放大器40的输入电压传输到第一晶体管310的衬底，用以减小第一晶体管310的第一传输端和衬底之间的电压差值。示例性地，衬底电压选择模块320可以响应于第一选通控制信号，用以将运算放大器40的输入电压传输到第一晶体管310的衬底。
32.在一些具体实施例中，第一晶体管和衬底电压选择模块；第一晶体管的第一传输端用于连接运算放大器的输入端；第一晶体管的第二传输端用于通过反馈电阻连接运算放大器的输出端；第一晶体管的控制端用于连接第一选通控制电路，用于响应第一选通控制电路输出的第一选通控制信号，用以进入选通状态或关断状态；衬底电压选择模块的输出端连接第一晶体管的第三传输端，衬底电压选择模块的一输入端用于连接运算放大器的输入端，衬底电压选择模块的控制端用于连接第一选通控制电路；衬底电压选择模块用于在第一晶体管处于选通状态的情况下，为第一晶体管的衬底传输运算放大器的输入电压。基于上述结构，可以在第一晶体管处于选通状态的情况下，通过衬底电压选择模块为第一晶体管的衬底传输运算放大器的输入电压，可以减小第一晶体管的第一传输端和衬底之间的电压差值，从而降低第一晶体管的开关选通阈值，在选通电阻不变的情况下可以降低开关尺寸，从而减小了可编程增益放大器的容性负载，进而可以提高可编程增益放大器的带宽。
33.在一个实施例中，衬底电压选择模块的另一输入端用于接入地电平；衬底电压选择模块还用于在第一晶体管处于关断状态的情况下，为第一晶体管的
衬底传输地电平。
34.具体地，衬底电压选择模块的另一输入端用于接入地电平。基于上述结构，在第一晶体管处于关断状态的情况下，衬底电压选择模块可以为第一晶体管的衬底传输地电平。
35.在一些具体实施例中，在第一晶体管处于关断状态的情况下，衬底电压选择模块通过另一输入端为第一晶体管的衬底传输地电平，从而可以使第一晶体管保持更好的关断状态，进而可以避免衬底的电压和第二传输端的电压反偏。
36.在一个实施例中，如图4所示，衬底电压选择模块包括第一电压选择单元321和第二电压选择单元322；第一电压选择单元321的输出端连接第一晶体管310的第三传输端，第一电压选择单元321的输入端用于连接运算放大器40的输入端，第一电压选择单元321的控制端用于连接第一选通控制电路60，以使第一电压选择单元321与第一晶体管310同时处于选通状态或关断状态；第一电压选择单元321用于在第一晶体管310处于选通状态的情况下，为第一晶体管310的衬底传输运算放大器40的输入电压；第二电压选择单元322的输出端分别连接第一晶体管310的第三传输端和第一电压选择单元321的输出端，第二电压选择单元322的输入端用于接入地电平，第二电压选择单元322的控制端用于连接第二选通控制电路70，第二电压选择单元322用于响应第二选通控制电路70输出的第二选通控制信号，以进入选通状态或关断状态，其中，第二选通控制信号为第一选通控制信号的反向信号；第二电压选择单元322用于在第一晶体管310处于关断状态的情况下，进入选通状态，用以为第一晶体管310的衬底传输地电平。
37.其中，第二选通控制电路70可以是agc中的电路。
38.具体地，第一电压选择单元321的输出端连接第一晶体管310的第三传输端，第一电压选择单元321的输入端用于连接运算放大器40的输入端，第一电压选择单元321的控制端用于连接第一选通控制电路60。基于上述结构，第一电压选择单元321可以与第一晶体管310同时处于选通状态或关断状态，第一电压选择单元321可以在第一晶体管310处于选通状态的情况下，为第一晶体管310的衬底传输运算放大器40的输入电压。示例性地，若第一选通控制信号为高电平，则第一晶体管310与第一电压选择单元321进入选通状态，运算放大器40的输出电压通过第一晶体管310传输到运算放大器40的输入端，第一电压选择单元321为第一晶体管310的衬底传输运算放大器40的输入电压，从而可以减小第一晶体管310的第一传输端和衬底间的电压差值。
39.第二电压选择单元322的输出端分别连接第一晶体管310的第三传输端和第一电压选择单元321的输出端；第二电压选择单元322的输入端用于接入地电平；第二电压选择单元322的控制端用于连接第二选通控制电路70。基于上述结构，第二电压选择单元322可以响应第二选通控制电路70输出的第二选通控制信号，其中，第二选通控制信号为第一选通控制信号的反向信号。示例性地，若第一选通控制信号为高电平，则第二选通控制信号为低电平；若第一选通控制信号为低电平，则第二选通控制信号为高电平。第二电压选择单元322可以在第一晶体管310处于关断状态的情况下，进入选通状态，用以为第一晶体管310的衬底传输地电平，从而可以使第一晶体管310保持更好的关断状态，进而可以避免衬底的电压和第二传输端的电压反偏。
40.在一个具体的实施例中，若第一选通控制信号为高电平，则第二选通控制信号为
低电平，第一晶体管和第一电压选择单元进入选通状态，第二电压选择单元进入关断状态，运算放大器的输出电压通过反馈电阻和第一晶体管传输到运算放大器的输入端，第一电压选择单元为第一晶体管的衬底传输运算放大器的输入电压。若第一选通控制信号为低电平，则第二选通控制信号为高电平，第一晶体管和第一电压选择单元进入关断状态，第二电压选择单元进入选通状态，第二电压选择单元为第一晶体管的衬底传输地电平。
41.在一个实施例中，第一电压选择单元包括第二晶体管，第二电压选择电路包括第三晶体管；第二晶体管的第一传输端用于连接运算放大器的输入端，第二晶体管的第二传输端连接第一晶体管的第三传输端，第二晶体管的控制端用于连接第一选通控制电路；第三晶体管的第一传输端用于接入地电平，第三晶体管的第二传输端分别连接第一晶体管的第三传输端和第二晶体管的第二传输端，第三晶体管的控制端用于连接第二选通控制电路。
42.具体而言，第一电压选择单元可包括第二晶体管，第二电压选择电路可包括第三晶体管；其中，第二晶体管可以是jfet、mos管或者其它开关管，mos管可以为nmos管或pmos管；第三晶体管可以是jfet、mos管或者其它开关管，mos管可以为nmos管或pmos管。
43.具体地，第二晶体管的第一传输端用于连接运算放大器的输入端，第二晶体管的第二传输端连接第一晶体管的第三传输端，第二晶体管的控制端用于连接第一选通控制电路。基于上述结构，第二晶体管可以与第一晶体管同时处于选通状态或关断状态，第二晶体管可以在第一晶体管处于选通状态的情况下，为第一晶体管的衬底传输运算放大器的输入电压。
44.具体地，第三晶体管的第一传输端用于接入地电平，第三晶体管的第二传输端分别连接第一晶体管的第三传输端和第二晶体管的第二传输端，第三晶体管的控制端用于连接第二选通控制电路。基于上述结构，第三晶体管可以响应第二选通控制电路输出的第二选通控制信号，其中，第二选通控制信号为第一选通控制信号的反向信号。
45.在其中一个实施例中，第二晶体管的第三传输端和第三晶体管的第三传输端均用于接入地电平；其中，第二晶体管的第三传输端可以为第二晶体管的衬底，第三晶体管的第三传输端可以为第三晶体管的衬底。
46.在一个实施例中，第二晶体管为第一nmos管，第三晶体管为第二nmos管；第二晶体管的第一传输端为第一nmos管的源极，第二晶体管的第二传输端为第一nmos管的漏极，第二晶体管的控制端为第一nmos管的栅极；第三晶体管的第一传输端为第二nmos管的源极，第三晶体管的第二传输端为第二nmos管的漏极，第三晶体管的控制端为第二nmos管的栅极。
47.具体地，第二晶体管可以为第一nmos管，第一nmos管的源极用于连接运算放大器的输入端，第二nmos管的漏极连接第一晶体管的第三传输端，第一nmos管的栅极用于连接第一选通控制电路。
48.具体地，第三晶体管可以为第二nmos管，第二nmos管的源极用于接入地电平，第二nmos管的漏极分别连接第一晶体管的第三传输端和第一nmos管的漏极，第二nmos管的栅极用于连接第二选通控制电路。
49.在其中一个实施例中，第一nmos管和第二nmos管的衬底均用于接入地电平。
50.在一个实施例中，第一晶体管为第三nmos管，第一晶体管的第一传输端为第三nmos管的源极，第一晶体管的第二传输端为第三nmos管的漏极，第一晶体管的第三传输端为第三nmos管的衬底，第一晶体管的控制端为第三nmos管的栅极。
51.具体地，第一晶体管可以为第三nmos管，第三nmos管的源极用于连接运算放大器的输入端，第三nmos管的漏极用于通过反馈电阻连接运算放大器的输出端，第三nmos管的栅极用于连接第一选通控制电路，用于响应第一选通控制电路输出的第一选通控制信号，以进入选通状态或关断状态。
52.在一些具体实施例中，使用单位尺寸下选通电阻小的第三nmos管作为开关，并使用衬底电压选择模块降低开关选通阈值，更加显著减少可编程增益放大器的容性负载，从而进一步提高了该pga的带宽。
53.在其中一个实施例中，如图5所示，第三nmos管的源极s3用于连接运算放大器的输入端a，第三nmos管的漏极d3用于通过反馈电阻连接运算放大器的输出端b，第三nmos管的栅极g3用于连接第一选通控制电路sel_sw《i》，第一nmos管的源极s1用于连接运算放大器的输入端a，第一nmos管的漏极d1连接第三nmos管的衬底p，第一nmos管的栅极g1用于连接第一选通控制电路sel_sw《i》；第二nmos管的源极s2用于接入地电平，第二nmos管的漏极d2分别连接第一nmos管的衬底p和第一nmos管的漏极d1，第二nmos管的栅极g2用于连接第二选通控制电路sel_sw_b《i》。
54.进一步地，第三nmos管可以使用具有深阱选项的cmos工艺，第三nmos管可以通过不同的深阱隔开，从而可以实现第三nmos开关选择不同的衬底电压的功能。
55.在一个实施例中，如图6所示，还提供了一种反馈电阻电路，所述电路包括多个电阻（r1，r2，
……
，rm）和多个如上述的开关装置（sw1，sw2，
……
，swn）；其中：多个电阻依次连接，且多个电阻中的首个电阻r1的一端用于连接运算放大器的输出端b。
56.各开关装置的第一端均用于连接运算放大器的输入端a，各开关装置的第二端分别一一对应连接在多个电阻的相邻两个电阻之间；其中，开关装置的第一端为第一晶体管的第一传输端，开关装置的第二端为第一晶体管的第二传输端。
57.其中，在反馈电阻电路中，可以只有一个开关装置处于选通状态，剩余开关装置均处于关断状态。
58.具体地，反馈电阻电路可以包括m个电阻（r1，r2，
……
，rm）和n个开关装置（sw1，sw2，
……
，swn），其中，n可以等于m。m个电阻中的第1个电阻r1的第一端连接运算放大器的输出端b，第i个电阻的第一端连接第i-1个电阻的第二端，其中，。可以理解，m个电阻中的第1个电阻为首个电阻。
59.具体地，n个开关装置的第一端均连接运算放大器的输入端。第n个开关装置swn的第一端连接第m个电阻rm的第二端。除第n个开关装置swn外的n-1个各开关装置的第一端分别一一对应连接在第i-1个电阻与第i个电阻ri之间。
60.在一个实施例中，首个电阻与多个电阻中剩余电阻的阻值关系为：其中，r1为首个电阻的阻值；ri为第i个电阻的阻值，。
61.具体地，多个电阻可以是不同阻值的多个电阻，即m个电阻的阻值各不相同。第2个电阻与第1个电阻的阻值关系为：第3个电阻与第1个电阻的阻值关系为：依次类推，第i个电阻与第1个电阻的阻值关系为：，。
62.在一个实施例中，多个开关装置中的首个开关装置与多个开关装置中剩余开关装置的选通电阻阻值关系为：其中，首个开关装置的第二端连接在首个电阻和第2个电阻之间；r
sw1
为首个开关装置的选通电阻阻值；r
swj
为多个开关装置中第j个开关装置的选通电阻阻值，。
63.具体地，可以理解，选通电阻即为导通电阻。首个开关装置为第1个开关装置，第1个开关装置的第二端连接在第1个电阻和第2个之间。多个开关装置可以是不同选通电阻的多个开关装置，即n个开关装置的选通电阻阻值各不相同。第2个开关装置与第1个开关装置的选通电阻阻值关系为：第3个开关装置与第1个开关装置的选通电阻阻值关系为：第j个开关装置与第1个开关装置的选通电阻阻值关系为：，。
64.在其中一个实施例中，nmos管开关的栅长一般选择为工艺里可选的最小栅长，当nmos管开关尺寸越大时，代表nmos管开关的宽长比越大，开关的电阻值越小，由于开关的尺寸和开关的选通电阻成反比，r
sw1
阻值最小，对应第1个开关装置的尺寸最大，第2个开关装置的尺寸为第1个开关装置的尺寸的倍，第3个开关装置的尺寸为第1个开关装置的尺寸的倍，第i个开关装置的尺寸为第1个开关装置的尺寸的倍，第n个开关装置的尺寸为第1个开关装置的尺寸的倍。
65.在一个实施例中，在第k个开关装置处于选通状态的情况下，反馈电阻电路的总反馈电阻阻值为：
其中，r
sw1
为首个开关装置的选通电阻阻值，r1为首个电阻的阻值，。
66.具体而言，首个开关装置为第1个开关装置。示例性地，可以只有一个开关装置处于选通状态，在第k个开关装置处于选通状态的情况下，n个开关装置中的剩余开关装置均处于关闭状态。
67.具体地，若第1个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：；若第2个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：若第2个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：若第n个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：若第n个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：若第n个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：；若第k个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：若第k个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：若第k个开关装置处于选通状态，则反馈电阻电路的总反馈电阻阻值为：。
68.在一些具体实施例中，n个开关装置中只有一个开关装置处于选通状态，在第1个开关装置到第n个开关装置依次处于选通状态的情况下，反馈电阻电路的总反馈电阻阻值单调递增，pga的输入电阻为固定的，从而可以实现可编程增益放大器的增益的分贝（db）线性变化。
69.在一个具体的实施例中，如图7所示，可将反馈电阻电路应用于图7中的pga电路。其中，该pga包括两个输入端（分别为vinp、vinn）和两个输出端（分别为voutn、voutp）。vinp和voutn之间具有第一反馈电阻电路710，vinn和voutp之间具有第二反馈电阻电路720。第一反馈电阻电路710和第二反馈电阻电路720均包括m个电阻（r1，r2，
…
，ri，
…
，rm）和n个开关装置（sw1，sw2，
…
，swk，
…
，swn）。
70.具体地，第一反馈电阻电路710和第二反馈电阻电路720中的开关装置相对应地处于选通状态。示例性地，若第一反馈电阻电路710中的第3个开关装置处于选通状态，则第二反馈电阻电路720中的第3个开关装置也处于选通状态。
71.具体而言，该pga电路的增益由总反馈电阻阻值与输入电阻的比值决定，因此，系统通过选通不同的开关装置实现控制反馈电阻电路上的阻值变化，从而实现pga增益的切
换。
72.具体地，该pga电路的输入电阻的阻值r
入
由固定电阻的阻值r
in
和一个开关装置的阻值r
swin
决定，其中，，，。
73.示例性地，若第1个开关装置sw1处于选通状态，则该pga的增益为：，将增益转换为db，可得：，即此时pga的增益为0db。
74.示例性地，若第2个开关装置sw2处于选通状态，则该pga的增益为：，将增益转换为db，可得：，即此时pga的增益为1db。
75.示例性地，若第n个开关装置swn处于选通状态，则该pga的增益为：，将增益转换为db，可得：，即此时pga的增益为（n-1）db。
76.示例性地，若第k个开关装置swk处于选通状态，则该pga的增益为：，将增益转换为db，可得：，即此时pga的增益为（k-1）db。
77.具体地，由上述示例可以看出，从第1个开关装置sw1逐个选通至第n个开关装置swn，pga增益由0db线性变化至（n-1）db，可以实现增益的db线性变化。
78.在一个具体的实施例中，如图8所示，还可以将反馈电阻电路应用于图8中的pga跨阻放大器电路。该pga包括两个输入端（分别为vinp2、vinn2）和两个输出端（分别为voutn2、voutp2）。该pga的输入信号为电流信号i。vinp2和voutn2之间具有第一反馈电阻电路，vinn2和voutp2之间具有第二反馈电阻电路。具体地，第三反馈电阻电路810和第四反馈电阻电路820中的开关装置相对应地处于选通状态。示例性地，若第三反馈电阻电路810中的
第4个开关装置处于选通状态，则第四反馈电阻电路中820的第4个开关装置也处于选通状态。
79.在本说明书的描述中，参考术语“示例性地”、“一些具体实施例”、“具体的实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
80.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
81.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。