采用调谐凹陷深度栅极以获得改进设备线性度的多栅极高电子迁移率晶体管(HEMT)的制作方法

采用调谐凹陷深度栅极以获得改进设备线性度的多栅极高电子迁移率晶体管(hemt)
1.优先权要求
2.本专利申请要求于2020年04月09日提交的、题目为“multi-gate high electron mobility transistors(hemts)employing tuned recess depth gates for improved device linearity”的美国非临时申请号16/844479的优先权，其被转让给本技术的受让人并且在此通过引用明确并入本文。
技术领域
3.本公开的领域涉及用于无线设备的电子电路，并且更具体地，涉及用于在电路应用(诸如射频(rf)电路)中使用的高电子迁移率晶体管(hemt)。


背景技术：

4.高电子迁移率晶体管(hemt)由于其高功率和高频率能力，在包括5g网络在内的先进射频(rf)和微波应用中发挥着至关重要的作用。与在掺杂区域中形成导电沟道的金属氧化物半导体(mos)场效应晶体管(fet)(mosfet)相比，hemt导电沟道在相互接触布置的、具有不同带隙的两种材料的相交处形成在hemt中。势垒层是在窄带隙沟道层(“缓冲层”)上方接触地布置的宽带隙施主供应层。在势垒层和缓冲层的相交处产生异质结。hemt中的导电沟道可以被栅极控制以形成二维电子气(2deg)层，该二维电子气(2deg)层是在异质结处形成的具有非常高浓度的高迁移率传导电子的非常薄的层。在没有掺杂剂杂质的情况下，hemt中的2deg层用于支持高迁移率电子。hemt包括与2deg导电沟道的相对末端具有欧姆接触的源极和漏极。根据施加到hemt的势垒层上的栅极端子的电压，源极和漏极可以经由2deg彼此导电耦合。
5.氮化镓(gan)是hemt中普遍采用的材料，因为gan提供高功率密度、功率附加效率(pae)、增益和易于阻抗匹配的优异特性，这改进了rf链(例如，无线设备中的rf电路)中的整体效率。线性度是rf放大器的一个重要因素。理想情况下，fet器件将在宽的输入栅极-源极电压范围上拥有恒定(线性)的跨导(gm)。为了减轻5g放大器的线性化技术(即，使5g放大器线性地执行的方法)的负担，在器件级别，在hemt中提供了用于获得改进线性度的备选方法。在常规gan hemt中增加跨导线性度的方法已经包括：增加栅极到沟道的距离，使用原子层沉积(ald)来形成金属-绝缘体-半导体hemt(mishemt)的氧化铝(al2o3)栅极绝缘体，以及在gan缓冲层中插入delta掺杂层。这些方法导致要么将跨导保持近似线性的操作的范围减小，要么将hemt的阈值电压(v
th
)移动到更负的电压，使得hemt在耗尽模式下操作，而不是在优选的增强模式(e-mode)下操作。在耗尽模式下，2deg导电沟道导电，除非导电被栅极控制中断。因此，在耗尽模式下，hemt通常导通，对于安全和电路设计，这是主要缺点。
6.在这方面，图1中示出了常规凹陷栅极氮化铝镓(algan)/gan hemt 100(“hemt 100”)，hemt 100在e-mode下操作，这意味着晶体管在没有施加的栅极电压的情况下常关断。hemt 100包括algan的势垒层102和gan的缓冲层104，以在势垒层102和缓冲层104相交
的异质结108处形成2deg导电沟道106(“2deg 106”)。异质结108和2deg 106在x轴方向上延伸。缓冲层104形成在碳化硅(sic)衬底110上。源极112s和漏极112d在x轴方向上在势垒层102的相对端处电耦合到2deg 106。栅极114在y轴方向上凹陷到势垒层102中，并且钝化层116形成在势垒层102的表面之上。使栅极114凹陷到势垒层102中减小了栅极114下方的势垒层102在y轴方向上的厚度，使得algan/gan异质结108处的费米能级下降到势垒层102的最小导带之下。这将高迁移率载流子的2deg 106耗尽，在2deg 106中产生开口118。栅极114在x轴方向上在源极112s与漏极112d之间的长度lg确定了开口118的尺寸。使栅极114凹陷将阈值电压正向移动，这将hemt 100的操作向通常关断操作(e-mode)移动。响应于高于阈值电压的正电压被施加到栅极114，高迁移率载流子被恢复到开口118，并且耗尽的2deg 106变为导电。然而，难以改进图1中的凹陷栅极hemt 100的跨导的线性度，因为有意地使栅极到沟道的距离非常小以实现更正的阈值电压会减小2deg 106中的载流子浓度，因此负面地影响跨导线性度。


技术实现要素：

7.本文公开的方面包括多栅极高电子迁移率晶体管(hemt)，其采用调谐凹陷深度栅极以获得改进的设备线性度。在示例性方面中，提供了一种包括至少两个栅极的多栅极hemt，其中栅极中的至少一个栅极与至少一个其他栅极相比，在势垒层中凹陷相同的深度或更深的深度。将栅极凹陷到hemt的势垒层中会减小栅极下方的势垒层的厚度，从而减小在凹陷栅极下方的势垒层和缓冲层的异质结处形成的二维电子气层(2deg)导电沟道中的高迁移率载流子的密度。这可以移动hemt的阈值电压，将hemt向增强模式(e-mode或通常关断)操作移动。更靠近2deg导电沟道的凹陷栅极也可以增加对2deg导电沟道的栅极控制。在本文公开的示例性方面中，多栅极hemt具有至少一个栅极，该至少一个栅极与另一个栅极相比，凹陷到缓冲层中相同的深度或更深的深度，这与所有栅极被凹陷(例如，到更小的深度)相比，允许更小的势垒层区域在厚度上减小。这可以实现阈值电压的正向移动，而对多栅极hemt中的跨导线性度范围的负面影响较小(如果有的话)。多栅极hemt中的增加的跨导线性度意味着跨导在较大的输入电压范围上保持更接近多栅极hemt的跨导峰值水平。这与常规hemt形成对比，常规hemt包括单个较大的凹陷栅极，其中以减小的线性跨导范围为代价获得正阈值电压。
8.多栅极hemt还可以包括未凹陷到势垒层中的附加栅极。此外，多栅极hemt的栅极的凹陷深度也可以针对跨导线性度和阈值电压的正向移动的期望组合进行调谐。此外，还可以调整多栅极hemt中的相应栅极之间的距离，以进一步调谐阈值电压和跨导线性度(gvs)。gvs是跨导在栅极-源极电压vg范围上的线性度的度量，它被定义为hemt的跨导保持在峰值跨导的80％或高于峰值跨导的80％的电压范围。
9.在这方面，在一个示例性方面，公开了一种hemt。hemt包括在衬底上的缓冲层、在缓冲层上的势垒层，以及在介于势垒层的下表面与缓冲层之间的异质结处的2deg导电沟道。hemt还包括各自电耦合到2deg导电沟道的源极和漏极、包括与源极与漏极之间的势垒层直接接触的下表面的第一栅极，以及在第一栅极与漏极之间的第二栅极，其中第二栅极包括第二栅极的第二下表面，第二下表面与势垒层直接接触，并且在第一栅极的下表面下方凹陷到势垒层中一定深度。第一栅极的长度在从源极到漏极的方向上延伸，并且第二栅
极的长度在该方向上延伸。
10.在另一个示例性方面，公开了一种hemt。hemt包括在衬底上的缓冲层、在缓冲层上的势垒层，以及在介于势垒层的下表面与缓冲层之间的异质结处的2deg导电沟道。hemt还包括各自电耦合到2deg导电沟道的源极和漏极。hemt还包括第一栅极和在第一栅极的下表面与势垒层之间的第一栅极绝缘体，第一栅极包括在源极与漏极之间的势垒层上的下表面。hemt还包括在第一栅极与漏极之间的第二栅极，第二栅极包括第二下表面，该第二下表面凹陷到势垒层中的深度比第一栅极的下表面更深，并且hemt还包括在第二栅极的第二下表面与势垒层之间的第二栅极绝缘体。第一栅极的长度在从源极到漏极的方向上延伸，第二栅极的长度在该方向上延伸。
11.在另一个示例性方面，公开了一种hemt。hemt包括衬底上方的缓冲层、缓冲层上方的势垒层，以及在介于势垒层的下表面与缓冲层之间的异质结处的2deg导电沟道。hemt还包括各自电耦合到2deg导电沟道的源极和漏极。hemt还包括第一栅极、第二栅极和第三栅极，第一栅极包括与在源极与漏极之间的势垒层直接接触的下表面，第二栅极在第一栅极与漏极之间，第二栅极包括第二下表面，第二下表面与势垒层直接接触并且凹陷到势垒层中的深度比第一栅极的下表面更深，第三栅极在第二栅极与漏极之间，第三栅极包括第三栅极的第三下表面，第三下表面与势垒层直接接触并且在势垒层中凹陷的深度与第二栅极的第二下表面在势垒层中的深度相同或更深。第一栅极的长度在从源极到漏极的方向上延伸，第二栅极的长度在该方向上延伸，并且第三栅极的长度在该方向上延伸。
12.在另一个示例性方面，公开了一种制造hemt的方法。方法包括在衬底上方形成缓冲层。方法还包括在缓冲层上方布置势垒层以形成2deg导电沟道。方法还包括在2deg导电沟道的每个端处，从缓冲层去除势垒层的一部分。方法还包括在去除了所述势垒层的所述一部分的2deg导电沟道的相应端处，在缓冲层上形成源极和漏极。方法还包括使势垒层凹陷以形成凹陷栅极位置。方法还包括在势垒层上的第一栅极位置中形成第一栅极。方法还包括在势垒层上的凹陷栅极位置中形成第二栅极。方法还包括在势垒层上沉积钝化层。
附图说明
13.图1是常规高电子迁移率晶体管(hemt)的截面侧视图，该晶体管具有单个凹陷栅极以用于增强模式(e-mode)操作；
14.图2是具有调谐凹陷深度栅极的示例性多栅极hemt的截面侧视图，其中多栅极hemt包括第一肖特基栅极，该第一肖特基栅极与第二肖特基栅极相比凹陷到势垒层中相同的深度或更深的深度，以增加hemt的跨导的线性度并且使阈值电压正向地移动；
15.图3a和图3b是分别图示在栅极电压范围上的仿真漏极电流和跨导的图，该图针对的是图1中具有单个凹陷栅极的常规hemt与图2中具有不同凹陷深度的两个(2)栅极的多栅极hemt(具有第一栅极到栅极距离)和另一个多栅极hemt(如图2中的那个，具有第二栅极到栅极距离)的比较；
16.图4a和图4b是分别图示栅极电压范围上的仿真漏极电流和跨导的图，该图针对的是常规hemt和多栅极hemt的三(3)个示例，每个多栅极hemt采用(2)个栅极，其中在该示例中，第二栅极具有不同的栅极长度；
17.图5是示例性多栅极hemt的截面侧视图，该多栅极hemt包括与第二栅极相比凹陷
到势垒层中相同深度或更深深度的第一栅极，其中第一栅极和第二栅极两者都具有与势垒层的绝缘接触，以增加hemt的跨导的线性度并且使阈值电压正向地移动；
18.图6是用于制造具有调谐凹陷深度栅极的多栅极hemt(包括图2和图5中的示例性多栅极hemt)的示例性方法的流程图；
19.图7a-图7g是在根据图6中的制造方法的制造的各个示例性制造阶段中具有调谐凹陷深度栅极的多栅极hemt的该多栅极hemt的截面侧视图；
20.图8是具有调谐凹陷深度栅极的示例性三栅极hemt的截面侧视图，该三栅极hemt包括三(3)个栅极，包括与第二肖特基栅极相比凹陷到势垒层中相同深度或更深深度的第一肖特基栅极，以及与第一肖特基栅极相比凹陷相同深度或更深深度的第三栅极，以增加hemt的跨导的线性度并且使阈值电压正向地移动；
21.图9a-图9b是图示栅极电压范围上的仿真漏极电流和跨导的图，该图针对的是图1中的常规hemt、图2中的多栅极hemt(其第一栅极和第三栅极凹陷到其势垒层中相同深度的三栅极hemt)，以及具有与第一栅极相比在其势垒层中凹陷更深的第三栅极的三栅极hemt；
22.图10是示例性的基于处理器的系统的框图，该系统可以包括具有调谐凹陷深度栅极的多栅极hemt，以增加hemt的跨导的线性度并且使阈值电压正向地移动，包括但不限于图2、图5和图8中的任何多栅极hemt；以及
23.图11是示例性无线通信设备的框图，该设备包括由集成电路(ic)形成的射频(rf)组件，集成电路包括具有调谐凹陷深度栅极的多栅极hemt，以增加hemt的跨导的线性度并且使阈值电压正向地移动，包括但不限于图2、图5和图8中的任何多栅极hemt。
具体实施方式
24.现在参考附图，描述了本公开的几个示例性方面。“示例性”一词在本文中用于表示“作为示例、实例或说明”。在本文中被描述为“示例性”的任何方面不必被解释为比其他方面优选或有利。
25.本文公开的方面包括多栅极高电子迁移率晶体管(hemt)，其采用调谐凹陷深度栅极以获得改进的设备线性度。在示例性方面中，提供了一种包括至少两个栅极的多栅极hemt，其中栅极中的至少一个栅极与至少一个其他栅极相比，在势垒层中凹陷相同的深度或更深的深度。将栅极凹陷到hemt的势垒层中会减小栅极下方的势垒层的厚度，从而减小在凹陷栅极下方的势垒层和缓冲层的异质结处形成的二维电子气层(2deg)导电沟道中的高迁移率载流子的密度。这可以移动hemt的阈值电压，将hemt向增强模式(e-mode或通常关断)操作移动。更靠近2deg导电沟道的凹陷栅极也可以增加对2deg导电沟道的栅极控制。在本文公开的示例性方面中，多栅极hemt具有至少一个栅极，该至少一个栅极与另一个栅极相比，凹陷到缓冲层中相同的深度或更深的深度，这与所有栅极被凹陷到更小的深度相比，允许更小的势垒层区域在厚度上减小。这可以实现阈值电压的正向移动，而对多栅极hemt中的跨导线性度范围的负面影响较小(如果有的话)。多栅极hemt中的增加的跨导线性度意味着跨导在较大的输入电压范围上保持更接近多栅极hemt的跨导峰值水平。这与常规hemt形成对比，常规hemt包括单个较大的凹陷栅极，其中以减小的线性跨导范围为代价获得正阈值电压。
26.多栅极hemt还可以包括未凹陷到势垒层中的附加栅极。此外，多栅极hemt的栅极
的凹陷深度也可以针对跨导线性度和阈值电压的正向移动的期望组合进行调谐。此外，还可以调整多栅极hemt中的相应栅极之间的距离，以进一步调谐阈值电压和跨导线性度(gvs)。gvs是跨导在栅极-源极电压vg范围上的线性度的度量，它被定义为hemt的跨导保持在峰值跨导的80％或高于峰值跨导的80％的电压范围。
27.返回参考图1中的hemt 100，单个栅极114在x轴方向上在源极112s与漏极112d之间延伸长度lg，并且施加到栅极114的栅极-源极电压断言在长度lg上对2deg 106的影响。与hemt 100相比，在图2中以截面图图示了包括第一栅极202和第二栅极204的示例性hemt 200。hemt 200具有在势垒层206上的两个分离的栅极202、204。hemt 200的多栅极结构包括第二栅极204，该第二栅极204包括在y轴方向上凹陷的深度比第一栅极202的下表面202
bot
更深的下表面204
bot
，以使阈值电压正向地移动并且改进hemt 200的跨导线性度。通过第一栅极202和第二栅极204组合的某些凹陷深度，hemt 200可以实现增强模式(e-mode或通常关断)操作。第一栅极202的长度lg1和第二栅极204的长度lg2也在x轴方向上在hemt 200的源极208s与漏极208d之间进行测量，如图2中的截面所示的。在hemt 200的示例中，第一栅极202的长度lg1等于第二栅极204的长度lg2(即，lg1＝lg2)，并且第一栅极202和第二栅极204的总的组合长度(即，lg1 lg2)等于图1中hemt 100的栅极114的长度lg。在其他示例中，第一栅极202的长度lg1可以不等于第二栅极204的长度lg2，并且总的组合长度(lg1 lg2)可以大于或小于单个凹陷栅极hemt中的栅极的长度。
28.第二栅极204凹陷到势垒层206中第二栅极深度lg2_rs，使得第二栅极204的下表面204
bot
低于第一栅极202的下表面202
bot
(即，比第一栅极202的下表面202
bot
更凹陷)。第一栅极深度lg1_rs和第二栅极深度lg2_rs是在y轴方向上从势垒层206的上表面206
top
分别到下表面202
bot
和204
bot
的距离。第一栅极202可以凹陷到势垒层206的上表面206
top
下方的第一栅极深度lg1_rs，但是在图2的示例中，第一栅极202没有凹陷(即lg1_rs＝0)。通过调整(“调谐”)第一栅极深度lg1_rs和第二栅极深度lg2_rs，可以实现阈值电压的正向移动。此外，通过将第二栅极深度lg2_rs调谐为大于第一栅极深度lg1_rs的不同深度，hemt 200具有比hemt 100更大的跨导的线性范围，使得hemt 200对于rf应用更具吸引力。
29.调谐第一栅极202和第二栅极204的另一个方面是指在源极208s与漏极208d之间的方向上，第一栅极202与第二栅极204之间在x轴方向上的距离lg12_dist。在一个示例中，距离lg12_dist可以在从0微米(μm)到2.0μm的范围内。在这种范围的最小值处，第一栅极202和第二栅极204彼此接触并且可以连接在一起，但是具有不同的深度lg1_rs和lg2_rs。通过调整距离lg12_dist，结合调谐第一栅极深度lg1_rs和第二栅极深度lg2_rs，可以变化hemt 200的阈值电压的正向移动和跨导的线性度范围。
30.第一栅极202和第二栅极204的另外细节在hemt 200的上下文中进行呈现。第一栅极202和第二栅极204各自由导电金属或金属堆叠形成。第一栅极202的下表面202
bot
和第二栅极204的下表面204
bot
都与势垒层206直接接触，势垒层206是多栅极hemt 200中的氮化铝镓(algan)的半导体材料。也就是说，在没有任何中间材料的情况下，在第一栅极202与势垒层206之间形成肖特基接触。类似地，在第二栅极204与势垒层206之间也形成肖特基接触。肖特基接触(它是直接的金属与半导体的接触)影响hemt 200的阈值电压、泄漏电流、击穿电压和接触电阻。作为势垒层206的成分的示例，algan势垒层206可以具有在20％至30％的范围内的铝(al)合金百分比。
31.势垒层206的上表面206
top
和下表面206
bot
在x轴方向上延伸。
32.势垒层206布置在氮化镓(gan)的缓冲层210上。如上所述，二维电子气层(2deg)导电沟道212(“2deg 212”)形成在势垒层206和缓冲层210相交的异质结214处。异质结214是不相似晶体半导体的两个层(即缓冲层210和势垒层206)之间的界面。势垒层206是宽带隙施主供给层，并且缓冲层210是窄带隙沟道层。2deg 212是在异质结214处以高浓度收集的高度移动的导电电子的非常薄的层。在凹陷到第二栅极深度lg2_rs的第二栅极204下方，势垒层206在y轴方向上的厚度t
204
比不存在栅极的势垒层206的厚度t
206
薄。除了使势垒层206变薄之外，凹陷为更靠近2deg 212的第二栅极204增加了第二栅极204对2deg 212的控制。由于第二栅极204下方的势垒层206较薄，因此第二栅极204下方的2deg 212中的高迁移率载流子的浓度被耗尽，从而在2deg 212的导电性中产生开口216或间隙。开口216使hemt 200具有通常关断状态(即，即使在源极208s与漏极208d之间存在电压的情况下也非导电)。然而，开口216在x轴方向上比图1中的hemt 100的2deg 106中的开口118小，因为在x轴方向上的第二栅极204的长度lg2小于栅极114的长度lg。因此，当向第一栅极202和第二栅极204施加栅极-源极电压时，它们一起增加2deg 212的电导，这将高迁移率载流子恢复到开口216并且将hemt 200导通。多栅极hemt 200具有与第一栅极202相比凹陷到势垒层206中相同深度或更深的第二栅极204，使较少的势垒层206在厚度上减少，这实现了阈值电压的正向移动，而没有图1中的hemt 100中引起的跨导线性度范围(gvs)减小。在第一栅极202和第二栅极204的组合作用下，与具有单个较大凹陷栅极114的hemt 100的跨导相比，hemt 200的跨导的线性度增加。
33.hemt 200保持在关断状态，除非施加大于或等于阈值电压的栅极-源极电压。在hemt 200中，在第一栅极202与源极208s之间施加与在第二栅极204与源极208s之间施加的相同的栅极-源极电压。在其他示例中，可以将不同的栅极-源极电压施加到第一栅极202和第二栅极204。在图2的hemt 200中，将相同的栅极-源极电压施加到第一栅极202和第二栅极204，会将高迁移率载流子恢复到2deg 212中的开口216，这在源极208s与漏极208d之间形成导电沟道，并且将hemt 200导通。
34.hemt 200中的缓冲层210是gan以与势垒层206中的algan相对应。缓冲层210形成在碳化硅(sic)的衬底218上。hemt 200还包括在势垒层206的上表面206
top
上的钝化层220。本文附图中的层或结构的术语“上表面”意指在图中y轴方向上最高的表面，并且“下表面”是指图中y轴方向上最低的表面。势垒层206的上表面206
top
在x轴方向上在势垒层206中的没有栅极的大部分势垒层之上延伸。hemt 200的上表面200
top
被平坦化(在y轴方向上减小)，使得源极208s的上表面、漏极208d的上表面、第一栅极202的上表面、第二栅极204的上表面和钝化层220的上表面形成hemt 200的上表面200
top
。
35.图2中的hemt 200的示例形成有以下尺寸。图2中的缓冲层210为大约2.0微米(μm)厚。在本文中，关于数值的术语“大约”指示在比该数值多10％或少10％的范围内的值。图2中的势垒层206具有大约20纳米(nm)的厚度t
206
，但可以是15nm到40nm厚度范围内的任何地方。长度lg1和lg2以及第一栅极202与第二栅极204之间的距离lg12_dist都是0.2μm。然而，距离lg12_dist可以在0μm和2.0μm之间的范围内。在下面讨论的另一个变型中，长度lg1和lg2可以在大约30nm到大约2.0μm的范围内各自被调谐，并且开口216将具有对应的尺寸。
36.进一步参考hemt 200，第一栅极202在x轴方向上与源极208s隔开1.0μm的距离
lgs，并且在x轴方向上与漏极208d隔开2.0μm的距离lgd。然而，距离lgs可以在从一(1)μm到三(3)μm的范围内，并且距离lgd可以在从一(1)μm到十(10)μm的范围内。源极208s和漏极208d中的每一个在x轴方向上的宽度上为0.5μm。如上所述，图2中的第一栅极深度lg1_rs是0nm，并且第二栅极深度lg2是15nm。第一栅极202的深度lg1_rs可以在从0nm到第二栅极204的深度lg2_rs的范围内。第二栅极204的深度lg2_rs可以在从大于第一栅极202的深度lg1_rs的深度到对应于势垒层206的厚度t
206
的深度的范围内。即0≤lg1_rs《lg2_rs≤t206。
37.因此，第二栅极204的下表面204
bot
可以凹陷到势垒层206中一定深度，使得第二栅极204的下表面204
bot
凹陷到势垒层中的深度是势垒层206的上表面206
top
下方的一定距离，该距离具有势垒层206的厚度t
206
的5％至100％的范围。例如，如果势垒层206的厚度t
206
是20nm，则第二栅极204的下表面204
bot
在势垒层206的上表面206
top
下方凹陷的深度在1.0nm到20nm的范围内。图2中的钝化层220的厚度t
pass
(即，从势垒层206的上表面206
top
到hemt 200的上表面t
200
)为50nm到几微米。
38.hemt 200的势垒层206和缓冲层210的其他材料组合包括氮化铟铝镓(inalgan)/gan、inaln/gan、aln/gan等。
39.图3a是图示hemt的仿真的结果的图，hemt包括图1中的hemt 100、图2中的hemt 200以及hemt 200a，hemt 200a是被修改以在第一栅极202与第二栅极204之间具有0.8μm的距离lg12_dist的hemt 200。图3a中的图示出了hemt 200和hemt 200a在栅极-源极电压vg的范围上具有与图1中的单个凹陷栅极hemt 100类似的漏极电流id。图3b图示了hemt 100、hemt 200和hemt 200a的跨导(gm)，并且图示了hemt 100、hemt 200和hemt 200a中的每个hemt的gvs值(即，分别为gvs1、gvs2和gvs3)。gvs是在栅极-源极电压vg范围上的跨导线性度的度量。gvs是hemt的跨导保持在该hemt的峰值跨导的80％或80％以上的电压范围。较高的gvs通过针对较长范围的栅极-源极电压vg的接近峰值的一致跨导来实现，如由图3b中的较长较平的曲线所图示的。如所示的，与hemt 100相比，hemt 200和hemt 200a的跨导在更大的栅极-源极电压vg范围上保持相对恒定。特别地，hemt 200的gvs2比hemt 100的gvs1长23％，并且hemt 200a的gvs3比gvs1长42％。也就是说，在阈值电压有正向移动的情况下，多栅极hemt 200a的gvs比图1中的hemt 100高多达42％。因此，图3a表明，多栅极hemt 200和hemt 200a各自实现了与单个凹陷栅极hemt 100相似的阈值电压正向移动，但图3b表明，与hemt 100相比，hemt 200和hemt 200a具有更大的跨导线性度范围。
40.图4a和图4b是比较图1中的hemt 100、图2中的多栅极hemt 200以及双栅极hemt 200b和200c的仿真的结果的图。在hemt 200中，第二栅极204的长度lg2为0.2μm。除了第二栅极204的长度lg2之外，仿真的多栅极hemt 200b和200c与hemt 200相同。在hemt 200b中，长度lg2＝0.5μm，并且在hemt 200c中，长度lg2＝1.0μm。如图4a和图4b中的结果所示，与hemt 100相比，响应于hemt 200、200b和200c的栅极-源极电压vg的电流id略有减小，但hemt 200和hemt 200b的跨导的线性区域gvs比hemt 100的gvs长23％。仿真的hemt 200c中gvs的改变不如hemt 200b中的改进那么显著，但提供了有助于调谐图2中的hemt 200的各种尺寸的数据。
41.图5是类似于图2中的hemt 200的示例性hemt 500的截面图，hemt 500包括第一栅极502和第二栅极504，第二栅极504包括下表面504
bot
，下表面504
bot
在y轴方向上凹陷到势垒层506中的深度比第一栅极502的下表面502
bot
更深。hemt 500包括势垒层506、源极508s、
漏极508d和缓冲层510。如上所述，势垒层506是宽带隙施主供给层，并且缓冲层510是窄带隙沟道层。2deg导电沟道512(“2deg 512”)形成在源极508s与漏极508d之间在x轴方向上延伸的势垒层506和缓冲层510的异质结514处。异质结514是宽带隙势垒层506的晶体结构和窄带隙缓冲层210的晶体结构之间的界面。在第二栅极504下方的2deg 512中产生开口516，在第二栅极504下方处，势垒层506在y轴方向上较薄。当高迁移率载流子响应于施加到第一栅极502和第二栅极504的栅极-源极电压而恢复到开口516时，源极508s和漏极508d经由2deg 512相互导电耦合。在hemt 500中(其中第二栅极504与第一栅极502相比凹陷到缓冲层506中相同深度或更深深度(即，在y轴方向上))，在x轴方向上，在比图1中的hemt 100的栅极114的长度lg更短的长度上，势垒层506在厚度上减小，例如，从厚度t
506
减小到厚度t
504
。这实现了阈值电压的正向移动，与图1中的hemt 100相比，跨导线性度(gvs)的范围的减小较少(如果有的话)。
42.与图2中的hemt 200相比，hemt 500包括在形成第一栅极502和第二栅极504之前形成在势垒层506上的绝缘层522。钝化层520形成在势垒层506的上表面506
top
上的绝缘层522上。绝缘层522可以由多种电绝缘材料中的一种或多种形成，电绝缘材料可以包括电介质材料，诸如二氧化硅(sio2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化镧(la2o3)、二氧化钛(tio2)等。绝缘层522提供布置在第一栅极502的下表面502
bot
与势垒层506之间的第一栅极绝缘体524，并且提供布置在第二栅极504的下表面504
bot
与势垒层506之间的第二栅极绝缘体526。与在图2中凹陷到势垒层206中一定深度的第二栅极204一样，第二栅极504包括凹陷到势垒层506中的深度比第一栅极502的下表面502
bot
深的下表面504
bot
。然而，绝缘层522形成在势垒层506之上，并且第一栅极502和第二栅极504形成在绝缘层522之上。因此，第二栅极504不与势垒层506直接接触，并且因此不具有与势垒层506的肖特基接触。在添加第一栅极绝缘体524和第二栅极绝缘体526的情况下，施加到第一栅极502和第二栅极504的电压对2deg 512的影响不同于图2中的hemt 200中的第一栅极202和第二栅极204。
43.与第一栅极502和第一栅极绝缘体524相比，第二栅极504和第二栅极绝缘体526凹陷到势垒层506中相同深度或更深深度。第一栅极绝缘体524可以在势垒层506的上表面506
top
下方凹陷在势垒层506中。然而，在图5的示例中，第一栅极502和第一栅极绝缘体524未凹陷到势垒层506中。相反，第一栅极绝缘体524布置在势垒层506的上表面506
top
上。由于第一栅极502形成在绝缘层522上，因此第一栅极502不与势垒层506直接接触，并且不具有与势垒层506的肖特基接触。与具有肖特基接触的类似栅极相比，绝缘层522改变了由第一栅极502和第二栅极504对2deg 512断言的影响。如关于图2中的hemt 200描述的，通过调谐第一栅极502和第二栅极504凹陷到势垒层506中的深度，调谐第一栅极502与第二栅极504之间的距离lg12_dist，以及调谐在源极508s与漏极508d之间的方向上的第一栅极502的长度lg1和第二栅极504的lg2，hemt 500的阈值电压可以向更正的电压移动，并且与图1中具有单个凹陷栅极的hemt 100相比，跨导为线性的范围增加。
44.第二栅极绝缘体526在势垒层506中凹陷，使得第二栅极504的第二下表面504
bot
凹陷到势垒层506中的深度是在势垒层506的上表面506
bot
下方的一定距离，该距离具有势垒层506的厚度t
506
的5％至100％的范围。
45.与图2中的hemt 200一样，在hemt 500中，在第一栅极502与源极208s之间施加与在第二栅极504与源极508s之间施加的相同的栅极-源极电压。在其他示例中，可以将与第
二栅极504不同的栅极-源极电压施加到第一栅极502。hemt 500的特征的尺寸与上述hemt 200的特征的尺寸相同或在相同范围内。例如，hemt 500中的第一栅极502和第二栅极504的尺寸对应于hemt 200中的第一栅极202和第二栅极204的尺寸。在图5的示例中，第二栅极504在从源极508s到漏极508d的方向上的长度lg2等于第一栅极502在该方向上的长度lg1。第一栅极502与第二栅极504之间在该方向上(即，从源极508s到漏极508d)的距离lg12_dist等于第一栅极502在相同方向上的长度lg1。备选地，距离lg12_dist在该方向上(从源极508s到漏极508d)可以在从0μm到2.0μm的范围内。在图5的非限制性示例中，lg1＝0.2μm，lg2＝0.2μm，并且lg12_dist在0.2μm到0.8μm的范围内。备选地，长度lg2可以在0.2μm到1.0μm的范围内。
46.图6是图示制造图2中的hemt 200和图5中的hemt 500的方法600的流程图。下面参考图7a-图7g中图示的制造阶段来描述方法600。
47.图7a示出了用于制造hemt 200和hemt 500的第一制造阶段700。在制造阶段700中，方法600包括在衬底218/518(例如，sic)上方形成在x轴方向上延伸的缓冲层210/510(例如，gan)，并且将势垒层206/506布置在缓冲层210/510上方(即，在y轴方向上)以形成2deg 212/512(框602)。
48.图7b图示了制造阶段702，包括在2deg 212/512的每末端处(即，在x轴方向上)从缓冲层210/510去除势垒层206/506的一部分(框604)。
49.图7c图示了制造阶段704，其包括在2deg 212/512的去除了势垒层206/506的一部分的相应端处的缓冲层210/510上形成源极208s/508s和漏极208d/508d(框606)。
50.图7d图示了制造阶段706，其包括使势垒层206/506凹陷以形成凹陷栅极位置loc2(框608)。针对第一栅极202/502的栅极位置loc1可以凹陷或可以不凹陷，并且凹陷栅极位置loc2是针对第二栅极204/504。在这方面，使势垒层206/506凹陷包括通过蚀刻或其他已知工艺将势垒层206/506减薄至势垒层206/506的y轴方向上的厚度t
206
/t
506
的0％和95％之间。在制造阶段706中，如果第一栅极202/502不凹陷(例如，lg1_rs＝0)，则势垒层206/506可以在针对第二栅极204/504的仅一个栅极位置loc2中凹陷。备选地，势垒层206/506可以在针对第一栅极202/502的第一位置中凹陷(例如，lg1_rs》0)，并且在针对第二栅极204/504的比第一位置深的第二位置中凹陷(例如，lg2_rs》lg1_rs)。在这点上，与第一栅极202/502相比，势垒层206/506对第二栅极204/504凹陷相同或更深。在制造阶段706中使势垒层206/506凹陷还确定了在源极208s/508s和漏极208d/508d之间的方向上第一栅极202/502的长度lg1和第二栅极204/504的长度lg2。
51.图7e图示了可选的制造阶段708，阶段708被包括在图5中的hemt 500的制造中，但不被包括在图2中的hemt 200的制造中。制造阶段708包括在势垒层506上形成绝缘层522(框610)。绝缘层522形成在势垒层506的上表面506
top
之上，并且形成在针对第一栅极502和第二栅极504凹陷的栅极位置loc1、loc2中。如果执行可选制造阶段708以形成hemt 500，则考虑到在制造阶段708中位置loc1、loc2的水平(x轴方向)和垂直(y轴方向)表面上沉积的绝缘层522的厚度t
ins
，在制造阶段706中从栅极位置loc1、loc2去除的材料的量在x轴方向和y轴方向两者上增加。换句话说，针对hemt 200的制造阶段706中的凹陷位置loc1、loc2的深度仅包括栅极与势垒层206直接接触(即，具有肖特基接触)所需的凹陷，但针对hemt 500的凹陷位置loc1、loc2的深度包括除了针对第一栅极502和第二栅极504的凹陷之外的绝缘
层522的厚度t
ins
。
52.图7f图示了制造阶段710，制造阶段710包括在势垒层206/506上的第一栅极位置loc1中形成第一栅极202/502，并且在势垒层206/506上的凹陷栅极位置中形成第二栅极204/504(框612)。当制造hemt 200时，制造阶段710包括直接在势垒层206的上表面206
top
上或直接在第一蚀刻位置loc1中的势垒层206上形成第一栅极202。在这点上，制造阶段710将包括直接在较深凹陷位置loc2中的势垒层206上形成第二栅极204。当制造hemt 500时，制造阶段710可以包括在势垒层506的上表面506
top
上的第一栅极绝缘体524上或栅极位置loc1凹陷的地方(未示出)形成第一栅极502。在这点上，制造阶段710还将包括在较深凹陷位置loc2中的势垒层506上的第二栅极绝缘体526(参见图5)上形成第二栅极504。
53.图7g图示了制造阶段712，制造阶段712包括在势垒层206/506上沉积钝化层220/520(框614)。钝化层220/520保护势垒层206/506的上表面206
top
/506
top
。最初，钝化层220/520的厚度可以覆盖第一栅极202/502和第二栅极204/504。随后，钝化层220/520可以被平坦化(即，在y轴方向上减小)以暴露源极208s/508s、漏极208d/508d、第一栅极202/502和第二栅极204/504以用于连接到电路。
54.图8是类似于图2中的hemt 200的示例性hemt 800的截面图，hemt 800包括第一栅极802和第二栅极804，第二栅极804包括凹陷到势垒层806中的深度比第一栅极802的下表面深的下表面804
bot
。然而，hemt 800还包括第三栅极808，第三栅极808凹陷到势垒层806中的深度与第二栅极804的下表面的深度相同或更深。在hemt 800中，第二栅极804和第三栅极808凹陷，使得势垒层806在第二栅极804下方具有厚度t
804
，并且在第三栅极808下方具有厚度t
808
。厚度t
804
和t
808
在y轴方向上比势垒层806的厚度t
806
薄。在第二栅极804和第三栅极808下方的较薄势垒层806使2deg导电沟道810中的高迁移率载流子耗尽，产生开口812a和开口812b。通过向第一栅极802、第二栅极804和第三栅极808施加高于电压阈值的栅极-源极电压，在源极814s与漏极814d之间形成2deg导电沟道810。根据源极814s与漏极814d之间的电压差，当高于阈值电压的栅极-源极电压被施加到hemt 800时，电流将在2deg导电沟道810中流动。
55.关于hemt 800的另外的结构特征，势垒层806被布置在缓冲层816上，缓冲层816被布置在衬底818上。钝化层820形成在势垒层806的上表面806
top
上。与图2中的hemt 200和图5中的hemt 500一样，第一栅极802与第二栅极804之间的距离为lg12_dist。hemt 800的特征的尺寸对应于hemt 200和hemt 500中类似特征的尺寸。在hemt 800中，第二栅极804与第三栅极808之间的距离lg23_dist等于lg12_dist。在图8的示例中，距离lg12_dist等于距离lg23_dist并且两者都在0.2μm或大约0.2μm处。然而，距离lg12_dist和距离lg23_dist不限于相等，并且各自可以在0μm到2.0μm的范围内。第一栅极802与源极814s之间的距离lgs在一(1)μm到三(3)μm的范围内，并且第一栅极802与漏极814d之间的距离lgd在一(1)μm到十(10)μm的范围内。第二栅极804在源极814s与漏极814d之间的方向上的长度lg2等于第一栅极802在该方向上的长度lg1，并且第三栅极808在该方向上的长度lg3等于长度lg2。长度lg1、lg2和lg3各自在0.2μm或大约0.2μm处，但可以各自被调谐到从300nm到2.0μm范围内的任何长度，以获得所需的阈值电压移动和跨导线性度。此外，第一栅极802、第二栅极804和第三栅极808的下表面分别凹陷到势垒层806的上表面之下的深度lg1_rs、lg2_rs和lg3_rs可以在直到等于势垒层806的厚度t
806
的深度的范围内。
56.在图8的示例中，第一栅极802的下表面802
bot
与势垒层806的上表面806
top
直接接触，但第一栅极802的下表面802
bot
可以在势垒层806的上表面806
top
下方凹陷到势垒层806中一定深度。在一个示例中，在具有20nm厚度t
806
的势垒层806中，lg2_rs可以高达16nm，lg3_rs可以高达18nm，并且lg1_rs小于lg2_rs。在该示例中，缓冲层816具有2.0μm的厚度，并且钝化层820具有50nm到几微米的厚度t
pass
。势垒层806的成分可以如关于图2中的势垒层206描述的那样变化。
57.hemt 800包括在衬底818上的缓冲层816、在缓冲层816上的势垒层806，以及在缓冲层816和势垒层806的下表面806
bot
之间的异质结822处的2deg导电沟道810。hemt 800包括各自电耦合到2deg导电沟道810的源极814s和漏极814d。hemt 800包括第一栅极802、第二栅极804和第三栅极808。第一栅极802包括与源极814s与漏极814d之间的势垒层806直接接触的底部表面802
bot
。第二栅极804在第一栅极802与漏极814d之间，并且第二栅极804的下表面804
bot
与势垒层806直接接触，在第一栅极802的下表面802
bot
下方凹陷到势垒层806中一定深度。第三栅极808与第二栅极804与漏极814d之间的势垒层806直接接触，并且第三栅极808的下表面808
bot
凹陷到势垒层806中一定深度，该深度与第二栅极804的下表面804
bot
在势垒层806中的深度相同或更深。
58.第二栅极804的第二下表面804
bot
和第三栅极808的第三下表面808
bot
在上表面806
top
下方凹陷到势垒层806中一定距离，每个距离具有势垒层806的厚度t
806
的5％至100％的范围。
59.在图9a和图9b中，lg2_rs＝lg3_rs＝15nm的hemt 800的仿真结果以及lg2_rs＝15nm和lg3_rs＝18nm的另一个hemt 800a的仿真结果，与图1中的单个凹陷栅极hemt 100的仿真结果和图2中的hemt 200的仿真结果一起被图示。hemt 800和hemt 800a的其他特征的尺寸对应于图2中的hemt 200中的相同特征。
60.如图9a中所示，虽然hemt 800a的仿真在任何输入电压vg处的电流输出id没有其他仿真的电流id那么高，但与其他示例相比，hemt 800a的仿真具有明显更正的阈值电压。然而，图9b表明，hemt 800a的跨导线性范围仅比图1中的凹陷栅极hemt 100的跨导线性范围长14％。
61.相比之下，hemt 800具有与hemt 100大致相同的阈值电压，但具有长37％的gvs。上面讨论的hemt 800的尺寸都可以变化，以将hemt 800调谐到正向阈值电压移动和线性跨导范围的期望组合。具有逐渐更深的凹陷栅极的多栅极hemt对于改进器件线性度而不对阈值电压产生负面影响具有显著优势。与图2和图5中的多栅极hemt 200和多栅极hemt 500一样，与单个凹陷栅极hemt相比，图8中的三栅极hemt 800在更宽的栅极-源极电压范围上实现了更平坦的跨导(gm)，以允许在更大的输入电压范围上的高输出电流。仿真已经表明，与图1中的hemt 100相比，跨导线性度(即gvs)上有多达42％的改进。此外，跨导平坦度和阈值电压通过使用从源极侧栅极到漏极侧栅极具有增加的凹陷深度的多个栅极而可调谐，在设计高线性gan hemt方面，这为各种电路设计目的(诸如，不同的阈值电压或操作频率要求)提供了极大的自由度。
62.如图2、图5和图8中的任一个所示并且根据本文公开的任何方面的hemt可以被提供在或被集成到任何基于处理器的设备中，该hemt包括多栅极结构，其中至少一个栅极与另一个栅极相比在势垒层中凹陷不同的深度，以使阈值电压正向地移动，并且改进hemt的
跨导在栅极-源极电压范围上的线性度。示例包括但不限于：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(gps)设备、移动电话、蜂窝电话、智能电话、会话发起协议(sip)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜等)、台式计算机、个人数字助理(pda)、监控器、计算机显示器、电视、调谐器、无线电收发设备、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器、机动车、交通工具组件、航空电子系统、无人机和多轴飞行器。
63.在这方面，图10图示了基于处理器的系统1000的一个示例，系统1000包括如图2、图5和图8中的任一个所示并且根据本文公开的任何方面的hemt，该hemt包括多栅极结构，其中至少一个栅极与另一个栅极相比在势垒层中凹陷不同的深度，以使阈值电压正向地移动，并且改进hemt的跨导在栅极-源极电压范围上的线性度。在该示例中，基于处理器的系统1000包括一个或多个中央处理器单元(cpu)1002，中央处理器单元也可以被称为cpu或处理器核，每个cpu或处理器核包括一个或多个处理器1004。cpu 1002可以具有高速缓存存储器1006，高速缓存存储器1006耦合到处理器1004，以用于快速访问临时存储的数据。作为示例，处理器1004可以包括如图2、图5和图8中的任一个所示并且根据本文公开的任何方面的hemt，该hemt包括多栅极结构，其中至少一个栅极与另一个栅极相比在势垒层中凹陷不同的深度，以使阈值电压正向地移动，并且改进hemt的跨导在栅极-源极电压范围上的线性度。cpu 1002耦合到系统总线1008，并且可以将基于处理器的系统1000中所包括的主设备和从设备相互耦合。众所周知，cpu 1002通过在系统总线1008上交换地址信息、控制信息和数据信息与这些其他设备通信。例如，cpu 1002可以将总线事务请求传输到作为从设备的示例的存储器控制器1010。尽管图10中未图示，但可以提供多个系统总线1008，其中每个系统总线1008构成不同的结构。
64.其他主设备和从设备可以连接到系统总线1008。如图10中所示，作为示例，这些设备可以包括存储器系统1012(存储器系统1012包括存储器控制器1010和存储器阵列1014)、一个或多个输入设备1016、一个或多个输出设备1018、一个或多个网络接口设备1020和一个或多个显示控制器1022。存储器系统1012、一个或多个输入设备1016、一个或多个输出设备1018、一个或多个网络接口设备1020和一个或多个显示控制器1022中的每个可以包括如图2、图5和图8中的任一个所示并且根据本文公开的任何方面的hemt，该hemt包括多栅极结构，其中至少一个栅极与另一个栅极相比在势垒层中凹陷不同的深度，以使阈值电压正向地移动，并且改进hemt的跨导在栅极-源极电压范围上的线性度。输入设备1016可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备1018可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。网络接口设备1020可以是被配置成允许数据去往和来自网络1024的交换的任何设备。网络1024可以是任何类型的网络，包括但不包括限于有线或无线网络、专用或公共网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、bluetooth
tm
网络和因特网。网络接口设备1020可以被配置成支持所需的任何类型的通信协议。
65.cpu 1002还可以被配置成通过系统总线1008访问显示控制器1022，以控制发送到一个或多个显示器1026的信息。显示控制器1022向显示器1026发送信息，以经由一个或多
个视频处理器1028进行显示，视频处理器1028将要被显示的信息处理成适于显示器1026的格式。显示器1026可以包括任何类型的显示器，包括但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子显示器、发光二极管(led)显示器等。显示控制器1022、显示器1026和/或视频处理器1028可以包括如图2、图5和图8中的任一个所示并且根据本文公开的任何方面的hemt，该hemt包括多栅极结构，其中至少一个栅极与另一个栅极相比在势垒层中凹陷不同的深度，以使阈值电压正向地移动，并且改进hemt的跨导在栅极-源极电压范围上的线性度。
66.图11图示了包括由集成电路(ic)1102形成的射频(rf)组件的示例性无线通信设备1100，其中在无线通信设备1100中的任何组件可以包括如图2、图5和图8中的任一个所示并且根据本文公开的任何方面的hemt，该hemt包括多栅极结构，其中至少一个栅极与另一个栅极相比在势垒层中凹陷不同的深度，以使阈值电压正向地移动，并且改进hemt的跨导在栅极-源极电压范围上的线性度。作为示例，无线通信设备1100可以包括上述设备中的任何设备或被提供在上述设备中的任何设备中。如图11中所示，无线通信设备1100包括收发器1104和数据处理器1106。数据处理器1106可以包括用于存储数据和程序代码的存储器。收发器1104包括支持双向通信的发射器1108和接收器1110。通常，无线通信设备1100可以包括用于任何数目的通信系统和频带的任何数目的发射器1108和/或接收器1110。收发器1104的全部或一部分可以被实现在一个或多个模拟ic、rfic、混合信号ic等上。
67.发射器1108或接收器1110可以用超外差架构或直接转换架构来被实现。在超外差架构中，信号在rf和基带之间分多个阶段进行频率转换，例如，对于接收器1110，在一个阶段中从rf转换到中频(if)，然后在另一阶段从if转换到基带。在直接转换架构中，信号在一个阶段中在rf和基带之间进行频率转换。超外差转换架构和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图11的无线通信设备1100中，发射器1108和接收器1110利用直接转换架构来进行实现。
68.在发射路径中，数据处理器1106处理要被发射的数据，并且向发射器1108提供i和q模拟输出信号。在示例性无线通信设备1100中，数据处理器1106包括数模转换器(dac)1112(1)、1112(2)，以用于将由数据处理器1106生成的数字信号转换成i和q模拟输出信号，例如i和q输出电流，以进行进一步处理。
69.在发射器1108内，低通滤波器1114(1)、1114(2)分别对i和q模拟输出信号进行滤波，以去除由先前的数模转换引起的不期望信号。放大器(amp)1116(1)、1116(2)分别放大来自低通滤波器1114(1)、1114(2)的信号，并且提供i和q基带信号。上转换器1118通过混频器1120(1)、1120(2)，利用来自tx lo信号生成器1122的i和q发射(tx)本地振荡器(lo)信号，来对i和q基带信号进行上转换，以提供上转换信号1124。滤波器1126对上转换信号1124进行滤波，以去除由频率上转换引起的不期望信号以及接收频带中的噪声。功率放大器(pa)1128放大来自滤波器1126的上转换信号1124，以获得期望的输出功率水平并且提供发射rf信号。发射rf信号通过双工器或开关1130路由，并且经由天线1132发射。
70.在接收路径中，天线1132接收由基站发射的信号，并且提供接收的rf信号，该rf信号通过双工器或开关1130进行路由，并且被提供给低噪声放大器(lna)1134。双工器或开关1130被设计成以特定的接收(rx)至tx双工器频率分离操作，以使rx信号与tx信号隔离。所接收的rf信号被lna 1134放大，并且被滤波器1136滤波以获得期望的rf输入信号。下转换
混频器1138(1)、1138(2)将滤波器1136的输出与来自rx lo信号生成器1140的i和q rx lo信号(即，lo_i和lo_q)混合，以生成i和q基带信号。i和q基带信号被amp 1142(1)、1142(2)放大，并且被低通滤波器1144(1)、1144(2)进一步滤波，以获得i和q模拟输入信号，i和q模拟输入信号被提供给数据处理器1106。在该示例中，数据处理器1106包括模数转换器(adc)1146(1)、1146(2)，以用于将模拟输入信号转换成数字信号，以供数据处理器1106进一步处理。
71.在图11的无线通信设备1100中，tx lo信号生成器1122生成用于频率上转换的i和q tx lo信号，而rx lo信号生成器1140生成用于频率下转换的i和q rx lo信号。每个lo信号是具有特定基频的周期信号。tx锁相环(pll)电路1148从数据处理器1106接收定时信息，并且生成用于调整来自tx lo信号生成器1122的tx lo信号的频率和/或相位的控制信号。类似地，rx pll电路1150从数据处理器1106接收定时信息，并且生成用于调整来自rx lo信号生成器1140的rx lo信号的频率和/或相位的控制信号。
72.本领域技术人员将进一步理解，结合本文公开的方面描述的各种说明性的逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令或两者的组合。作为示例，本文描述的主设备和从设备可以在任何电路、硬件组件、ic或ic芯片中被采用。本文公开的存储器可以是任何类型和大小的存储器，并且可以被配置成存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经大体上根据其功能描述了各种说明性的组件、框、模块、电路和步骤。如何实现这种功能取决于特定的应用、设计选择和/或强加于整个系统的设计约束。本领域技术人员可以针对每个特定应用以变化的方式来实现所描述的功能，但是这种实现决定不应当被解释为导致脱离本公开的范围。
73.结合本文公开的方面描述的各种说明性逻辑块、模块和电路可利用被设计成执行本文所描述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑设备、分立的门或晶体管逻辑、分立的硬件组件或其任何组合来进行实现或执行。处理器可以是微处理器，但在备选方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可以被实施成计算设备的组合(例如dsp与微处理器的组合、多个微处理器、与dsp核结合的一个或更多个微处理器或任何其他这种配置)。
74.本文公开的方面可以以硬件和被存储在硬件中的指令来体现，并且可以驻留在例如随机存取存储器(ram)、闪存、只读存储器(rom)、电可编程rom(eprom)、电可擦可编程rom(eeprom)、寄存器、硬盘、可移动磁盘、cd-rom或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器能够从该存储介质读取信息并且能够向该存储介质写入信息。在备选方案中，存储介质可以被整合到处理器。处理器和存储介质可驻存在asic中。asic可以驻存在远程站中。在备选方案中，处理器和存储介质可以作为分立组件驻存在远程站、基站或服务器中。
75.还应当注意，描述了本文的任何示例性方面中描述的操作性步骤以提供示例和讨论。所描述的操作可以以除了图示的顺序之外的许多不同的顺序执行。另外，在单个操作步骤中描述的操作实际上可以在许多不同的步骤中执行。附加地，可以组合示例性方面中讨论的一个或多个操作步骤。应当理解，流程图中图示的操作步骤可以进行许多不同的修改，
这对于本领域技术人员来说是明显的。本领域技术人员还将理解，可以使用多种不同科技和技术中的任何一种来表示信息和信号。例如，在以上整个说明书中可能引用的数据、指令、命令、信息、信号、位、符号和码片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合表示。
76.提供对本公开的之前描述以使本领域技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员而言将是明显的，并且本文中定义的一般原理可以应用于其他变型。因此，本公开内容不旨在限于本文描述的示例和设计，而是与符合本文公开的原理和新颖特征的最宽范围一致。
77.在下文中，提供了本公开的另外的示例：
78.1.一种高电子迁移率晶体管(hemt)，包括：
79.缓冲层，在衬底上方；
80.势垒层，在所述缓冲层上方；
81.二维电子气层(2deg)导电沟道，在介于所述势垒层的下表面与所述缓冲层之间的异质结处；
82.源极和漏极，各自电耦合到所述2deg导电沟道；
83.第一栅极，包括与在所述源极和与所述漏极之间的所述势垒层直接接触的下表面，所述第一栅极的长度在从所述源极到所述漏极的方向上延伸；以及
84.第二栅极，在所述第一栅极与所述漏极之间，所述第二栅极包括第二下表面，所述第二下表面与所述势垒层直接接触并且凹陷到所述势垒层中的深度比所述第一栅极的所述下表面更深，并且所述第二栅极的长度在所述方向上延伸。
85.2.根据示例1所述的hemt，其中所述势垒层包括上表面。
86.3.根据示例2所述的hemt，其中所述第一栅极的所述下表面与所述势垒层的所述上表面直接接触。
87.4.根据示例2-3所述的hemt，其中所述第一栅极的所述下表面在所述势垒层的所述上表面下方凹陷到所述势垒层中。
88.5.根据示例2-4中任一项所述的hemt，其中：
89.所述势垒层的厚度是所述势垒层的所述上表面与所述势垒层的所述下表面之间的距离；并且
90.所述第二栅极的所述第二下表面凹陷到所述势垒层中的所述深度是在所述势垒层的所述上表面下方的、具有所述势垒层的所述厚度的5％至100％的范围的距离。
91.6.根据示例1-5中任一项所述的hemt，其中所述第二栅极的所述长度等于所述第一栅极的所述长度。
92.7.根据示例1-6中任一项所述的hemt，其中所述第一栅极的所述长度和所述第二栅极的所述长度各自在从0.03微米(μm)至2.0微米(μm)的范围内。
93.8.根据示例1-7中任一项所述的hemt，其中在所述方向上，从所述第一栅极到所述第二栅极的距离等于所述第一栅极的所述长度。
94.9.根据示例1-8中任一项所述的hemt，其中在所述方向上，所述第一栅极与所述第二栅极之间的距离在0μm和2.0μm之间的范围内。
95.10.根据示例6所述的hemt，其中：
96.所述第一栅极的所述长度和所述第二栅极的所述长度各自是大约0.2微米(μm)；并且
97.在所述方向上，所述第一栅极与所述第二栅极之间的距离在0.2μm至0.8μm的范围内。
98.11.根据示例1所述的hemt，其中所述势垒层包括氮化铝镓(algan)，并且所述缓冲层包括氮化镓(gan)。
99.12.根据示例1-11中任一项所述的hemt，所述hemt被集成在集成电路(ic)中。
100.13.根据示例1-12中任一项所述的hemt，所述hemt被集成到设备中，所述设备选自由以下项组成的组：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(gps)设备、移动电话、蜂窝电话、智能电话、会话发起协议(sip)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备、台式计算机、个人数字助理(pda)、监控器、计算机显示器、电视、调谐器、无线电收发设备、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器、机动车、交通工具组件、航空电子系统、无人机和多轴飞行器。
101.14.一种高电子迁移率晶体管(hemt)，包括：
102.缓冲层，在衬底上方；
103.势垒层，在所述缓冲层上方；
104.二维电子气层(2deg)导电沟道，在介于所述势垒层的下表面与所述缓冲层之间的异质结处；
105.源极和漏极，各自电耦合到所述2deg导电沟道；
106.第一栅极，包括在介于所述源极与所述漏极之间的所述势垒层上的下表面；
107.第一栅极绝缘体，在所述第一栅极的所述下表面与所述势垒层之间，并且所述第一栅极的长度在从所述源极到所述漏极的方向上延伸；
108.第二栅极，在所述第一栅极与所述漏极之间，所述第二栅极包括第二下表面，所述第二下表面凹陷到所述势垒层中的深度比所述第一栅极的所述下表面更深，并且所述第二栅极的长度在所述方向上延伸；以及
109.第二栅极绝缘体，在所述第二栅极的所述第二下表面与所述势垒层之间。
110.15.根据示例14所述的hemt，其中所述势垒层包括上表面。
111.16.根据示例15所述的hemt，其中所述第一栅极绝缘体被布置在所述势垒层的所述上表面上。
112.17.根据示例15-16中任一项所述的hemt，其中所述第一栅极绝缘体在所述势垒层的所述上表面下方凹陷到所述势垒层中。
113.18.根据示例15-17中任一项所述的hemt，其中：
114.所述势垒层的厚度是所述势垒层的所述上表面与所述势垒层的所述下表面之间的距离；并且
115.所述第二栅极的所述第二下表面凹陷到所述势垒层中的所述深度是在所述势垒层的所述上表面下方的、具有所述势垒层的所述厚度的5％至100％的范围的距离。
116.19.根据示例14-18中任一项所述的hemt，其中所述第二栅极的所述长度等于所述
第一栅极的所述长度。
117.20.根据示例14-19中任一项所述的hemt，其中所述第一栅极的所述长度和所述第二栅极的所述长度各自在从0.03微米(μm)至2.0微米(μm)的范围内。
118.21.根据示例14-20中任一项所述的hemt，其中在所述方向上，从所述第一栅极到所述第二栅极的距离等于所述第一栅极的所述长度。
119.22.根据示例19-21中任一项所述的hemt，其中在所述方向上，从所述第一栅极到所述第二栅极的距离在0微米(μm)和2.0μm之间的范围内。
120.23.根据示例19-22中任一项所述的hemt，其中：
121.所述第一栅极的所述长度和所述第二栅极的所述长度均是大约0.2微米(μm)；并且
122.从所述第一栅极到所述第二栅极的距离在大约0.2μm至大约0.8μm的范围内。
123.24.根据示例14所述的hemt，其中所述势垒层包括氮化铝镓(algan)，并且所述缓冲层包括氮化镓(gan)。
124.25.一种高电子迁移率晶体管(hemt)，包括：
125.缓冲层，在衬底上方；
126.势垒层，在所述缓冲层上方；
127.二维电子气层(2deg)导电沟道，在介于所述势垒层的下表面与所述缓冲层之间的异质结处；
128.源极和漏极，各自电耦合到所述2deg导电沟道；
129.第一栅极，包括与在所述源极与所述漏极之间的所述势垒层直接接触的下表面，并且所述第一栅极的长度在从所述源极到所述漏极的方向上延伸；
130.第二栅极，在所述第一栅极与所述漏极之间，所述第二栅极包括第二下表面，所述第二下表面与所述势垒层直接接触并且凹陷到所述势垒层中的深度比所述第一栅极的所述下表面更深，并且所述第二栅极的长度在所述方向上延伸；以及
131.第三栅极，在所述第二栅极与所述漏极之间，所述第三栅极包括第三下表面，所述第三下表面与所述势垒层直接接触并且凹陷到所述势垒层中的深度等于或深于所述第二栅极的所述第二下表面在所述势垒层中的所述深度，并且所述第三栅极的长度在所述方向上延伸。
132.26.根据示例25所述的hemt，其中所述势垒层包括上表面。
133.27.根据示例26所述的hemt，其中所述第一栅极的所述下表面与所述势垒层的所述上表面直接接触。
134.28.根据示例26-27中任一项所述的hemt，其中所述第一栅极的所述下表面在所述势垒层的所述上表面下方凹陷到所述势垒层中。
135.29.根据示例26-28中任一项所述的hemt，其中：
136.所述势垒层的厚度是所述势垒层的所述上表面与所述势垒层的所述下表面之间的距离；
137.所述第二栅极的所述第二下表面凹陷到所述势垒层中的所述深度是在所述势垒层的所述上表面下方的、具有所述势垒层的所述厚度的5％至100％的范围的距离；并且
138.所述第三栅极的所述第三下表面凹陷到所述势垒层中的所述深度是在所述势垒
层的所述上表面下方的、具有所述势垒层的所述厚度的5％至100％的范围的距离。
139.30.根据示例25-29中任一项所述的hemt，其中：
140.所述第二栅极的所述长度等于所述第一栅极的所述长度；并且
141.所述第三栅极的所述长度等于所述第二栅极的所述长度。
142.31.根据示例25-30中任一项所述的hemt，其中所述第一栅极的所述长度、所述第二栅极的所述长度和所述第三栅极的所述长度各自在从0.03微米(μm)至2.0微米(μm)的范围内。
143.32.根据示例25-31中任一项所述的hemt，其中：
144.在所述方向上，所述第一栅极与所述第二栅极之间的距离等于所述第一栅极的所述长度；并且
145.在所述方向上，所述第二栅极与所述第三栅极之间的距离等于所述第一栅极的所述长度。
146.33.根据示例25-32中任一项所述的hemt，其中在所述方向上从所述第一栅极到所述第二栅极的距离以及在所述方向上从所述第二栅极到所述第三栅极的距离各自在大约0μm至大约2.0μm的范围内。
147.34.根据示例25-33中任一项所述的hemt，其中所述缓冲层包括氮化铝镓(algan)，并且所述势垒层包括氮化镓(gan)。
148.35.一种制造hemt的方法，所述方法包括：
149.在衬底上方形成缓冲层；
150.在所述缓冲层上方布置势垒层，以形成二维电子气层(2deg)导电沟道；
151.在所述2deg导电沟道的每个端处从所述缓冲层去除所述势垒层的一部分；
152.在去除了所述势垒层的所述一部分的所述2deg导电沟道的相应端处，在所述缓冲层上形成源极和漏极；
153.使所述势垒层凹陷，以形成凹陷栅极位置；
154.在所述势垒层上的第一栅极位置中形成第一栅极；
155.在所述势垒层上的所述凹陷栅极位置中形成第二栅极；以及
156.在所述势垒层上沉积钝化层。