半导体结构的制作方法及半导体结构与流程

1.本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。


背景技术：

2.随着存储设备技术的逐渐发展，动态随机存储器(dynamic random accessmemory，简称dram)以其较高的密度、以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器一般设置有衬底和设置于衬底上的介质层，衬底上设置有核心区和设置在核心区周围的外围区，核心区和外围区均设有埋入式字线，埋入式字线可以在一定程度上降低短沟道效应从而减少器件中段漏电现象。
3.然而，在上述的dram的制造工艺中，随着关键尺寸的缩小，对字线的制造要求越来越高，导致埋入式字线易出现gidl(gate induce gate leakage，栅诱导漏极泄漏电流)问题，影响产品质量和性能。


技术实现要素：

4.以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
5.本公开提供一种半导体结构的制作方法及半导体结构。
6.本公开的第一方面提供一种半导体结构的制作方法，所述制作方法包括：
7.提供衬底；
8.在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行第一离子掺杂形成第一离子掺杂区；
9.在所述有源区中形成字线沟槽；
10.进行第二离子掺杂形成第二离子掺杂区，其中，所述第二离子掺杂的掺杂离子的电负性高于所述衬底材料的电负性；
11.在形成第二离子掺杂区后的字线沟槽内形成字线结构，部分所述第二离子掺杂区位于所述第一离子掺杂区和所述字线结构之间。
12.根据本公开的一些实施例，所述衬底的材料包括硅，所述第二离子掺杂的掺杂离子包括碳和/或锗。
13.根据本公开的一些实施例，部分所述第二离子掺杂区位于所述第一离子掺杂区和所述字线结构之间，包括：
14.所述字线结构的顶端低于所述第二离子掺杂区的顶端，所述第一离子掺杂区的底端高于所述第二离子掺杂区的底端。
15.根据本公开的一些实施例，所述第二离子掺杂区的顶端高于所述字线结构的顶端5nm～10nm，所述第二离子掺杂区的底端低于所述字线结构的顶端5nm～10nm，所述第二离子掺杂区的深度不低于15nm。根据本公开的一些实施例，所述第二离子掺杂区包括所述字
线沟槽的至少部分侧壁，所述进行第二离子掺杂形成第二离子掺杂区，包括：
16.对所述字线沟槽的至少部分侧壁进行第二离子掺杂，其中，所述第二离子掺杂的掺杂离子的注入剂量为15e14每平方厘米～40e14每平方厘米，所述第二离子掺杂的掺杂离子的注入能量为5kev～10kev。
17.根据本公开的一些实施例，对所述字线沟槽的至少部分侧壁进行第二离子掺杂后，所述半导体结构的制作方法还包括：
18.在字线沟槽内形成栅氧绝缘层，所述栅氧绝缘层覆盖所述字线沟槽的槽壁面；
19.所述在形成第二离子掺杂区后的字线沟槽内形成字线结构，包括：
20.在所述栅氧绝缘层上形成金属保护层，所述金属保护层覆盖部分所述栅氧绝缘层，所述金属保护层的顶端低于所述栅氧绝缘层的顶端；
21.在所述金属保护层围合形成的空间内填充栅极导电层，所述栅极导电层和所述金属保护层构成所述字线结构。
22.根据本公开的一些实施例，所述第二离子掺杂区还包括所述栅氧绝缘层的至少部分侧壁，所述在所述栅氧绝缘层上形成金属保护层之前，所述进行第二离子掺杂形成第二离子掺杂区还包括：
23.对所述栅氧绝缘层的至少部分侧壁进行第二离子掺杂，其中，所述第二离子掺杂的掺杂离子的注入剂量为10e14每平方厘米～30e14每平方厘米，所述第二离子掺杂的掺杂离子的注入能量为5kev～10kev。
24.根据本公开的一些实施例，所述进行第二离子掺杂形成第二离子掺杂区之前，所述半导体结构的制作方法还包括：
25.在所述字线沟槽内形成栅氧绝缘层，所述栅氧绝缘层覆盖所述字线沟槽的槽壁面；
26.所述第二离子掺杂区包括所述栅氧绝缘层的至少部分侧壁，所述进行第二离子掺杂形成第二离子掺杂区，包括：
27.对所述栅氧绝缘层的至少部分侧壁进行第二离子掺杂，其中，所述第二离子掺杂的掺杂离子的注入剂量为10e14每平方厘米～30e14每平方厘米，所述第二离子掺杂的掺杂离子的注入能量为5kev～10kev。
28.根据本公开的一些实施例，所述在形成第二离子掺杂区后的字线沟槽内形成字线结构，包括：
29.在所述栅氧绝缘层上形成金属保护层，所述金属保护层覆盖部分所述栅氧绝缘层，所述金属保护层的顶端低于所述栅氧绝缘层的顶端；
30.在所述金属保护层围合形成的空间内填充栅极导电层，所述栅极导电层和所述金属保护层构成所述字线结构。
31.根据本公开的一些实施例，所述字线结构的顶端低于所述字线沟槽的顶端，在形成第二离子掺杂区后的字线沟槽内形成字线结构之后，所述半导体结构的制作方法还包括：
32.在所述字线结构上形成介质层，所述介质层将所述字线沟槽填平。
33.本公开的第二方面提供一种半导体结构，所述半导体结构包括：
34.衬底，所述衬底上设置有浅沟槽隔离结构，所述浅沟槽隔离结构在所述衬底上定
义出有源区，所述有源区包括第一离子掺杂区；
35.字线沟槽，设置于所述有源区中；
36.字线结构，设置于所述字线沟槽内；
37.第二离子掺杂区，部分所述第二离子掺杂区位于所述第一离子掺杂区和所述字线结构之间，所述第二离子掺杂区内的掺杂离子的电负性高于所述衬底材料的电负性。
38.根据本公开的一些实施例，所述衬底的材料包括硅，所述掺杂离子包括碳和/或锗。
39.根据本公开的一些实施例，所述第二离子掺杂区的顶端高于所述字线结构的顶端，所述第一离子掺杂区的底端高于所述第二离子掺杂区的底端。
40.根据本公开的一些实施例，所述半导体结构还包括：
41.栅氧绝缘层，所述栅氧绝缘层覆盖所述字线沟槽的槽壁面；
42.所述第二离子掺杂区包括所述字线沟槽的至少部分侧壁和/或所述栅氧绝缘层的至少部分侧壁。
43.根据本公开的一些实施例，所述字线结构包括：
44.金属保护层，覆盖所述栅氧绝缘层的部分侧壁，所述金属保护层的顶端低于所述栅氧绝缘层的顶端；
45.栅极导电层，将所述金属保护层围合形成的空间填充。
46.根据本公开的一些实施例，所述字线结构的顶端低于所述字线沟槽的顶端，所述半导体结构还包括介质层，所述介质层将所述字线沟槽填平。
47.本公开实施例所提供的半导体结构的制备方法及半导体结构中，在形成字线结构之前，形成第二离子掺杂区，使得形成字线结构之后，部分第二离子掺杂区位于有源区的第一离子掺杂区与字线结构之间，第二离子掺杂区的掺杂离子的电负性较高，从而使得第二离子掺杂区具有较高的电阻，从而增大第一离子掺杂区和字线结构之间的电阻，有效解决漏电问题，提高半导体结构的质量和性能。
48.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
49.并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
50.图1是相关技术中半导体结构的结构示意图；
51.图2根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
52.图3是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
53.图4是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
54.图5是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
55.图6是根据一示例性实施例示出的半导体结构的制作方法中形成浅沟槽隔离结构和第一离子掺杂区后的结构示意图。
56.图7是根据一示例性实施例示出的半导体结构的制作方法中形成字线沟槽后的结
构示意图。
57.图8是根据一示例性实施例示出的半导体结构的制作方法中对字线沟槽的侧壁进行离子注入的示意图。
58.图9是根据一示例性实施例示出的半导体结构的制作方法中形成第二离子掺杂区后的结构示意图。
59.图10是根据一示例性实施例示出的半导体结构的制作方法中形成栅氧绝缘层后的结构示意图。
60.图11是根据一示例性实施例示出的半导体结构的制作方法中形成金属保护层后的结构示意图。
61.图12是根据一示例性实施例示出的半导体结构的制作方法中形成栅极导电层后的结构示意图。
62.图13是根据一示例性实施例示出的半导体结构的结构示意图。
63.图14是根据一示例性实施例示出的半导体结构的制作方法中形成第一子区后的结构示意图。
64.图15是根据一示例性实施例示出的半导体结构的制作方法中形成栅氧绝缘层后的结构示意图。
65.图16是根据一示例性实施例示出的半导体结构的制作方法中对栅氧绝缘层的侧壁进行离子注入的示意图。
66.图17是根据一示例性实施例示出的半导体结构的制作方法中形成第二子区后的结构示意图。
67.图18是根据一示例性实施例示出的半导体结构的制作方法中形成金属保护层后的结构示意图。
68.图19是根据一示例性实施例示出的半导体结构的制作方法中形成栅极导电层后的结构示意图。
69.图20是根据一示例性实施例示出的半导体结构的结构示意图；
70.图21是根据一示例性实施例示出的半导体结构的制作方法中对栅氧绝缘层的侧壁进行离子注入的示意图。
71.图22是根据一示例性实施例示出的半导体结构的制作方法中形成第二离子掺杂区后的结构示意图。
72.图23是根据一示例性实施例示出的半导体结构的结构示意图。
73.附图标记：
74.10、衬底；20、有源区；21、第一离子掺杂区；30、字线沟槽；40、第二离子掺杂区；41、第一子区；42、第二子区；50、字线结构；51、金属保护层；52、栅极导电层；60、浅沟槽隔离结构；70、栅氧绝缘层；80、介质层。
具体实施方式
75.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有
做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
76.相关技术中，设置有埋入式字线的半导体结构如图1所示，其在衬底10的字线沟槽30内依次设置有栅氧绝缘层70、金属保护层51以及栅极导电层52，金属保护层51和栅极导电层52构成字线结构50，栅极导电层52的顶部覆盖介质层80以将字线沟槽30填平。随着半导体结构特征尺寸不断减小，栅氧绝缘层70的厚度也越来越薄，如此，在栅漏交叠区域(图中的a区域)的泄漏电流也会急剧增加。通常埋入式字线采用的栅氧绝缘层70是在沟道消耗衬底10中的硅材生成氧化硅，由此该栅氧绝缘层70的厚度就受制于器件沟道的宽度，当无法生成足够厚度的氧化硅时就会产生gidl问题。同时，尺寸不断减小意味着两条字线结构50的距离会越来越近，相互之间容易产生寄生电容(cov)从而降低导电性。
77.基于此，本公开示例性实施例提供了一种半导体结构的制备方法及半导体结构，在字线结构和第一离子掺杂区之间形成具有较高电阻的第二离子掺杂区，从而增大第一离子掺杂区和字线结构之间的电阻，有效解决漏电问题，提高半导体结构的质量和性能。
78.本公开示例性的实施例中提供一种半导体结构的制备方法，如图2所示，图2示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图6-图23为半导体结构的制作方法的各个阶段的示意图，下面结合图6-图23对半导体结构的制作方法进行介绍。
79.本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(dram)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
80.如图2所示，本公开一示例性的实施例提供的一种半导体结构的制备方法，包括如下的步骤：
81.步骤s100：提供衬底。
82.其中，如图6所示，衬底10用于支撑设置在其上的其他结构器件，例如，衬底10可以是半导体衬底，半导体衬底的材料可以包括硅(si)、锗(ge)、硅锗(gesi)、碳化硅(sic)中的一种或多种；也可以是绝缘体上硅(soi)、绝缘体上锗(goi)；或者，还可以包括其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物等。衬底10上设置有沿第一方向延伸的有源区20，有源区20用于在后续的工艺步骤中形成晶体管器件，示例性地，可通过在衬底10内形成浅沟槽隔离结构60以在衬底10中定义出有源区20。
83.步骤s200：在衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对有源区进行第一离子掺杂形成第一离子掺杂区。
84.继续参考图6，通过在衬底10内设置浅沟槽隔离结构60，从而将衬底10划分为相互隔离的多个有源区20。示例性地，首先在衬底10上形成隔离沟槽，再采用化学气相沉积或其他的沉积技术在隔离沟槽内沉积绝缘层而形成浅沟槽隔离结构60。浅沟槽隔离结构60的材料可以包括氮化硅或氧化硅等。通过浅沟槽隔离结构60于衬底10内隔离出多个有源区20，例如，隔离出多个呈阵列排布的有源区20。通过设置浅沟槽隔离结构60能够对后续形成的字线结构50之间形成很好的隔离。
85.可采用离子注入的方式对有源区20进行第一离子掺杂形成第一离子掺杂区21，第一离子掺杂区21构成形成源区和漏区，根据需要，掺杂离子可以为p型杂质离子，例如可以为硼(b)、镓(ga)或铟(in)，掺杂离子也可以为n型杂质离子，例如可以为磷(p)、锑(sb)或砷
(as)等。有源区20中的源区与漏区之间的区域构成沟道区。
86.步骤s300：在所述有源区中形成字线沟槽。
87.如图7所示，字线沟槽30的截面形状可以为u形，也可以为矩形等适用器件性能的其他形状，字线沟槽30可通过光刻(litho)、刻蚀(etch)等方式形成。示例性地，利用原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在基底上形成掩膜层(图中未示出)和光刻胶层(图中未示出)，通过曝光或显影刻蚀的方式在光刻胶层上形成掩膜图案，以具有掩膜图案的光刻胶层为掩模版，刻蚀去除部分有源区20的材料，从而在有源区20中形成字线沟槽30。字线沟槽30穿过有源区20中的沟道区，且字线沟槽30的底部低于第一离子掺杂区21的底部，以便在后续的工艺步骤中形成埋入式的字线结构50。
88.步骤s400：进行第二离子掺杂形成第二离子掺杂区，其中，第二离子掺杂的掺杂离子的电负性高于衬底材料的电负性。
89.步骤s500：在形成第二离子掺杂区后的字线沟槽内形成字线结构，部分第二离子掺杂区位于第一离子掺杂区和字线结构之间。
90.如图13所示，形成于衬底10中的字线结构50可作为存储器中相应的晶体管的栅极。同时，步骤s400中形成的第二离子掺杂区40的部分结构位于第一离子掺杂区21和字线结构50之间。可以理解的，此处所述的位于第一离子掺杂区21和字线结构50之间，可以是第二离子掺杂区40的一侧与第一离子掺杂区21接触，另一侧与字线结构50接触，也可以是第二离子掺杂区40的一侧与第一离子掺杂区21之间和/或第二离子掺杂区40的另一侧与字线结构50之间具有其他结构，本公开对此不作限制。
91.本实施例中，在形成字线结构50之前，形成第二离子掺杂区40，使得形成字线结构50之后，部分第二离子掺杂区40位于有源区20的第一离子掺杂区21与字线结构50之间，第二离子掺杂区40的掺杂离子的电负性较高，从而使得第二离子掺杂区40具有较高的电阻，从而增大第一离子掺杂区21和字线结构50之间的电阻，有效解决漏电问题，提高半导体结构的质量和性能。
92.可以理解的，步骤s200进行的形成第一离子掺杂区21的掺杂工艺可以是在形成字线沟槽30之前进行，也可以是在形成字线结构50之后执行，本公开对此不作限制。
93.如前所述，第二离子掺杂采用电负性较高的掺杂离子，电负性是元素的原子在化合物中吸引电子的能力的标度。元素的电负性越大，表示其原子在化合物中吸引电子的能力越强，从而使得具有该元素的部分具有较高的电阻。反之，电负性数值越小，相应原子在化合物中吸引电子的能力越弱。在衬底10的材料包括硅的实施例中，第二离子掺杂所采用的掺杂离子例如可以是电负性高于硅的碳和/或锗。
94.下面以向硅片中掺杂碳元素为例，说明第二离子掺杂能够提高掺杂区域的电阻。提供硅片样本一、硅片样本二和硅片样本三，首先对硅片样本一、硅片样本二和硅片样本三进行离子掺杂，例如进行磷等五价元素的离子注入，完成掺杂后，对完成掺杂的硅片进行回火激活以形成p型衬底，其中，硅片样本一对应形成p型衬底一，硅片样本二对应形成p型衬底二，硅片样本三对应形成p型衬底三。
95.将p型衬底一作为对照样本不作处理，采用相同的离子掺杂工艺分别对p型衬底二和p型衬底三进行碳的掺杂，例如均通过离子注入工艺进行掺杂，其中，p型衬底二的碳注入剂量为100*10^14每平方厘米，p型衬底三的碳注入剂量为300*10^14每平方厘米，完成掺杂
后，分别对p型衬底一、p型衬底二和p型衬底三进行电阻的测量，得到的测量结果如下表所示。
[0096][0097][0098]
由上表可知，通过向衬底10中掺杂碳等电负性较高的元素，能够有效提高掺杂区的电阻。
[0099]
其中，部分第二离子掺杂区40位于第一离子掺杂区21和字线结构50之间，例如为如图13所示，字线结构50的顶端低于第二离子掺杂区40的顶端，即，第二离子掺杂区40的顶部超出字线结构50，第一离子掺杂区21的底端高于第二离子掺杂区40的底端，即第二离子掺杂区40的底部超出第一离子掺杂区21。如此，保证第二离子掺杂区40能够完全覆盖字线结构50与第一离子掺杂区21的交接位置，从而进一步避免漏电问题。
[0100]
示例性地，第二离子掺杂区40的顶端高于字线结构50的顶端5nm～10nm，第二离子掺杂区40的底端低于字线结构50的顶端5nm～10nm，即，如图13所示，第二离子掺杂区40的顶端与字线结构50的顶端之间的距离h1为5nm～10nm，第二离子掺杂区40的底端与字线结构50的顶端之间的距离h2为5nm～10nm，第二离子掺杂区40的深度不低于15nm，如此，既能够保证第二离子掺杂区40能够完全覆盖字线结构50的顶部区域，又能够减少第二离子的注入量，节约成本且保证结构可靠性。
[0101]
其中，在一些实施例中，进行第二离子掺杂形成第二离子掺杂区40的步骤可以是在形成栅氧绝缘层70之前，由字线沟槽30的至少部分侧壁形成第二离子掺杂区40，即通过对字线沟槽30的至少部分侧壁进行第二离子掺杂形成第二离子掺杂区40。在另一些实施例中，进行第二离子掺杂形成第二离子掺杂区40的步骤也可以是在形成栅氧绝缘层70之后，由栅氧绝缘层70的至少部分侧壁形成第二离子掺杂区40，即通过对栅氧绝缘层70的至少部分侧壁进行第二离子掺杂形成第二离子掺杂区40。当然，还可以是形成栅氧绝缘层70之前和之后均进行第二离子掺杂。
[0102]
本公开一示例性实施例提供了一种半导体结构的制作方法，如图3所示，该半导体结构的制作方法包括：
[0103]
步骤s100a：提供衬底。
[0104]
步骤s200a：在衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对有源区进行第一离子掺杂形成第一离子掺杂区。
[0105]
步骤s300a：在有源区中形成字线沟槽。
[0106]
步骤s400a：对字线沟槽的至少部分侧壁进行第二离子掺杂形成第二离子掺杂区。
[0107]
该步骤中，如图8所示，以字线沟槽30的侧壁为掺杂对象，采用电负性较高的掺杂离子对字线沟槽30的侧壁进行第二离子掺杂，即，对字线沟槽30暴露出的有源区20的部分
表面进行第二离子掺杂，参考图9，使得字线沟槽30的部分侧壁构成第二离子掺杂区40。其中，可以是对字线沟槽30的整个侧壁进行第二离子掺杂，以使得字线沟槽30的整个侧壁均形成第二离子掺杂区40，也可以是对字线沟槽30的部分侧壁进行第二离子掺杂形成第二离子掺杂区40，例如，第二离子掺杂区40的底端距离字线沟槽30的底壁有预设距离。
[0108]
作为示例，可采用离子注入工艺向字线沟槽30的预设区域进行离子注入，通过调整注入角度、注入剂量，将电负性较高的掺杂离子注入至字线沟槽30的侧壁上，以在预设区域形成第二离子掺杂区40，通过离子注入的方式能够实现特定区域的离子注入，注入区域可控，从而保证形成的第二离子掺杂区40的位置准确性。预设区域例如为字线沟槽30相对的两侧壁的部分区域。
[0109]
其中，第二离子掺杂的掺杂离子的注入剂量为15e14每平方厘米～40e14每平方厘米，第二离子掺杂的掺杂离子的注入能量为5kev～10kev，以在不破坏结构可靠性的前提下，保证形成的第二离子掺杂区40具有足够高的电阻，以在字线结构50与第一离子掺杂区21之间形成有效隔离，进一步避免产生漏电问题。
[0110]
步骤s500a：在字线沟槽内形成栅氧绝缘层，栅氧绝缘层覆盖字线沟槽的槽壁面。
[0111]
一些实施例中，采用薄膜沉淀工艺在经离子掺杂后的字线沟槽30内形成栅氧绝缘层70，如图10所示，栅氧绝缘层70覆盖字线沟槽30的槽壁面，由于在字线沟槽30的槽壁面上形成第二离子掺杂区40，因此，栅氧绝缘层70将第二离子掺杂区40覆盖。栅氧绝缘层70的材料例如可以为二氧化硅、氮氧化硅、氮化硅等，栅氧绝缘层70可以为一层，也可以为多层结构，当栅氧绝缘层70为多层结构时，各层栅氧绝缘层70的材料可以相同，也可以不同。在另一些实施例中，采用原位水汽氧化工艺形成栅氧绝缘层70，如此，可有效减小栅氧绝缘层70的厚度，使得制备得到的半导体结构更加紧凑。
[0112]
示例性地，在完成离子掺杂形成第二离子掺杂区40之后，可对衬底10进行湿法清洗，从而去除表面的杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体结构的质量。
[0113]
步骤s600a：在栅氧绝缘层上形成金属保护层，金属保护层覆盖部分栅氧绝缘层，金属保护层的顶端低于栅氧绝缘层的顶端。
[0114]
如图11所示，金属保护层51的顶端低于栅氧绝缘层70的顶端，并将栅氧绝缘层70除上部侧壁之外的其他表面均覆盖，以形成容置栅极导电材料的空间。通过设置金属保护层51能够对后续填充的栅极导电材料形成保护，并能够避免栅极导电材料的扩散。金属保护层51的材料可以为钛(ti)、氮化钛(tin)等，可通过原子层沉积工艺(atomic layer deposition，简称ald)、气相沉积工艺(chemical vapor deposition，简称cvd)等沉积工艺形成于栅氧绝缘层70上。
[0115]
步骤s700a：在金属保护层围合形成的空间内填充栅极导电层，栅极导电层和金属保护层构成字线结构。
[0116]
如图12所示，在形成覆盖部分栅氧绝缘层70的金属保护层51后，金属保护层51在字线沟槽30内围合形成一空间，将栅极导电层52填充于该空间，如此，栅极导电层52和金属保护层51共同构成字线结构50。栅极导电层52的材料可以为钨(w)、铜(cu)、金(au)、银(ag)中的至少一种，并可通过原子层沉积工艺(atomic layer deposition，简称ald)、气相沉积工艺(chemical vapor deposition，简称cvd)等沉积工艺填充在金属保护层51围合形成的
空间内。
[0117]
继续参考图12，在形成字线结构50之后，字线结构50的顶端低于第二离子掺杂区40的顶端，例如，第二离子掺杂区40的顶端与衬底10的顶面平齐，如此，能够保证第二离子掺杂区40能够完全覆盖字线结构50与第一离子掺杂区21的交接位置，从而进一步避免漏电问题。
[0118]
一示例性实施例中，如图3所示，在形成第二离子掺杂区40后的字线沟槽30内形成字线结构50之后，半导体结构的制作方法还包括：
[0119]
步骤s800a：在字线结构上形成介质层，介质层将字线沟槽填平。
[0120]
如图13所示，在字线结构50上形成介质层80以使得半导体结构的表面平坦化，从而保证半导体结构的上层结构的平整性。介质层80的材料例如可以为氧化硅、氮氧化硅、氮化硅等，介质层80可通过原子层沉积工艺(atomic layer deposition，简称ald)、气相沉积工艺(chemical vapor deposition，简称cvd)等沉积工艺形成。
[0121]
其中，步骤s100a、步骤s200a和步骤s300a分别与前述的步骤s100、步骤s200和步骤s300类似，具体参见前面的描述，在此不再赘述。
[0122]
本公开另一个示例性实施例中，如图4所示，该半导体结构的制作方法包括：
[0123]
步骤s100b：提供衬底。
[0124]
步骤s200b：在衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对有源区进行第一离子掺杂形成第一离子掺杂区。
[0125]
步骤s300b：在有源区中形成字线沟槽。
[0126]
步骤s400b：对字线沟槽的至少部分侧壁进行第二离子掺杂，形成第一子区。
[0127]
该步骤中，如图14所示，以字线沟槽30的侧壁为掺杂对象，采用电负性较高的掺杂离子对字线沟槽30的侧壁进行第二离子掺杂，使得字线沟槽30的部分侧壁构成第一子区41。其中，可以是对字线沟槽30的整个侧壁进行第二离子掺杂，以使得字线沟槽30的整个侧壁均形成第一子区41，也可以是对字线沟槽30的部分侧壁进行第二离子掺杂形成第一子区41，例如，第一子区41的底端距离字线沟槽30的底壁有预设距离。
[0128]
其中，第二离子掺杂的掺杂离子的注入剂量为15e14每平方厘米～40e14每平方厘米，第二离子掺杂的掺杂离子的注入能量为5kev～10kev，以在不破坏结构可靠性的前提下，保证形成的第一子区41具有足够高的电阻，以在字线结构50与第一离子掺杂区21之间形成有效隔离，进一步避免产生漏电问题。
[0129]
步骤s500b：在字线沟槽内形成栅氧绝缘层，栅氧绝缘层覆盖字线沟槽的槽壁面。
[0130]
形成栅氧绝缘层70后的结构如图15所示。
[0131]
步骤s600b：对栅氧绝缘层的至少部分侧壁进行第二离子掺杂，形成第二子区，第一子区和第二子区共同构成第二离子掺杂区。
[0132]
该步骤中，如图16所示，以栅氧绝缘层70的侧壁为掺杂对象，进行第二离子掺杂，如图17所示，使得栅氧绝缘层70的部分区域构成第二子区42。作为示例，可采用离子注入工艺向栅氧绝缘层70的预设区域进行离子注入，通过调整注入角度、注入剂量，将电负性较高的掺杂离子注入至栅氧绝缘层70的侧壁上，以在预设区域形成第二子区42，通过离子注入的方式能够实现特定区域的离子注入，注入区域可控，从而保证形成的第二子区42的位置准确性。
[0133]
其中，在对栅氧绝缘层70的至少部分侧壁进行第二离子掺杂时，第二离子掺杂的掺杂离子的注入剂量为10e14每平方厘米～30e14每平方厘米，第二离子掺杂的掺杂离子的注入能量为5kev～10kev。可以理解的，对栅氧绝缘层70的掺杂离子的注入量少于对字线沟槽30的掺杂离子的注入量，以避免对栅氧绝缘层70的破坏。
[0134]
步骤s700b：在栅氧绝缘层上形成金属保护层，金属保护层覆盖部分栅氧绝缘层，金属保护层的顶端低于栅氧绝缘层的顶端。
[0135]
形成金属保护层51后的结构如图18所示。
[0136]
步骤s800b：在金属保护层围合形成的空间内填充栅极导电层，栅极导电层和金属保护层构成字线结构。
[0137]
形成栅极导电层52后的结构如图19所示。
[0138]
步骤s900b：在字线结构上形成介质层，介质层将字线沟槽填平。
[0139]
形成介质层后的结构如图20所示。
[0140]
其中，步骤s100b、步骤s200b和步骤s300b分别与前述的步骤s100、步骤s200和步骤s300类似，步骤s500b、步骤s700b、步骤s800b和步骤s900b分别与前述的步骤s500a、步骤s600a、步骤s700a和步骤s800a类似，具体参见前面的描述，在此不再赘述。
[0141]
本公开再一个示例性实施例中，如图5所示，该半导体结构的制作方法包括：
[0142]
步骤s100c：提供衬底。
[0143]
步骤s200c：在衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对有源区进行第一离子掺杂形成第一离子掺杂区。
[0144]
步骤s300c：在有源区中形成字线沟槽。
[0145]
步骤s400c：在字线沟槽内形成栅氧绝缘层，栅氧绝缘层覆盖字线沟槽的槽壁面。
[0146]
步骤s500c：对栅氧绝缘层的至少部分侧壁进行第二离子掺杂，形成第二离子掺杂区。
[0147]
该步骤中，如图21所示，以栅氧绝缘层70的侧壁为掺杂对象，进行第二离子掺杂，如图22所示，使得栅氧绝缘层70的部分区域构成第二离子掺杂区40。作为示例，可采用离子注入工艺向栅氧绝缘层70的预设区域进行离子注入，通过调整注入角度、注入剂量，将电负性较高的掺杂离子注入至栅氧绝缘层70的侧壁上，以在预设区域形成第二离子掺杂区40，通过离子注入的方式能够实现特定区域的离子注入，注入区域可控，从而保证形成的第二离子掺杂区40的位置准确性。
[0148]
其中，在对栅氧绝缘层70的至少部分侧壁进行第二离子掺杂时，第二离子掺杂的掺杂离子的注入剂量为10e14每平方厘米～30e14每平方厘米，第二离子掺杂的掺杂离子的注入能量为5kev～10kev，以在不破坏结构可靠性的前提下，保证形成的第二离子掺杂区40具有足够高的电阻，以在字线结构50与第一离子掺杂区21之间形成有效隔离，进一步避免产生漏电问题。
[0149]
步骤s600c：在栅氧绝缘层上形成金属保护层，金属保护层覆盖部分栅氧绝缘层，金属保护层的顶端低于栅氧绝缘层的顶端。
[0150]
步骤s700c：在金属保护层围合形成的空间内填充栅极导电层，栅极导电层和金属保护层构成字线结构。
[0151]
步骤s800c：在字线结构上形成介质层，介质层将字线沟槽填平。
[0152]
通过上述步骤得到的半导体结构如图23所示。
[0153]
其中，步骤s100c、步骤s200c和步骤s300c分别与前述的步骤s100、步骤s200和步骤s300类似，步骤s400c、步骤s600c、步骤s700c和步骤s800c分别与前述的步骤s500a、步骤s600a、步骤s700a和步骤s800a类似，具体参见前面的描述，在此不再赘述。
[0154]
本实施例中，可以对栅氧绝缘层70进行掺杂，也可以对栅氧绝缘层70以及靠近栅氧绝缘层70的部分第一掺杂区进行掺杂。
[0155]
本公开一示例性实施例还提供了一种半导体结构，如图13所示，半导体结构包括衬底10、字线沟槽30和设置于字线沟槽30内的字线结构50。其中，衬底10可以是半导体衬底，其材料例如可以包括硅(si)、锗(ge)、硅锗(gesi)、碳化硅(sic)中的一种或多种；也可以是绝缘体上硅(soi)、绝缘体上锗(goi)；或者，还可以包括其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物等。
[0156]
衬底10上设置有浅沟槽隔离结构60，浅沟槽隔离结构60通过浅沟槽隔离结构60于衬底10内隔离出多个有源区20，例如，隔离出多个呈阵列排布的有源区20。有源区包括第一离子掺杂区21，第一离子掺杂区21由第一离子掺杂形成，第一离子掺杂区21构成形成源区和漏区，根据需要，掺杂离子可以为p型杂质离子，例如可以为硼(b)、镓(ga)或铟(in)，掺杂离子也可以为n型杂质离子，例如可以为磷(p)、锑(sb)或砷(as)等。有源区20中的源区与漏区之间的区域构成沟道区。字线沟槽30设置于有源区中，例如设置在沟道区。
[0157]
半导体结构还包括第二离子掺杂区40，部分第二离子掺杂区40位于第一离子掺杂区21和字线结构50之间，第二离子掺杂区40内的掺杂离子的电负性高于衬底材料的电负性。
[0158]
本实施例中，在有源区20的第一离子掺杂区21与字线结构50之间设置有第二离子掺杂区40，第二离子掺杂区40的掺杂离子的电负性较高，从而使得第二离子掺杂区40具有较高的电阻，从而增大第一离子掺杂区21和字线结构50之间的电阻，有效解决漏电问题，提高半导体结构的质量和性能。
[0159]
其中，第二离子掺杂区40的掺杂离子可选用电负性较高的离子，例如，在衬底10的材料包括硅的实施例中，掺杂离子可以是电负性高于硅的碳和/或锗，从而有效提高离子掺杂区的电阻。
[0160]
一实施例中，部分第二离子掺杂区40位于第一离子掺杂区21和字线结构50之间，例如为如图13所示，字线结构50的顶端低于第二离子掺杂区40的顶端，即，第二离子掺杂区40的顶部超出字线结构50，第一离子掺杂区21的底端高于第二离子掺杂区40的底端，即第二离子掺杂区40的底部超出第一离子掺杂区21。如此，保证第二离子掺杂区40能够完全覆盖字线结构50与第一离子掺杂区21的交接位置，从而进一步避免漏电问题。
[0161]
在一些实施例中，如图13所示，第二离子掺杂区40包括字线沟槽30的至少部分侧壁，半导体结构还包括栅氧绝缘层70，栅氧绝缘层70覆盖字线沟槽30的槽壁面，从而将第二离子掺杂区40覆盖。栅氧绝缘层70的材料例如可以为二氧化硅、氮氧化硅、氮化硅等，栅氧绝缘层70可以为一层，也可以为多层结构，当栅氧绝缘层70为多层结构时，各层栅氧绝缘层70的材料可以相同，也可以不同。在另一些实施例中，如图23所示，第二离子掺杂区40包括栅氧绝缘层70的部分侧壁。在又一些实施例中，如图20所示，第二离子掺杂区40包括字线沟槽30的至少部分侧壁以及栅氧绝缘层70的部分侧壁。
[0162]
一实施例中，如图13所示，字线结构50包括金属保护层51和栅极导电层52，其中，金属保护层51覆盖字线沟槽30的部分侧壁，金属保护层51的顶端低于字线沟槽30的顶端。金属保护层51围合形成容置栅极导电材料的空间。通过设置金属保护层51能够对后续填充的栅极导电材料形成保护，并能够避免栅极导电材料的扩散。金属保护层51的材料可以为钛(ti)、氮化钛(tin)等。
[0163]
栅极导电层52将金属保护层51围合形成的空间填充，如此，栅极导电层52和金属保护层51共同构成字线结构50。栅极导电层52的材料可以为钨(w)、铜(cu)、金(au)、银(ag)中的至少一种。
[0164]
继续参考图13，字线结构50的顶端低于字线沟槽30的顶端，半导体结构还包括介质层80，介质层80将字线沟槽30填平，介质层80的材料例如可以为氧化硅、氮氧化硅、氮化硅等。通过介质层80将字线沟槽30填平，从而使得半导体结构的表面平坦化，从而保证半导体结构的上层结构的平整性。
[0165]
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
[0166]
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
[0167]
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
[0168]
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
[0169]
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
[0170]
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
[0171]
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。