半导体装置和半导体装置的制造方法与流程

1.本公开总体上涉及电子装置，更具体地，涉及一种半导体装置和半导体装置的制造方法。


背景技术：

2.半导体装置的集成度主要由单位存储器单元所占据的面积确定。随着存储器单元以单层形式形成在基板上方的半导体装置的集成度的改进达到极限，最近已提出了存储器单元层叠在基板上方的三维半导体装置。已开发了各种结构和制造方法以改进三维半导体装置的操作可靠性。


技术实现要素：

3.根据本公开的一方面，可提供一种半导体装置，该半导体装置包括：栅极结构，其包括交替地层叠的多个导电层和多个绝缘层；沟道层，其穿透栅极结构；多个存储器图案，其分别位于沟道层和多个导电层之间；阻挡层，其包括位于导电层和存储器图案之间的第一部分以及在多个存储器图案之间延伸的第二部分；以及多个气隙，其分别位于阻挡层和多个绝缘层之间。
4.根据本公开的另一方面，可提供一种半导体装置，该半导体装置包括：栅极结构，其包括交替地层叠的多个导电层和多个绝缘层；沟道层，其穿透栅极结构；多个存储器图案，其分别位于沟道层和多个导电层之间；多个阻挡图案，其分别位于导电层和存储器图案之间；多个密封层，其分别位于多个绝缘层和沟道层之间；以及多个气隙，其分别包括在位于绝缘层和沟道层之间的密封层中。
5.根据本公开的另一方面，可提供一种制造半导体装置的方法，该方法包括以下步骤：形成包括交替地层叠的多个第一材料层和多个第二材料层的层叠结构；形成穿透层叠结构的第一开口；在第二材料层上形成第一牺牲图案；在第一开口中形成围绕第一牺牲图案的牺牲衬垫；形成穿透牺牲衬垫的孔以暴露第一牺牲图案；通过经由孔去除第一牺牲图案来形成气隙；将孔密封；以及在第一开口中形成沟道层。
附图说明
6.现在将在下文参照附图更充分地描述实施方式的示例；然而，其可按照不同的形式具体实现，并且不应被解释为限于本文中所阐述的实施方式。
7.在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
8.图1a、图1b和图1c是示出根据本公开的实施方式的半导体装置的结构的示图。
9.图2a、图2b、图2c、图2d、图2e、图2f、图2g和图2h是示出根据本公开的实施方式的半导体装置的制造方法的示图。
10.图3a、图3b、图3c、图3d和图3e是示出根据本公开的实施方式的半导体装置的制造方法的示图。
11.图4a、图4b和图4c是示出根据本公开的实施方式的半导体装置的结构的示图。
12.图5a、图5b、图5c、图5d、图5e、图5f和图5g是示出根据本公开的实施方式的半导体装置的制造方法的示图。
13.图6a和图6b是示出根据本公开的实施方式的半导体装置的制造方法的示图。
14.图7a和图7b是示出根据本公开的实施方式的半导体装置的制造方法的示图。
15.图8a、图8b和图8c是示出根据本公开的实施方式的半导体装置的结构的示图。
16.图9a、图9b、图9c、图9d、图9e、图9f、图9g、图9h、图9i、图9j和图9k是示出根据本公开的实施方式的半导体装置的制造方法的示图。
17.图10a、图10b和图10c是示出根据本公开的实施方式的半导体装置的制造方法的示图。
18.图11a、图11b、图11c、图11d和图11e是示出根据本公开的实施方式的半导体装置的制造方法的示图。
19.图12是示出根据本公开的实施方式的存储器系统的图。
20.图13是示出根据本公开的实施方式的存储器系统的图。
21.图14是示出根据本公开的实施方式的存储器系统的图。
22.图15是示出根据本公开的实施方式的存储器系统的图。
23.图16是示出根据本公开的实施方式的存储器系统的图。
具体实施方式
24.为了描述根据本公开的概念的实施方式，本文所公开的具体结构或功能描述仅是例示性的。根据本公开的概念的实施方式可按各种形式实现，并且不能被解释为限于本文中所阐述的实施方式。
25.实施方式提供了一种具有稳定的结构和改进的特性的半导体装置和该半导体装置的制造方法。
26.图1a至图1c是示出根据本公开的实施方式的半导体装置的结构的示图。
27.参照图1a至图1c，半导体装置可包括栅极结构gst、沟道层18、存储器图案16、阻挡层14和气隙ag。半导体装置还可包括隧道绝缘层17或绝缘芯19，或者还包括其组合。在实施方式中，气隙ag可包括诸如空气的各种气体，但是各种气体不限于氧气和氮气，可以是任何气体或气体的组合。
28.栅极结构gst可包括交替地层叠的导电层11和绝缘层12。导电层11可以是存储器单元、选择晶体管等的栅电极。导电层11可包括诸如多晶硅、钨、钼或金属的导电材料。绝缘层12可用于将层叠的导电层11彼此绝缘。绝缘层12可包括诸如氧化物、氮化物或气隙的绝缘材料。
29.沟道层18可穿透栅极结构gst。沟道层18可在导电层11和绝缘层12的层叠方向上延伸。沟道层18可以是形成存储器单元、选择晶体管等的沟道的区域。沟道层18可包括半导体材料。在实施方式中，沟道层18可包括硅、锗、纳米结构等。半导体装置可包括导电层，以代替沟道层18。导电层可以是电极层、垂直位线等。
30.存储器图案16可分别位于沟道层18和导电层11之间。存储器图案16可彼此隔离。各个存储器图案16可具有倾斜侧壁sw。侧壁sw可具有弯曲表面。各个存储器图案16可具有梯形截面。存储器图案16可包括浮栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料等，或者包括其组合。
31.阻挡层14可包括位于导电层11和存储器图案16之间的第一部分14_p1以及在存储器图案16之间延伸的第二部分14_p2。第一部分14_p1和第二部分14_p2可交替地布置。阻挡层14可在栅极结构gst的层叠方向上延伸。
32.气隙ag可分别位于阻挡绝缘层14和绝缘层12之间。气隙ag可由阻挡层14和绝缘层12的侧壁12_sw限定。阻挡层14的第二部分14_p2可位于气隙ag和沟道层18之间。气隙ag可比导电层11的侧壁11_sw更靠近沟道层18。
33.各个气隙ag可包括面向绝缘层12的第一表面s1和面向阻挡层14的第二表面s2。第一表面s1可具有与绝缘层12的侧壁12_sw对应的形状。第一表面s1可以是平坦的。第一表面s1可与导电层11的侧壁11_sw对齐。第二表面s2可具有与阻挡层14对应的形状。第二表面s2可包括弯曲表面。
34.隧道绝缘层17可形成为围绕沟道层18。隧道绝缘层17可与存储器图案16和阻挡层14接触。隧道绝缘层17可与阻挡层14的第二部分14_p2接触。
35.绝缘芯19可形成在沟道层18中。绝缘芯19可具有单层或多层结构。绝缘芯19可包括诸如氧化物、氮化物或气隙的绝缘材料。在实施方式中，可省略绝缘芯19，并且沟道层18可具有在其中央填充沟道层18的形式。
36.参照图1b和图1c，阻挡层14可包括阻挡图案14p。阻挡图案14p可彼此隔离。各个阻挡图案14p可具有c形截面，并且分别围绕存储器图案16。气隙ag可由阻挡图案14p、绝缘层12的侧壁12_sw和隧道绝缘层17限定。各个气隙ag的第二表面s2可面向阻挡图案14p和隧道绝缘层17。
37.参照1c，绝缘层12的侧壁12_sw可比导电层11的侧壁11_sw距沟道层18更远。各个气隙ag的第一表面s1可比导电层11的侧壁11_sw距沟道层18更远。
38.根据上述结构，存储器单元或选择晶体管可位于沟道层18和导电层11彼此交叉的部分处。空间区域可限定在层叠的存储器单元之间，并且气隙ag可位于空间区域中。层叠的存储器单元的存储器图案16可通过气隙ag彼此隔离。
39.在实施方式中，气隙ag可以是层之间的空白空间，并且可填充有介电常数比氧化物和氮化物的介电常数低的空气。因此，可通过气隙ag减小层叠的存储器单元之间的交叉联接。
40.图2a至图2h是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
41.参照图2a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层21和第二材料层22。第一材料层21可包括相对于第二材料层22具有高蚀刻选择性的材料。在示例中，第一材料层21可包括诸如氮化物的牺牲材料，并且第二材料层22可包括诸如氧化物的绝缘材料。在另一示例中，第一材料层21可包括诸如多晶硅、钨或钼的导电材料，并且第二材料层22可包括诸如氧化物的绝缘材料。
42.随后，形成穿透层叠结构st的第一开口op1。第一开口op1可具有圆形形状、椭圆形
形状、多边形形状等的平面。在实施方式中，可形成多个第一开口op1，其布置在第一方向以及与第一方向交叉的第二方向上。
43.参照图2b，在第二材料层22上形成第一牺牲图案23。可在第二材料层22的通过第一开口op1暴露的侧壁上选择性地沉积第一牺牲图案23。因此，可形成第一牺牲图案23，其突出到第一开口op1的内部并且彼此隔离。各个第一牺牲图案23可包括面向第二材料层22的第一表面23_s1和突出到第一开口op1的内部的第二表面23_s2。第二表面23_s2可包括弯曲表面。第一牺牲图案23可用于确保在后续工艺中要形成气隙的区域。第一牺牲图案23可包括氧化物。
44.参照图2c，在第一开口op1中形成围绕第一牺牲图案23的牺牲衬垫24。可使用沉积工艺来形成牺牲衬垫24。牺牲衬垫24可沿着第一开口op1的内表面形成。牺牲衬垫24可形成为围绕第一牺牲图案23的表面和第一材料层21的侧壁。牺牲衬垫24可包括围绕第一材料层21的侧壁的第一部分24_p1以及围绕第一牺牲图案23的表面的第二部分24_p2。各个第二部分24_p2可反映第一牺牲图案23的形状。类似于第一牺牲图案23，各个第二部分24_p2可具有圆形截面。牺牲衬垫24可包括相对于第一牺牲图案23具有高蚀刻选择性的材料。在实施方式中，牺牲衬垫24可包括氮化物或多晶硅，并且第一牺牲图案23可包括氧化物。
45.参照图2d，在第一牺牲图案23之间形成第二牺牲图案25。可通过沿着第一开口op1的内表面沉积第二牺牲层然后蚀刻第二牺牲层来形成第二牺牲图案25。牺牲衬垫24可在第二牺牲图案25之间部分地暴露。牺牲衬垫24的第一部分24_p1可由第二牺牲图案25覆盖，并且牺牲衬垫24的第二部分24_p2可部分地暴露。当各个第二部分24_p2具有圆形截面时，第二部分24_p2的朝着第一开口op1的内部突出最多的尖端部分可暴露。第二牺牲图案25可包括相对于牺牲衬垫24具有高蚀刻选择性的材料。在实施方式中，第二牺牲图案25可包括氧化物，牺牲衬垫24可包括氮化物。
46.参照图2e，形成穿透牺牲衬垫24的孔h。可通过使用第二牺牲图案25作为蚀刻屏障蚀刻牺牲衬垫24来形成孔h。因此，牺牲衬垫24的通过第二牺牲图案25暴露的部分可被蚀刻。第二部分24_p2的朝着第一开口op1的内部突出最多的尖端部分可被蚀刻。
47.第一牺牲图案23可通过孔h暴露。当各个第一牺牲图案23具有圆形形状时。第一牺牲图案23的朝着第一开口op1的内部突出最多的尖端部分可暴露。因此，各个第一牺牲图案23的仅极小部分可通过具有窄宽度的孔h暴露。
48.通过孔h去除第一牺牲图案23。可通过选择性地蚀刻第一牺牲图案23来在牺牲衬垫24和第二材料层22之间形成气隙ag。
49.参照图2f，将孔h密封。在实施方式中，牺牲衬垫24被氧化。可根据氧化工艺通过体积膨胀来密封孔h。由于孔h具有窄宽度，所以可通过体积膨胀充分密封孔h。当牺牲衬垫24包括氮化物时，可使用自由基氧化工艺来使牺牲衬垫24氧化。当牺牲衬垫24包括多晶硅时，可使用湿法氧化工艺或干法氧化工艺来使牺牲衬垫24氧化。
50.氧化的牺牲衬垫可用作阻挡层24a。阻挡层24a可包括与第一材料层21对应的第一部分24a_p1以及与第二材料层22对应的第二部分24a_p2。气隙ag可分别位于阻挡层24a的第二部分24a_p2和第二材料层22之间。气隙ag可彼此隔离。第二部分24a_p2突出到第一开口op1的内部，因此，可在第二部分24a_p2之间限定凹槽g。凹槽g可分别与第一部分24a_p1对应。
51.参照图2g，形成存储器图案26。存储器图案26可分别位于气隙ag之间，并且彼此隔离。在实施方式中，在沿着第一开口op1的内表面沉积存储器层之后，存储器层被蚀刻。因此，可形成分别位于凹槽g中的存储器图案26。可在蚀刻存储器层的工艺中部分地蚀刻阻挡层24a。根据阻挡层24a被蚀刻的程度，阻挡层24a可维持气隙ag被密封的状态，或者被隔离成阻挡图案24ap，使得气隙ag敞开。
52.参照图2h，形成隧道绝缘层27。隧道绝缘层27可形成在存储器图案26和阻挡图案24ap上。另选地，隧道绝缘层27可形成在存储器图案26和阻挡层14上(参见图1a)。当在形成存储器图案26的工艺中气隙ag敞开时，可通过隧道绝缘层27再次密封气隙ag。
53.随后，可在隧道绝缘层27中形成沟道层28。随后，可在沟道层28中形成绝缘芯29。
54.随后，可利用第三材料层31替换第一材料层21。在示例中，当第一材料层21是牺牲层并且第二材料层22是绝缘层时，可利用导电层替换第一材料层21。在另一示例中，当第一材料层21是导电层并且第二材料层是绝缘层时，第一材料层21可被硅化。因此，可形成第三材料层31和第二材料层22交替地层叠的栅极结构gst。
55.根据上述制造方法，可使用第一牺牲图案23的形状形成具有窄宽度的孔h。可通过经由孔h去除第一牺牲图案23来形成气隙ag。另外，牺牲衬垫24被氧化，以使得可通过密封孔h来形成气隙ag。因此，可使用形成阻挡层24a的工艺来形成气隙ag。
56.图3a至图3e是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
57.参照图3a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层21和第二材料层22。随后，形成穿透层叠结构st的第一开口op1。随后，通过蚀刻第二材料层22来形成第二开口op2。第二开口op2可连接到第一开口op1。
58.参照图3b，在第二开口op2中形成种子图案23a。种子图案23a可分别位于第二开口op2中并且彼此隔离。可通过在第一开口op1和第二开口op2中形成种子层然后蚀刻种子层来形成种子图案23a。种子图案23a可包括多晶硅。
59.参照图3c，通过使种子图案23a氧化来形成第一牺牲图案23b。种子图案23a可使用湿法氧化工艺来氧化。第一牺牲图案23b可比第一材料层21的侧壁更突出到第一开口op1的内部。第一牺牲图案23b可包括突出到第一开口op1的内部的第二表面23b_s2，并且第二表面23b_s2可具有弯曲表面。各个第一牺牲图案23b可具有圆形截面。
60.参照图3d，在第一开口op1中形成围绕第一牺牲图案23b的牺牲衬垫24。随后，在第一牺牲图案23b之间形成第二牺牲图案25。随后，通过蚀刻牺牲衬垫24的通过第二牺牲图案25暴露的部分来形成孔h。第一牺牲图案23b可通过孔h暴露。
61.参照图3e，通过孔h去除第一牺牲图案23b。随后，通过使牺牲衬垫24氧化来形成阻挡层24a。因此，孔h可被密封。
62.根据上述制造方法，种子图案23a被氧化，以使得可形成第一牺牲图案23b。后续工艺可与上面参照图2g和图2h描述的那些类似地执行。另外，此实施方式可与上述实施方式组合。
63.图4a至图4c是示出根据本公开的实施方式的半导体装置的结构的示图。下文中，将省略与上述那些重复的部分的描述。
64.参照图4a，半导体装置可包括栅极结构gst、沟道层48、存储器图案46和气隙ag。半
导体装置还可包括绝缘衬垫44、隧道绝缘层47、阻挡层45或绝缘芯49，或者还包括其组合。
65.栅极结构gst可包括交替地层叠的导电层41和绝缘层42。沟道层48可穿透栅极结构gst。存储器图案46可分别位于沟道层48和导电层41之间。绝缘芯49可形成在沟道层48中。
66.阻挡层45可包括位于导电层41和存储器图案46之间的第一部分45_p1以及在存储器图案46之间延伸的第二部分45_p2。在实施方式中，各个第二部分45_p2可在第一部分45_p1之间延伸，并且可位于绝缘层42和相应气隙ag之间以将绝缘层42与相应气隙ag间隔开。第二部分45_p2可朝着绝缘层42突出到栅极结构gst的内部。
67.气隙ag可分别位于阻挡层45和沟道层48之间。气隙ag可位于隧道绝缘层47和第二部分45_p2之间。各个气隙ag可包括位于第二部分45_p2中的第一区域ag_r1以及位于存储器图案46之间的第二区域ag_r2。第一区域ag_r1可具有第一宽度w1，并且第二区域ag_r2可具有第二宽度w2。当第二区域ag_r2具有圆形截面时，第二宽度w2可以是第二区域ag_r2的最大宽度。第一宽度w1和第二宽度w2可彼此基本上相同或不同。第一宽度w1可比第二宽度w2窄。
68.绝缘衬垫44可位于隧道绝缘层47和阻挡层45之间。绝缘衬垫44可形成在存储器图案46的侧壁上，并且可在存储器图案46和阻挡层45之间延伸。
69.隧道绝缘层47可位于沟道层48和存储器图案46之间以及沟道层48和气隙ag之间。隧道绝缘层47可与存储器图案46和绝缘衬垫44接触。因此，气隙ag可由隧道绝缘层47、绝缘衬垫44和阻挡层45限定。各个气隙ag可包括面向隧道绝缘层47的第二表面s2，并且第二表面s2可以是平坦的。各个气隙ag可包括面向绝缘衬垫44的第三表面s3，并且第三表面s3可包括弯曲表面。
70.参照图4b，可仅在存储器图案46的侧壁sw上形成绝缘衬垫44a。除了绝缘衬垫44a之外的结构可与图4a所示的结构类似。
71.参照图4c以及图4c所示的虚线和箭头，各个气隙ag可突出到隧道绝缘层47a的内部。因此，隧道绝缘层47a的外表面可具有不平度。气隙ag可比存储器图案46更朝着沟道层48突出。各个气隙ag可包括面向隧道绝缘层47a的第二表面s2，并且第二表面s2可包括弯曲表面。除了隧道绝缘层47a之外的结构可与图4a或图4b所示的结构类似。
72.根据上述结构，存储器单元或选择晶体管可位于沟道层48和导电层41彼此交叉的部分处。可在层叠的存储器单元之间限定空间区域，并且气隙ag可位于这些空间区域中。层叠的存储器单元的存储器图案46可通过气隙ag彼此隔离。可通过气隙ag减小层叠的存储器单元之间的交叉联接。
73.图5a至图5g是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
74.参照图5a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层51和第二材料层52。第一材料层51可包括相对于第二材料层52具有高蚀刻选择性的材料。随后，形成穿透层叠结构st的第一开口op1。随后，通过蚀刻第二材料层52来形成第二开口op2。第二开口op2可连接到第一开口op1。
75.参照图5b，在第一开口op1和第二开口op2中形成阻挡层55。可使用沉积工艺来形成阻挡层55。阻挡层55可沿着第一开口op1和第二开口op2的内表面形成。阻挡层55可完全
填充第二开口op2或者部分地填充第二开口op2。阻挡层55可包括形成在第一开口op1中的第一部分55_p1以及形成在第二开口op2中的第二部分55_p2。各个第二部分55_p2可包括由第二开口op2导致的凹槽g。
76.参照图5c，形成牺牲图案53。牺牲图案53可分别形成在阻挡层55的凹槽g中。在实施方式中，在第一开口op1中形成种子层之后，种子层被蚀刻。因此，可形成分别位于凹槽g中的种子图案。随后，在种子图案上选择性地沉积种子材料。因此，种子图案可生长为牺牲图案53。牺牲图案53可突出到第一开口op1的内部。各个牺牲图案53可具有圆形截面。
77.牺牲图案53可包括相对于阻挡层55具有蚀刻选择性的材料。牺牲图案53可包括相对于氧化物和氮化物具有蚀刻选择性的材料。在实施方式中，阻挡层55可包括氧化物，并且牺牲图案53可包括多晶硅。
78.参照图5d，在第一开口op1中形成围绕牺牲图案53的绝缘衬垫54。绝缘衬垫54可沿着第一开口op1的内表面沉积。绝缘衬垫54可形成在牺牲图案53的表面和阻挡层55的表面上。绝缘衬垫54可包括相对于牺牲图案53具有高蚀刻选择性的材料。在实施方式中，绝缘衬垫54可包括氧化物，并且牺牲图案53可包括多晶硅。在实施方式中，可通过使牺牲图案53的表面氧化来形成绝缘衬垫54。
79.参照图5e，可分别在牺牲图案53之间形成存储器图案56。可通过沿着第一开口op1的内表面沉积存储器层然后蚀刻存储器层来形成存储器图案56。绝缘衬垫54可在存储器图案56之间部分地暴露。
80.参照图5f，形成穿透绝缘衬垫54的孔h。可通过蚀刻通过存储器图案56暴露的绝缘衬垫54来形成孔h。牺牲图案53可分别通过孔h暴露。
81.随后，通过孔h去除牺牲图案53。可通过选择性地蚀刻牺牲图案53在绝缘衬垫54和阻挡层55之间形成气隙ag。
82.参照图5g，形成隧道绝缘层57。孔h可被隧道绝缘层57密封。可使用沉积工艺来形成隧道绝缘层57。在实施方式中，可通过使存储器图案56氧化来形成隧道绝缘层57。随后，可在隧道绝缘层57中形成沟道层58。随后，可在沟道层58中形成绝缘芯59。
83.随后，可利用第三材料层61替换第一材料层51。在示例中，当第一材料层51是牺牲层并且第二材料层52是绝缘层时，可利用导电层替换第一材料层51。在另一示例中，当第一材料层51是导电层并且第二材料层52是绝缘层时，第一材料层51可被硅化。因此，可形成第三材料层61和第二材料层52交替地层叠的栅极结构gst。
84.根据上述制造方法，通过孔h去除牺牲图案53，以使得可形成气隙ag。另外，孔h可被隧道绝缘层57密封。因此，可使用形成隧道绝缘层57的工艺来形成气隙ag。
85.图6a和图6b是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
86.参照图6a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层51和第二材料层52。随后，形成穿透层叠结构st的第一开口op1。随后，通过蚀刻第二材料层52来形成第二开口op2。随后，在形成阻挡层55之后，形成牺牲图案53。
87.随后，形成绝缘衬垫54a。可使用氧化工艺来形成绝缘衬垫54a。牺牲图案53的表面可通过氧化工艺被氧化。绝缘衬垫54a可形成为分别围绕牺牲图案53并且彼此隔离。
88.参照图6b，在牺牲图案53之间分别形成存储器图案56。存储器图案56可与阻挡层
55直接接触。各个绝缘衬垫54a可在存储器图案56之间部分地暴露。
89.根据上述制造方法，牺牲图案53被氧化，以使得可形成绝缘衬垫54a。后续工艺可与上面参照图5e至图5g描述的那些类似地执行。另外，此实施方式可与上述实施方式组合。
90.图7a和图7b是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
91.参照图7a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层51和第二材料层52。随后，形成穿透层叠结构st的第一开口op1。随后，通过蚀刻第二材料层52来形成第二开口op2。随后，形成阻挡层55、牺牲图案、绝缘衬垫54和存储器图案56。随后，在通过蚀刻绝缘衬垫54形成孔h之后，通过经由孔h去除牺牲图案来形成气隙ag。
92.参照图7b，形成密封孔h的隧道绝缘层57a。可使用氧化工艺来形成隧道绝缘层57a。可通过经由氧化工艺使存储器图案56的表面氧化来形成隧道绝缘层57a。孔h可根据氧化工艺通过体积膨胀来密封。另外，相比与存储器图案56a接触的部分，隧道绝缘层57a的密封孔h的部分可具有相对薄的厚度。各个气隙ag可包括面向隧道绝缘层57a的第二表面，并且第二表面s2可包括弯曲表面。气隙ag可比存储器图案56a的侧壁更加朝着第一开口op1突出，因此，气隙ag可比存储器图案56a更靠近第一开口op1。
93.根据上述制造方法，存储器图案56被氧化，以使得可形成密封孔h的隧道绝缘层57a。因此，可使用形成隧道绝缘层57a的工艺来形成气隙ag。后续工艺可与上面参照图5g描述的工艺类似地执行。另外，此实施方式可与上述实施方式组合。
94.图8a至图8c是示出根据本公开的实施方式的半导体装置的结构的示图。下文中，将省略与上述那些重复的部分的描述。
95.参照图8a，半导体装置可包括栅极结构gst、沟道层88、存储器图案86、气隙ag’和密封层84。半导体装置还可包括阻挡图案85、隧道绝缘层87或绝缘芯89，或者还包括其组合。
96.栅极结构gst可包括交替地层叠的导电层81和绝缘层82。沟道层88可穿透栅极结构。存储器图案86可分别位于沟道层88和导电层81之间。阻挡图案85可分别位于存储器图案86和导电层81之间。绝缘芯89可位于沟道层88中。
97.气隙ag’可位于存储器图案86之间。存储器图案86可通过气隙ag’彼此隔离。气隙ag’可在阻挡图案85之间延伸。阻挡图案85可通过气隙ag’彼此隔离。
98.各个密封层84可位于存储器图案86之间以及阻挡图案85之间。密封层84可分别包括气隙ag’。各个密封层84可包括位于阻挡图案85之间的第一区域84_r1以及位于存储器图案86之间的第二区域84_r2。各个气隙ag’可位于第一区域84_r1中，位于第二区域84_r2中，或者位于第一区域84_r1和第二区域84_r2中。
99.第二区域84_r2可具有圆形截面。第二区域84_r2的面向隧道绝缘层87的部分可包括平面，并且第二区域84_r2的面向存储器图案86的部分可包括弯曲表面。
100.第一区域84_r1可具有第一宽度w1，并且第二区域84_r2可具有第二宽度w2。当第二区域84_r2具有圆形形状时，第二宽度w2可以是第二区域84_r2的最大宽度。第一宽度w1和第二宽度w2可彼此基本上相同或不同。第一宽度w1可比第二宽度w2窄。
101.隧道绝缘层87可位于沟道层88和存储器图案86之间以及沟道层88和密封层84之间。隧道绝缘层87可与存储器图案86和密封层84接触。
102.参照图8b，密封层84a可包括第一部分84a_p1和第二部分84a_p2。密封层84a可以是包括第一部分84a_p1和第二部分84a_p2的单层。第一部分84a_p1可分别包括气隙ag’。第一部分84a_p1可对应于上面参照图8a描述的密封层84。第二部分84a_p2可在存储器图案86和沟道层88之间延伸，并且将第一部分84a_p1彼此连接。第二部分84a_p2可围绕沟道层88的侧壁。第二部分84a_p2可用作隧道绝缘层。在实施方式中，第二部分84a_p2可与气隙ag’接触。在实施方式中，密封层84a可以是包括第一部分84a_p1和第二部分84a_p2的单个连续层。除了密封层84a之外的结构可与图8a所示的结构类似。
103.参照图8c，各个密封层84b可朝着绝缘层82突出到栅极结构gst的内部。气隙ag’也可延伸到栅极结构gst的内部。除了密封层84b之外的结构可与图8a或图8b所示的结构类似。
104.根据上述结构，存储器单元或选择晶体管可位于沟道层88和导电层81彼此交叉的部分处。可在层叠的存储器单元之间限定空间区域，并且气隙ag’可位于空间区域中。层叠的存储器单元的存储器图案86可通过气隙ag’彼此隔离。可通过气隙ag’减小层叠的存储器单元之间的交叉联接。
105.图9a至图9k是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
106.参照图9a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层91和第二材料层92。第一材料层91可包括相对于第二材料层92具有高蚀刻选择性的材料。随后，形成穿透层叠结构st的第一开口op1。
107.随后，分别在第一材料层91上形成第一材料图案91a。可通过在第一材料层91的通过第一开口op1暴露的侧壁上选择性地沉积第一材料来形成第一材料图案91a。各个第一材料图案91a可具有由沉积工艺导致的圆形截面。第一材料图案91a可基本上包括与第一材料层91相同的材料。
108.参照图9b，在第一材料图案91a之间形成牺牲图案93。在实施方式中，可通过在第一开口op1中形成牺牲层然后蚀刻牺牲层，使得牺牲层仅保留在第一材料图案91a之间来形成牺牲图案93。各个牺牲图案93可在牺牲图案93的与第一材料图案91a接触的表面处包括朝着第一材料图案91a突出的突出部p。突出部p可由第一材料图案91a的圆形形状导致。牺牲图案93可包括相对于氧化物和氮化物具有蚀刻选择性的材料。牺牲图案93可包括多晶硅。
109.参照图9c，去除第一材料图案91a。第一材料图案91a可被选择性地蚀刻。因此，牺牲图案93可突出到第一开口op1。
110.参照图9d，可蚀刻牺牲图案93。因此，牺牲图案93的突出部p可被去除，并且可使各个牺牲图案93平滑以具有圆形截面。
111.参照图9e，在第一开口op1中形成阻挡层95。在实施方式中，可使用沉积工艺来形成阻挡层95。可沿着通过第一开口op1暴露的牺牲图案93的表面和第一材料层91的侧壁来沉积阻挡层95。在实施方式中，可使用氧化工艺来形成阻挡层95。氧化工艺可以是自由基氧化工艺。可通过使通过第一开口op1暴露的牺牲图案93的表面和第一材料层91的侧壁氧化来形成阻挡层95。阻挡层95可包括形成在牺牲图案93上的第一部分95_p1和形成在第一材料层91上的第二部分95_p2。第一部分95_p1和第二部分95_p2可具有相同的厚度或具有不
同的厚度。第二部分95_p2可分别包括位于牺牲图案93之间的凹槽g。
112.参照图9f，形成存储器图案96。可分别在阻挡层95的凹槽g中形成存储器图案96。在实施方式中，在第一开口op1中形成存储器层之后，存储器层被蚀刻。因此，可形成分别位于凹槽g中的存储器图案96。另外，阻挡层95的各个第一部分95_p1可在存储器图案96之间部分地暴露。
113.参照图9g，蚀刻通过存储器图案96暴露的阻挡层95。因此，可形成暴露牺牲图案93的孔h。根据阻挡层95被蚀刻的程度，各个第一部分95_p1可被部分地蚀刻或完全蚀刻。牺牲图案93的暴露面积可随着阻挡层95的蚀刻量增加而增加。然而，孔h的宽度被确定为存储器图案96之间的距离，因此孔的宽度w可不增加。
114.在实施方式中，可蚀刻阻挡层95的第一部分95_p1，并且第二部分95_p2可保留。剩余的第二部分95_p2可用作阻挡图案95a。阻挡图案95a可分别位于存储器图案96和第一材料层91之间。
115.参照图9h，通过孔h去除牺牲图案93。可通过选择性地蚀刻牺牲图案93来形成气隙ag(即，第一气隙ag)。
116.各个气隙ag可包括位于阻挡图案95a之间的第一区域ag_r1以及位于存储器图案96之间的第二区域ag_r2。第一区域ag_r1可具有第一宽度w1，并且第二区域ag_r2可具有第二宽度w2。第一宽度w1和第二宽度w2可彼此基本上相同或不同。第二宽度w2可比第一宽度w1宽。
117.参照图9i，形成密封层94。密封层94可包括形成在气隙ag中的第一部分94_p1以及形成在第一开口op1中的第二部分94_p2。第一部分94_p1可分别被气隙ag密封。因此，气隙ag’(即，第二气隙ag’)可限定在第一部分94_p1中，并且第一部分94_p1可分别包括气隙ag’。
118.可使用沉积工艺来形成密封层94。可使用阶梯覆盖低于基准阶梯覆盖的化学气相沉积工艺来形成膜质量低于基准膜质量的密封层94。第一部分94_p1可沿着阻挡图案95a的表面、存储器图案96的表面和第二材料层92的侧壁形成。第二部分94_p2可将第一部分94_p1彼此连接，并且沿着存储器图案96的表面形成。密封层94可包括诸如氧化物的绝缘材料。
119.参照图9j，蚀刻密封层94。密封层94的第二部分94_p2可被蚀刻，并且密封层94的第一部分94_p1可保留。剩余的第一部分94_p1可成为密封层94a，并且密封层94a可分别包括气隙ag’。在蚀刻密封层94的工艺中，可维持气隙ag’的密封状态，或者气隙ag’可再次敞开。
120.参照图9k，在第一开口op1中形成隧道绝缘层97。隧道绝缘层97可与密封层94a和存储器图案96接触。可通过沉积具有相对优异的膜质量的氧化物层来形成隧道绝缘层97。当气隙ag’敞开时，气隙ag’可再次被隧道绝缘层97密封。随后，可在隧道绝缘层97中形成沟道层98。随后，可在沟道层98中形成绝缘芯99。
121.随后，可利用第三材料层101替换第一材料层91。在示例中，当第一材料层91是牺牲层并且第二材料层92是绝缘层时，可利用导电层替换第一材料层91。在另一示例中，当第一材料层91是导电层并且第二材料层92是绝缘层时，第一材料层91可被硅化。因此，可形成第三材料层101和第二材料层92交替地层叠的栅极结构gst。
122.根据上述制造方法，通过孔h去除牺牲图案93，以使得可形成气隙ag。另外，气隙ag
可利用密封层94a或隧道绝缘层97密封。因此，可使用形成密封层94a或隧道绝缘层97的工艺来形成气隙ag’。
123.图10a至图10c是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
124.参照图10a，形成层叠结构gst。层叠结构gst可包括交替地层叠的第一材料层91和第二材料层92。随后，形成穿透层叠结构gst的第一开口op1。随后，形成阻挡图案95a、存储器图案96和气隙ag。
125.参照图10b，形成密封层94。密封层94可包括形成在气隙ag中的第一部分94_p1以及形成在第一开口op1中的第二部分94_p2。可使用沉积工艺来形成密封层94。气隙ag’可分别被第一部分94_p1密封。第二部分94_p2可用作隧道绝缘层。
126.参照图10c，可在第一开口op1中形成沟道层97和绝缘芯99。随后，可利用第三材料层101替换第一材料层91。因此，可形成第三材料层101和第二材料层92交替地层叠的栅极结构gst。
127.根据上述制造方法，气隙ag’可利用密封层94密封，同时，密封层94的第二部分94_p2可用作隧道绝缘层。因此，可使用形成密封层94的工艺来形成隧道绝缘层和气隙ag’。另外，此实施方式可与上述实施方式组合。
128.图11a至图11e是示出根据本公开的实施方式的半导体装置的制造方法的示图。下文中，将省略与上述那些重复的部分的描述。
129.参照图11a，形成层叠结构st。层叠结构st可包括交替地层叠的第一材料层91和第二材料层92。随后，形成穿透层叠结构st的第一开口op1。随后，通过蚀刻第二材料层92来形成第二开口op2。
130.参照图11b，分别在第二开口op2中形成种子图案93a。种子图案93a可包括多晶硅。
131.参照图11c，在种子图案93a上选择性地沉积种子材料。因此，种子图案93a可生长为牺牲图案93b。牺牲图案93b可突出到第一开口op1的内部。另外，牺牲图案93b可朝着第二材料层92突出到层叠结构st的内部。随后，形成阻挡层95和存储器图案96。
132.参照图11d，通过蚀刻阻挡层95来形成暴露牺牲图案93b的孔h。随后，去除牺牲图案93b。因此，形成位于阻挡图案95a之间以及存储器图案96之间的气隙ag。
133.参照图11e，形成密封层94。密封层94可包括形成在气隙ag中的第一部分94_p1以及形成在第一开口op1中的第二部分94_p2。第一部分94_p1可朝着第二材料层92突出到层叠结构st的内部。
134.第一部分94_p1可分别包括气隙ag’。气隙ag’的形状可根据密封层94的厚度而改变。气隙ag’可位于存储器图案96之间，并且在阻挡图案95a之间延伸或者朝着第二材料层92延伸到层叠结构st的内部。
135.根据上述制造方法，可在气隙ag中形成密封层94。后续工艺可与上面参照图9a至图9k描述的那些类似地执行，或者与上面参照图10a至图10c描述的那些类似地执行。另外，此实施方式可与上述实施方式组合。
136.图12是示出根据本公开的实施方式的存储器系统的图。
137.参照图12，存储器系统1000可包括被配置为存储数据的存储器装置1200以及被配置为在存储器装置1200和主机2000之间通信的控制器1100。
138.主机2000可以是将数据存储在存储器系统1000中或者从存储器系统1000检索数据的装置或系统。主机2000可生成对各种操作的请求并且将所生成的请求输出到存储器系统1000。请求可包括对编程操作的编程请求、对读操作的读请求、对擦除操作的擦除请求等。主机2000可通过诸如高速外围组件互连(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、串行附接scsi(sas)或高速非易失性存储器(nvme)、通用串行总线(usb)、多媒体卡(mmc)、增强小型磁盘接口(esdi)和集成驱动电子设备(ide)的各种接口来与存储器系统1000通信。
139.主机2000可包括计算机、便携式数字装置、平板计算机、数字相机、数字音频播放器、电视、无线通信装置和蜂窝电话中的至少一个，但是本公开的实施方式不限于此。
140.控制器1100可控制存储器系统1000的总体操作。控制器1100可根据主机2000的请求来控制存储器装置1200。控制器1100可控制存储器装置1200根据主机2000的请求执行编程操作、读操作、擦除操作等。另选地，在没有主机2000的任何请求的情况下，为了改进存储器系统1000的性能，控制器1100可执行后台操作等。
141.控制器1100可将控制信号和数据信号发送到存储器装置1200以控制存储器装置1200的操作。控制信号和数据信号可通过不同的输入/输出线发送到存储器装置1200。数据信号可包括命令、地址或数据。控制信号可用于区分输入数据信号的时段。
142.存储器装置1200可在控制器1100的控制下执行编程操作、读操作、擦除操作等。存储器装置1200可利用当供电中断时所存储的数据消失的易失性存储器装置或者即使供电中断时也保持所存储的数据的非易失性存储器装置来实现。存储器装置1200可以是具有上面参照图1a至图1c、图4a至图4c或图8a至图8c描述的结构的半导体装置。存储器装置1200可以是通过参照图2a至图3e、图5a至图7b或图9a至图11e的上述制造方法制造的半导体装置。在实施方式中，半导体装置可包括：栅极结构，其包括交替地层叠的导电层和绝缘层；沟道层，其穿透栅极结构；存储器图案，其分别位于沟道层和导电层之间；阻挡层，其包括位于导电层和存储器图案之间的第一部分以及在存储器图案之间延伸的第二部分；以及气隙，其分别位于阻挡层和绝缘层之间。
143.图13是示出根据本公开的实施方式的存储器系统的图。
144.参照图13，存储器系统30000可被实现为蜂窝电话、智能电话、平板pc、个人数字助理(pda)或无线通信装置。存储器系统30000可包括存储器装置2200以及能够控制存储器装置2200的操作的控制器2100。
145.控制器2100可在处理器3100的控制下控制存储器装置2200的数据存取操作(例如，编程操作、擦除操作、读操作等)。
146.编程在存储器装置2200中的数据可在控制器2100的控制下通过显示器3200输出。
147.无线电收发器3300可通过天线ant来发送/接收无线电信号。例如，无线电收发器3300可将通过天线ant接收的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可对从无线电收发器3300输出的信号进行处理并将所处理的信号发送到控制器2100或显示器3200。控制器2100可将由处理器3100处理的信号发送到存储器装置2200。另外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ant将改变的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或者要由处理器3100处理的数据的装置，并且可被实现为诸如触摸板或计算机鼠
标的指点装置、键区或键盘。处理器3100可控制显示器3200的操作，使得从控制器2100输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据可通过显示器3200输出。
148.在一些实施方式中，能够控制存储器装置2200的操作的控制器2100可被实现为处理器3100的一部分，或者可被实现为与处理器3100分离的芯片。
149.图14是示出根据本公开的实施方式的存储器系统的图。
150.参照图14，存储器系统40000可被实现为个人计算机(pc)、平板pc、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器。
151.存储器系统40000可包括存储器装置2200和控制器2100，控制器2100能够控制存储器装置2200的数据处理操作。
152.处理器4100可根据通过输入装置4200输入的数据通过显示器4300输出存储在存储器装置2200中的数据。例如，输入装置4200可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。
153.处理器4100可控制存储器系统40000的总体操作并且控制控制器2100的操作。在一些实施方式中，能够控制存储器装置2200的操作的控制器2100可被实现为处理器4100的一部分或者被实现为与处理器4100分离的芯片。
154.图15是示出根据本公开的实施方式的存储器系统的图。
155.参照图15，存储器系统50000可被实现为例如数字相机、附接有数字相机的移动终端、附接有数字相机的智能电话或附接有数字相机的平板pc的图像处理装置。
156.存储器系统50000可包括存储器装置2200以及能够控制存储器装置2200的数据处理操作(例如，编程操作、擦除操作或读操作)的控制器2100。
157.存储器系统50000的图像传感器5200可将光学图像转换为数字信号，并且所转换的数字信号可被发送到处理器5100或控制器2100。在处理器5100的控制下，所转换的数字信号可通过显示器5300输出或者通过控制器2100存储在存储器装置2200中。另外，存储在存储器装置2200中的数据可在处理器5100或控制器2100的控制下通过显示器5300输出。
158.在一些实施方式中，能够控制存储器装置2200的操作的控制器2100可被实现为处理器5100的一部分或者被实现为与处理器5100分离的芯片。
159.图16是示出根据本公开的实施方式的存储器系统的图。
160.参照图16，存储器系统70000可被实现为存储卡或智能卡。存储器系统70000可包括存储器装置2200、控制器2100和卡接口7100。
161.控制器2100可控制存储器装置2200与卡接口7100之间的数据交换。在一些实施方式中，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但本公开不限于此。
162.卡接口7100可根据主机60000的协议来对主机60000与控制器2100之间的数据交换进行接口。在一些实施方式中，卡接口7100可支持通用串行总线(usb)协议和芯片间(ic)-usb协议。卡接口7100可意指能够支持主机60000所使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。
163.当存储器系统70000连接到主机60000(例如，pc、平板pc、数字相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和控制器2100与存储器装置2200执行数据通信。
164.根据本公开，存储器单元以三维方式层叠，以使得半导体装置的集成度可改进。此外，半导体装置可具有稳定的结构和改进的可靠性。
165.已在附图和说明书中描述了本公开的实施方式的示例。尽管这里使用了特定术语，但这些术语仅用于说明本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内可进行许多变化。对于本领域技术人员而言应该显而易见，除了本文所公开的实施方式之外，还可基于本公开的技术范围进行各种修改。
166.只要没有不同地定义，本文所使用的所有术语(包括技术术语或科学术语)具有本公开所属领域的技术人员通常理解的含义。具有字典中限定的定义的术语应被理解为使得其具有与相关技术的上下文一致的含义。只要在本技术中没有清楚地定义，术语不应以理想或过于正式的方式理解。
167.相关申请的交叉引用
168.本技术要求2021年2月18日提交于韩国知识产权局的韩国专利申请号10-2021-0022169的优先权，其完整公开通过引用并入本文。