闪烁噪声降低的带隙参考电路的制作方法

1.本公开涉及闪烁噪声降低的带隙参考电路。更具体地，本公开涉及对电流镜电路具有多级斩波动作的带隙参考电路。


背景技术：

2.带隙参考电路是通常用于产生准确的参考电压及电流的电路。带隙参考电路将v
be
和δv
be
与某些系数相结合来消除它们的温度漂移，从而在整个温度范围内实现稳定的参考电压，其中v
be
是正向偏置双极结型晶体管的基极-发射极电压或者正向偏置二极管的阳极-阴极电压，而δv
be
是大小不一的正向偏置双极结型晶体管的基极-发射极电压之间或大小不一的正向偏置双极二极管的阳极-阴极电压之间的差值。


技术实现要素：

3.本公开提供了一种用于通过对电流镜施加斩波动作来显著降低电流模式带隙参考电路中的闪烁噪声的装置。
4.在一个实施例中，带隙参考电路包括：第一电流镜，包括一对第一金属氧化物半导体场效应晶体管mosfet和第二mosfet；第二电流镜，包括第三mosfet，该第三mosfet电连接到第一电流镜并被配置为在第三mosfet的漏极处提供参考电压；第一双极结型晶体管，电连接到第一电流镜；第二双极结型晶体管，经由第一电阻器电连接到第一电流镜；第三双极结型晶体管，经由第二电阻器电连接到第三mosfet；以及多个斩波开关，被配置为对第一电流镜和第二电流镜的输出执行斩波动作。
5.在另一个实施例中，带隙参考电路包括：第一电流镜，包括一对第一mosfet和第二mosfet；第二电流镜，包括第三mosfet和第四mosfet，第三mosfet电连接到第一电流镜器件并被配置为提供参考电压，并且第四mosfet电连接到第一电流镜和第一电阻器；第一双极结型晶体管，电连接到第一电流镜；第二双极结型晶体管，经由第一电阻器电连接到第一电流镜；第三双极结型晶体管，经由第二电阻器电连接到第三mosfet；以及运算放大器，具有第一输入和第二输入并具有输出，其中第一输入和第二输入中的每一个分别连接到第一双极结型晶体管和第二双极结型晶体管的发射极，并且输出分别连接到第一mosfet、第二mosfet和第三mosfet的栅极，其中运算放大器的第一输入和第二输入以第一频率被斩波。
6.在又一个实施例中，带隙参考电路包括：第一电流镜器件，包括一对第一金属氧化物半导体场效应晶体管mosfet和第二mosfet；第二电流镜，包括第三mosfet和第四mosfet，第三mosfet电连接到第一电流镜器件并被配置为提供参考电压，并且第四mosfet电连接到第一电流镜和第一电阻器；第一双极结型晶体管，电连接到第一电流镜器件；第二双极结型晶体管，经由第二电阻器电连接到第一电流镜器件；第三双极结型晶体管，经由第三电阻器电连接到第三mosfet；第一开关，被配置为在第一mosfet与第三mosfet之间二者择一地切换；第二开关，被配置为在第二mosfet与第四mosfet之间二者择一地切换；第三开关，被配置为在第一mosfet与第三mosfet之间二者择一地切换；第四开关，被配置为在第二mosfet
与第四mosfet之间二者择一地切换；第五开关，被配置为将第一开关或第二开关二者择一地电连接到第一双极结型晶体管；以及第六开关，被配置为将第一开关或第二开关二者择一地电连接到第一电阻器，其中当第一开关连接第一mosfet时，第三开关连接第三mosfet，并且当第一开关连接第三mosfet时，第三开关连接第一mosfet，其中当第二开关连接第二mosfet时，第四开关连接第四mosfet，并且当第二开关连接第四mosfet时，第四开关连接第二mosfet，其中当第五开关连接第一开关时，第六开关连接第二开关，并且当第五开关连接第二开关时，第六开关连接第一mosfet。
7.对于本领域技术人员而言，本公开的其他方面、优点和突出特征通过以下详细描述将变得显而易见，该详细描述结合附图公开了本公开的示例性实施例。
8.在进行下面的详细描述之前，对在本专利文件全文中使用的某些词语和短语的定义进行阐述可能是有利的：术语“包括”和“包含”及其派生词是指包括但不限于；术语“或”具有包含性，意指和/或；短语“与...相关联”和“与其相关联”及其派生词可以是指包括、被包括在...内、与...互连、含有、被包含在...内、连接到或与...连接、耦接到或与...耦接、与...可通信、与...配合、交错、并列、邻近于、被限制到或受...限制、具有、具有...的特性等；并且术语“控制器”是指控制至少一种操作的任何设备、系统或其一部分，这样的设备可以以硬件、固件或软件或者以它们中至少两者的某种组合来实现。应注意，与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的都是如此。在本专利文件全文中提供了某些词语和短语的定义，本领域的普通技术人员应理解的是，在许多(如果不是大多数)情况下，这样的定义适用于这类被定义的词语和短语的先前用法和未来用法。
附图说明
9.为了更完整地理解本公开及其优点，现结合附图参考以下描述，在附图中，相同的附图标记表示相同的部分。
10.图1示出了电压模式带隙参考电路的示例。
11.图2示出了电流模式带隙参考电路的示例。
12.图3示出了电压模式带隙参考电路的另一示例。
13.图4示出了根据本公开的一个实施例的电流模式带隙参考电路的另一示例。
14.图5示出了根据本公开的一个实施例的电流模式带隙参考电路的另一示例。
15.图6示出了根据本公开的一个实施例的电流模式带隙参考电路的另一示例。
16.图7示出了根据本公开的一个实施例的电流模式带隙参考电路的另一示例。
17.图8a示出了双极结型晶体管的不同的二极管配置。
18.图8b示出了双极结型晶体管的不同的二极管配置。
19.图8c示出了双极结型晶体管的不同的二极管配置。
20.图8d示出了双极结型晶体管的不同的二极管配置。
21.图8e示出了根据本公开实施例的替代任何双极晶体管的二极管。
22.图9示出了根据本公开实施例的用于验证斩波电路性能的仿真噪声psd图的示例。
23.在整个附图中，应注意，相同的附图标记用于描绘相同或相似的元件、特征和结构。
具体实施方式
24.下面讨论的图1至图9以及本专利文件中用于描述本公开原理的各种实施例仅作为说明，不应以任何方式被解释为限制本公开的范围。本领域技术人员将理解的是，本公开的原理可以在任何适当布置的系统和方法中实现。参考附图提供以下描述，从而有助于全面地理解由权利要求及其等同物限定的本公开的各种实施例。此描述包括各种具体细节以帮助实现这样的理解，但这些具体细节仅被视为示例。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以对本文描述的各种实施例作出各种改变和修改。此外，为了清楚和简明起见，可以省略对众所周知的功能和结构的描述。
25.对于本领域技术人员而言应该清楚的是，提供以下对本公开的各种实施例的描述仅是出于说明的目的，而不是为了限制由所附权利要求及其等同物限定的本公开。
26.尽管将会使用诸如“第一”、“第二”等序数来描述各种组件，但这些组件在本文中并不受到限制。这些术语仅用于将一个组件与另一个组件区分开来。例如，在不脱离本发明构思的教导的前提下，第一组件可以被称为第二组件，同样地，第二组件也可以被称为第一组件。
27.本文使用的术语仅出于描述各种实施例的目的，并不旨在进行限制。如本文所用，单数形式也旨在包括复数形式，除非上下文另有明确指示。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“具有”指定了所描述的特征、数量、步骤、操作、组件、元件或其组合的存在，但并没有排除一个或多个其他特征、数量、步骤、操作、组件、元件或其组合的存在或添加。
28.带隙参考电路可以分为两种类型：电压模式带隙参考电路和电流模式带隙参考电路。
29.图1示出了电压模式带隙参考电路100的示例。带隙参考电路100包括具有第一和第二输入以及输出的运算放大器a1。运算放大器a1的第一和第二输入分别耦接到一对晶体管mb1、mb2。运算放大器a1在其输出处提供电压参考。
30.该对晶体管可以包括第一双极结型晶体管mb1和第二双极结型晶体管mb2。第一晶体管mb1和第二晶体管mb2以二极管配置设置，其基极和集电极共同耦接。第一晶体管mb1和第二晶体管mb2的基极耦接并接地。
31.第一晶体管mb1在其发射极节点处耦接到放大器a1的输入并且经由电阻器r2耦接到放大器a1的输出。第二晶体管mb2在其发射极节点处经由电阻器r1耦接到放大器a1的输入并且经由电阻器r3耦接到放大器a1的输出。第一晶体管mb1和第二晶体管mb2的共同耦接的集电极耦接并接地。
32.在带隙参考电路100中，运算放大器a1控制被施加到包括电阻器r1、r2、r3以及第一双极结型晶体管mb1和第二双极结型晶体管mb2在内的带隙核心电路的电压。
33.图2示出了电流模式带隙参考电路200的示例。带隙参考电路200包括电流镜电路205和带隙核心电路210。
34.电流镜电路205包括一对金属氧化物半导体场效应晶体管(mosfet)m1和m2，以及另一个mosfet m3。三个晶体管m1、m2和m3中的每一个晶体管都经由它们各自的源极节点连接到电源电压vdd。三个晶体管m1、m2和m3中的每一个晶体管都在它们各自的漏极节点处输出镜像电流。晶体管m3在其漏极节点处提供电压参考。
35.带隙核心电路210包括运算放大器a1、双极结型晶体管mb1至mb3以及电阻器r1和r2。运算放大器a1的第一和第二输入耦接到一对双极结型晶体管mb1和mb2。运算放大器a1的输出被提供给一对两个晶体管m1和m2中的每一个晶体管的栅极以及晶体管m3的栅极。
36.晶体管mb1在其发射极节点处耦接到晶体管m1的漏极节点，并且晶体管mb2在其发射极节点处经由电阻器r1耦接到晶体管m2的漏极节点。晶体管mb3在其发射极节点处经由电阻器r2耦接到晶体管m3的漏极节点。
37.三个双极结型晶体管mb1、mb2和mb3以二极管配置设置，其中它们的基极和集电极共同耦接。此外，三个双极结型晶体管mb1、mb2和mb3的基极耦接在一起。三个晶体管mb1、mb2和mb3的共同耦接的集电极耦接以接地。
38.在电流模式带隙参考电路200中，运算放大器a1通过控制电流源晶体管m1、m2的栅极，来控制被施加到包括电阻器r1和晶体管mb1、mb2在内的带隙核心电路210的电流。
39.通过晶体管m3的电流与绝对温度(ptat)成比例。参考电压vref形成在单独的电流分支中，在该电流分支中，ptat电流通过电阻器r2和双极结型晶体管mb3，而后者具有与ptat电流的温度系数相反的温度系数。
40.当带隙参考电路用于低噪声电路时，通常要求它们的输出参考电压的噪声也很低，包括低水平的闪烁(1/f)噪声。
41.一种用于降低闪烁噪声的可行技术是斩波。斩波技术是指在电路中的正负信号路径之间周期性地交换两组相同且对称布置的选定组件，从而使得它们对信号误差和噪声的贡献周期性地改变符号，因而在时间平均之后被消除。如本公开所述，斩波技术可以通过以特定频率操作的斩波开关来实现。
42.图3示出了电压模式带隙参考电路300的另一示例。图3中示出的电压模式带隙参考电路300与图1中的电路相似，区别在于在运算放大器的输入处设置了斩波电路。因此，省略其重复描述。
43.在图3的带隙参考电路300中，斩波电路被包括在运算放大器a1中，并且运算放大器a1的输入信号以第一配置频率进行斩波。因此，可以实现电压模式带隙参考电路中闪烁噪声的消除。
44.在电流模式带隙参考电路中，对运算放大器施加斩波可能不足以降低闪烁噪声，这是因为很大一部分电流模式带隙闪烁噪声是由电流镜电路引起的。
45.有几种方法可以通过对三个电流源晶体管m1、m2、m3应用动态元件匹配(dem)技术来降低电流模式带隙参考电路中的闪烁噪声，具体手段是周期性地旋转这些晶体管与电路电流分支的连接(例如，m1，m2，m3-》m3，m1，m2-》m2，m3，m1)。
46.然而，dem技术仅对开关元件的闪烁噪声执行平均化处理，而不能完全地消除噪声。因此，对来自三个组件m1、m2、m3的噪声进行dem平均化处理确实降低了输出处的闪烁噪声，但是，降低的倍数仅为3的平方根。
47.图4示出了根据本公开的一个实施例的电流模式带隙参考电路400的另一示例。图4所示的带隙参考电路400基本上类似于图2的带隙参考电路200，区别在于在电路400中增加了斩波开关，因此省略其重复描述。
48.带隙参考电路400包括电流镜电路405、运算放大器a1和多级斩波电路。
49.电流镜电路405包括第一对mosfet m1和m2以及第二对mosfet m3.1和m3.2。四个
晶体管m1、m2、m3.1和3.2中的每一个晶体管都经由它们各自的源极节点连接到电源电压vdd。晶体管m1、m2、m3.1和m3.2中的每一个在它们各自的漏极节点处输出镜像电流。来自晶体管m1、m2、m3.1和m3.2的漏极节点的镜像电流可以是相同的。此外，晶体管m3.2在其漏极节点处提供电压参考。
50.运算放大器a1的输出被提供给第一对晶体管m1和m2中的每一个晶体管的栅极以及第二对晶体管m3.1和m3.2的栅极。运算放大器a1的第一和第二输入耦接到一对双极结型晶体管mb1和mb2。
51.在带隙参考电路400中，m1、m2和m3电路的每个分支都对带隙的输出参考电压中的闪烁噪声作出了贡献。为了消除m1、m2和m3电路的分支的闪烁噪声贡献，需要对所有三个分支施加斩波。本公开提供以下斩波方案，这些方案可以一次应用于所有电路或所有电路组。
52.为了从原理上使得斩波施加变得可行，晶体管m1和m2需要具有相同的尺寸。此外，输出分支中(即产生输出参考电压)的电流镜m3包括两个尺寸相同的晶体管m3.1和m3.2，它们的尺寸也与电流镜晶体管m1、m2中的晶体管相同。
53.带隙参考电路400执行三级斩波动作。第一级斩波由运算放大器a1中包括的斩波电路执行。运算放大器a1的斩波电路可以包括用于同相输入信号和反相输入信号的两个开关，并且运算放大器a1的输入信号由这两个开关以第一配置频率进行斩波。第二级斩波由四个斩波开关s1至s4执行：两个斩波开关s1、s2在mosfet m1和m2的两个漏极节点之间切换，而另外两个斩波开关s3、s4在mosfet m3.1和m3.2的两个漏极节点之间切换。斩波开关s1和s2选择彼此不同的mosfet，斩波开关s3和s4选择彼此不同的mosfet。换言之，当s1切换到m1时，s2切换到m2，并且当s1切换到m2时，s2切换到m1。当s3切换到m3.1时，s4切换到m3.2，并且当s3切换到m3.2时，s4切换到m3.1。斩波开关s1至s4以相同的第二频率操作。
54.该第二级斩波动作是为了在带隙核心电路的左侧(mb1的线)分支与右侧(mb2和r1的线)分支之间周期性地互连mosfet m1和m2。第二级斩波消除了由mosfet m1和m2贡献的闪烁噪声。
55.第三级斩波可以通过放置两对额外的互连开关s5-s8由四个斩波开关s5至s8来执行。具体地，开关s5在开关s1和开关s3的输出之间二者择一地切换，开关s6在开关s2和开关s4的输出之间二者择一地切换，开关s7在开关s1和开关s3的输出之间二者择一地切换，并且开关s8在开关s2和开关s4的输出之间二者择一地切换。
56.斩波开关s5和开关s7选择彼此不同的mosfet，斩波开关s6和开关s8选择彼此不同的mosfet。换言之，当s5切换到s1时，s7切换到s3，并且当s5切换到s3时，s7切换到s1。当s6切换到s2时，s8切换到s4，并且当s8切换到s4时，s8切换到s2。
57.参考电路400可以将第三斩波频率f3施加到对开关s5至s8的控制输入。
58.第三级斩波以斩波频率f3施加到两对电流镜晶体管，即第一对mosfet m1-m2和第二对mosfet m3.1-m3.2对。
59.该第三级斩波动作是为了在带隙核心电路的两个分支(mb1的分支以及mb2和r1的分支)与产生输出参考电压的输出电流分支mb3、r2之间周期性地交换晶体管对m1-m2和m3.1-m3.2。
60.第三级斩波消除了来自m3.1-m3.2晶体管的闪烁噪声贡献。但是，为了使第三级斩波发挥作用，应将另外一对开关s3-s4连接到m3.1-m3.2晶体管的漏极，以便m3.1-m3.2晶体
管可以在它们连接到带隙核心电路时被斩波。
61.第三斩波频率f3应至少比第二斩波频率f2小两倍，以确保在m1和m2对与m3.1和m3.2对之间的斩波出现之前完成m1、m2晶体管的至少一个完整的斩波周期。通常，第二斩波频率f2的值可以等于第二斩波频率f3的值乘以倍数，该倍数是2的幂：f2＝f3*2n。
62.在本公开的其他实施例中可以包括用于实现进一步性能改进的附加器件。
63.图5示出了根据本公开的一个实施例的电流模式带隙参考电路的另一示例。图5所示的电压模式带隙参考电路500类似于图4中的电流模式带隙参考电路400，区别在于在电压模式带隙参考电路500中增加了共源共栅(cascode)电路。因此，省略其重复描述。
64.在本实施例中，为了降低输出参考电压和参考电流对电源电压的敏感度，在电流镜电路中增加了共源共栅电路。
65.共源共栅电路可以包括mosfet m4、m5、m6和m7。晶体管m4在其发射极节点处耦接到晶体管m1的漏极节点，晶体管m5在其发射极节点处耦接到晶体管m2的漏极节点，晶体管m6在其发射极节点处耦接到晶体管m3.1的漏极节点，并且晶体管m7在其发射极节点处耦接到晶体管m3.2的漏极节点。在一个实施例中，运算放大器a1的输出可以提供给一对四个晶体管m4、m5、m6和m7中的每一个晶体管的栅极。
66.斩波开关s1-s8可以耦接到电流源的漏极。在本实施例中，斩波开关s1-s4中的每一个分别耦接到晶体管m4至m7的相应漏极。在本实施例中，两个斩波开关s1、s2在mosfet m1和m2的两个漏极节点之间切换，而另外两个斩波开关s3、s4在mosfet m6和m7的两个漏极节点之间切换。斩波开关s1和s2选择彼此不同的mosfet，斩波开关s3和s4选择彼此不同的mosfet。换言之，当s1切换到m1时，s2切换到m2，并且当s1切换到m2时，s2切换到m1。当s3切换到m6时，s4切换到m7，并且当s3切换到m7时，s4切换到m6。斩波开关s1至s4以相同的第二频率操作。
67.作为第三级斩波动作，开关s5在开关s1和开关s3的输出之间二者择一地切换，开关s6在开关s2和开关s4的输出之间二者择一地切换，开关s7在开关s1和开关s3的输出之间二者择一地切换，并且开关s8在开关s2和开关s4的输出之间二者择一地切换。
68.斩波开关s5和开关s7选择彼此不同的mosfet，斩波开关s6和开关s8选择彼此不同的mosfet。换言之，当s5切换到s1时，s7切换到s3，并且当s5切换到s3时，s7切换到s1。当s6切换到s2时，s8切换到s4，并且当s8切换到s4时，s8切换到s2。
69.替代地，斩波开关s1-s8可以位于电流镜晶体管m1至m3.2与共源共栅晶体管m4至m7之间。例如，斩波开关s1-s4中的每个开关可以连接到晶体管m1至m3.2的相应漏极，并且斩波开关s5-s8中的每个开关可以连接到晶体管m4至m7的相应源极。
70.图6示出了根据本公开的一个实施例的电流模式带隙参考电路600的另一示例。图6所示的带隙参考电路600类似于图4中的电流模式带隙参考电路400，区别在于对电路600中的电流镜电路设置了一个附加的电流镜晶体管。因此，省略其重复描述。
71.在实施例中，可以添加一个或多个电流镜晶体管，其栅极连接到其他电流镜晶体管的栅极，从而产生输出参考ptat电流iref。
72.如图6所示，添加了mosfet m8，其栅极连接到其他电流镜晶体管m1至m3.2的栅极。附加的电流镜晶体管m8在其漏极处产生参考ptat电流iref。
73.电流模式带隙参考电路600的好处之一在于：它可以提供两个输出信号，即稳定参
考电压和ptat电流。ptat电流通常用于偏置电路中的其他电子块。此外，ptat电流的其中一个好处是它跟踪并消除mos晶体管的跨导特性随温度的降低，并允许设计具有温度稳定的跨导特性和带宽的mos有源电路和放大器。
74.图7示出了根据本公开的一个实施例的电流模式带隙参考电路700的另一示例。图7所示的带隙参考电路700类似于图4中的电流模式带隙参考电路400，区别在于在电路700中斩波开关以不同的方式布置。因此，省略其重复描述。
75.带隙参考电路700可以包括六个斩波开关。开关s5被配置为在m1与m3.1之间二者择一地切换，开关s6被配置为在m2与m3.2之间二者择一地切换，开关s7被配置为在m1与m3.1之间二者择一地切换，并且开关s8被配置为在m2与m3.2之间二者择一地切换。开关s5和开关s6选择彼此不同的mosfet，开关s7和开关s8选择彼此不同的mosfet。当s5切换到m1时，s7切换到m2，当s5切换到m2时，s7切换到m1。当s6切换到m3.1时，s8切换到m3.2，当s6切换到m3.2时，s8切换到m3.1。所有开关s5至s8都以频率f3操作。
76.带隙参考电路700还可以包括被配置为将开关s5或开关s6电连接到双极结型晶体管mb1的开关s1，以及被配置为将开关s5或开关s6电连接到双极结型晶体管mb2的开关s2。开关s1和开关s2选择彼此不同的mosfet。换言之，当s1切换到s5时，s2切换到s6，并且当s1切换到s6时，s2切换到s5。
77.斩波开关s1和s2以频率f2操作。在本实施例中，与图4所示的开关配置相比，可以省略两个斩波开关s3、s4。
78.在上述实施例中，晶体管m1至m3.2和m4至m8由mosfet实现。然而，晶体管m1至m3.2和m4至m8也可以由其他类型的晶体管实现，例如结型栅极场效应晶体管(jfet)或双极结型晶体管(bjt)。
79.在上述实施例中，晶体管mb1、mb2和mb3中的每一个晶体管通过耦接其基极和集电极而以二极管配置进行设置，如图8a所示。晶体管mb1、mb2和mb3可以以多种方式被配置为形成二极管：其发射极和基极耦接并接地，如图8b所示；其发射极和基极耦接并且其集电极接地，如图8c所示；以及其集电极和基极耦接并且其发射极接地，如图8d所示。替代地，可以使用二极管代替晶体管mb1、mb2和mb3，如图8e所示。
80.图9示出了根据本公开实施例的用于验证斩波电路的性能的仿真噪声psd图的示例。
81.对图5所示的带隙参考电路500的实施方式的噪声性能进行了仿真，并将结果与没有斩波动作的电流模式带隙参考电路200以及图2的仅将斩波施加于运算放大器a1的电流模式带隙电路200的噪声性能进行对比。
82.如仿真结果所示，通过对运算放大器进行斩波，将1mhz处的噪声psd降低约一个数量级，从120uv/rthz降低到了13.7uv/rthz。根据图5所示的带隙参考电路500的电流镜的附加斩波将1mhz处的噪声psd进一步降低了大约5倍，从13.7uv/rthz降低到了3.14uv/rthz。
83.尽管已经通过示例性实施例描述了本公开，但是可以向本领域技术人员提出各种改变和修改。本公开旨在涵盖落入所附权利要求的范围内的这些改变和修改。