一种抗辐照FDSOI场效应管及其制备方法

一种抗辐照fdsoi场效应管及其制备方法
技术领域
1.本发明属于半导体器件技术领域，涉及一种抗辐照fdsoi场效应管及其制备方法。


背景技术：

2.完全耗尽的绝缘体上硅(fdsoi)技术是一种具有独特优势并突破传统硅集成电路限制的新技术。由于顶层硅膜较薄，在器件工作时，顶层硅膜被完全耗尽，器件具有更陡峭的亚阈值斜率、更低的截止状态漏电流、更小的源极漏极电容，对于半导体集成电路的性能提升与功耗减小具有重大的意义。绝缘埋层(box)的存在使得soi技术从根本上消除了体硅cmos中的闩锁现象，同时绝缘埋层的存在使得器件的抗单粒子能力和抗瞬时剂量率的能力提高。然而，在宇宙空间等电离辐射环境下，辐照将会在box层中引入大量的陷阱电荷，从而器件及电路对总剂量效应更加敏感。
3.由于半导体工艺节点的进步，fdsoi的栅氧化层较薄，辐照在其产生的陷阱电荷较少，故抗总剂量加固集中在埋氧层box和场氧sti的加固上。对于埋氧化层box的加固，半导体产业采用材料或工艺加固，这将造成较高的成本。对于场氧sti的加固，通常利用某些特殊的结构消除sti寄生侧壁漏电路径。例如，t栅结构能够在有体接触的一侧消除寄生边缘漏电路径，减小辐照下器件内部的泄露路径，但是效果有限。另外，使用环栅、半环栅等无边缘结构的soi器件也有很高的抗总剂量能力，但是随之带来一些问题：增加不必要的面积开销；源漏电容增大；器件结构非对称；此外，标准商用pdk并不支持环形栅器件，不能自动生成版图、进行drc、lvs检查,需要重新开发模型。
4.因此，如何在保证不增加芯片面积的前提下有效抑制soi器件的总剂量效应，成为亟待解决的一个重要技术问题。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种抗辐照fdsoi场效应管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
6.本发明实施例提供了一种抗辐照fdsoi场效应管，所述抗辐照fdsoi场效应管包括：
7.衬底层；
8.埋氧层，位于所述衬底层上，且在所述衬底层靠近所述埋氧层的内侧位有背平面阱；
9.顶层硅，位于所述埋氧层上；
10.第一浅槽隔离区、第二浅槽隔离区和第三浅槽隔离区，所述第一浅槽隔离区和所述第三浅槽隔离区分别位于所述背平面阱两端的台阶上，所述第二浅槽隔离区位于所述背平面阱的凹槽上，且所述第二浅槽隔离区位于所述第一浅槽隔离区和所述第三浅槽隔离区之间，且所述第一浅槽隔离区、所述第二浅槽隔离区和所述第三浅槽隔离区的上表面均高于所述背平面阱的上表面；
11.背栅，位于所述背平面阱上，且所述背栅位于所述第一浅槽隔离区和所述第二浅槽隔离区之间，并分别与所述第一浅槽隔离区和所述第二浅槽隔离区相接触；
12.加固源区，位于所述埋氧层上，且所述加固源区位于所述顶层硅和所述第二浅槽隔离区之间，并分别与所述顶层硅和所述第二浅槽隔离区相接触；
13.漏区，位于所述埋氧层上，且所述漏区位于所述顶层硅和所述第三浅槽隔离区之间，并分别与所述顶层硅和所述第三浅槽隔离区相接触；
14.栅氧化层，位于所述顶层硅上；
15.高k栅介质层，位于所述栅氧化层上；
16.栅极，位于所述高k栅介质层上；
17.轻掺杂源区和轻掺杂漏区，所述轻掺杂源区和所述轻掺杂漏区分别位于所述顶层硅的两端内；
18.两个侧墙，分别位于所述高k栅介质层上，且两个所述侧墙分别位于所述栅极的两侧。
19.在本发明的一个实施例中，所述背平面阱包括p阱或者n阱。
20.在本发明的一个实施例中，所述加固源区包括注入离子的顶层硅和位于所述顶层硅上注入离子的si层。
21.在本发明的一个实施例中，所述加固源区包括第一导电类型重掺杂区、第二导电类型重掺杂区，其中，所述第二导电类型重掺杂区分别位于所述第一导电类型重掺杂区沿纵向的两端及其底部，且所有所述第二导电类型重掺杂区依次相连。
22.在本发明的一个实施例中，所述第一导电类型重掺杂区的导电类型为n型，所述第二导电类型重掺杂区的导电类型为p型；或者所述第一导电类型重掺杂区的导电类型为p型，所述第二导电类型重掺杂区的导电类型为n型。
23.在本发明的一个实施例中，所述漏区包括注入离子的顶层硅和位于所述顶层硅上注入离子的si层。
24.在本发明的一个实施例中，所述si层的厚度为5nm-15nm。
25.本发明的另一个实施例提供的一种抗辐照fdsoi场效应管的制备方法，用于制备上述任一项实施例所述的抗辐照fdsoi场效应管，所述制备方法包括以下步骤：
26.获取一自下而上依次包括衬底层、埋氧层及顶层硅的fdsoi衬底，在所述顶层硅中制作浅沟槽隔离结构，以隔离出有源区；
27.在所述有源区两端的台阶上以及fdsoi衬底的凹槽上分别制备第一浅槽隔离区、第三浅槽隔离区和第二浅槽隔离区，其中，所述第二浅槽隔离区位于所述第一浅槽隔离区和所述第三浅槽隔离区之间，且所述第一浅槽隔离区、所述第二浅槽隔离区和所述第三浅槽隔离区的上表面均与所述顶层硅的上表面齐平；
28.对所述埋氧层下方的衬底层进行部分n型或p型离子重掺杂，形成背平面阱；
29.在所述第一浅槽隔离区和所述第二浅槽隔离区之间的所述背平面阱内重掺杂制备背栅；
30.在所述顶层硅上制备栅氧化层；
31.在所述栅氧化层上制备高k栅介质层；
32.在所述高k栅介质层上制备栅极；
33.通过离子注入在所述顶层硅的两端内形成轻掺杂源区和轻掺杂漏区；
34.在所述栅极的两侧制备两个侧墙，且所述侧墙位于所述高k栅介质层上；
35.通过离子注入分别在所述顶层硅和所述第二浅槽隔离区之间制备加固源区、在所述顶层硅和所述第三浅槽隔离区之间制备漏区，且所述加固源区和所述漏区均位于所述埋氧层上。
36.在本发明的一个实施例中，在所述高k栅介质层上制备栅极，包括：
37.通过化学气相沉积方法在高k栅介质层上依次淀积hfn、tan，形成覆盖层；
38.再利用快速热退火方法对tan/hfn/高k栅介质层进行高温退火处理；
39.利用湿法刻蚀方法去除tan和hfn，在已去除掉tan/hfn覆盖层的高k栅介质层上制备栅极。
40.在本发明的一个实施例中，通过离子注入分别在所述顶层硅和所述第二浅槽隔离区之间制备加固源区、在所述顶层硅和所述第三浅槽隔离区之间制备漏区，且所述加固源区和所述漏区均位于所述埋氧层上，包括：
41.在两个侧墙两侧、所述顶层硅上方制备si层；
42.在所述si层上生长第四缓冲层，并在所述第四缓冲层上旋涂光刻胶；
43.在该光刻胶上刻蚀出源区注入窗口和漏区注入窗口，并在所述源区注入窗口和所述漏区注入窗口对所述顶层硅和所述si层进行离子注入，形成所述加固源区和所述漏区，再去除第四缓冲层和光刻胶；其中，所述加固源区的离子注入方法包括：
44.对所述加固源区的下部进行第二导电类型重掺杂，形成第一部分的所述第二导电类型重掺杂区；对所述加固源区位于所述第一部分的所述第二导电类型重掺杂区上方的区域进行第一导电类型重掺杂，形成第一导电类型重掺杂区；对所述加固源区的纵向两端进行第二导电类型重掺杂，分别形成第二部分的所述第二导电类型重掺杂区；其中，所述第二导电类型重掺杂区分别位于所述第一导电类型重掺杂区沿纵向的两端及其底部，且所有所述第二导电类型重掺杂区依次相连。
45.与现有技术相比，本发明的有益效果：
46.1、本发明由于在常规soi场效应管的基础上引出了背栅，增加了源漏抬高区域，降低源漏串联电阻，提高器件的性能。
47.2、本发明引入背平面阱，在薄埋氧层下方增加了一个接地的重掺杂区，抑制了器件特征尺寸的降低所导致的薄埋氧层正下方的衬底区域被耗尽。
48.3、本发明中的fdsoi mos器件的源区采用加固源区，其结构由中上部分的第一导电类型重掺杂区、从纵向两端及底部包围第一导电类型重掺杂区的第二导电类型重掺杂区组成，这种加固源区在不增加器件的面积的情况下可有效抑制fdsoi器件的总剂量效应导致的埋氧层漏电通路、源区与sti接触的上下边角漏电通路及源区与sti接触侧壁漏电通路的形成，从而达到抗总剂量加固的效果。本发明制造工艺简单、与常规cmos工艺相兼容。
49.通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
50.图1为本发明实施例提供的一种抗辐照fdsoi场效应管的结构示意图；
51.图2为本发明实施例提供的一种抗辐照fdsoi场效应管的制备过程流程图；
52.图3为本发明实施例提供的一种抗辐照fdsoi场效应管的俯视结构图；
53.图4为本发明实施例提供的一种抗辐照fdsoi场效应管的a-a’向、b-b’向及c-c’向的剖面图；
54.图5为本发明实施例提供的一种抗辐照fdsoi场效应管的制作方法中各步骤所呈现的剖面结构图；
55.图6为本发明实施例提供的另一种抗辐照fdsoi场效应管的制作方法中各步骤所呈现的剖面结构图。
具体实施方式
56.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
57.实施例一
58.请参见图1，图1为本发明实施例提供的一种抗辐照fdsoi场效应管的结构示意图。本发明提供一种抗辐照fdsoi场效应管，该抗辐照fdsoi场效应管包括：
59.衬底层1；
60.埋氧层(即绝缘埋层)3，位于衬底层1上，且在衬底层1靠近埋氧层3的内侧位有背平面阱2；
61.顶层硅4，位于埋氧层3上；
62.第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7，第一浅槽隔离区5和第三浅槽隔离区7分别位于背平面阱2两端的台阶上，第二浅槽隔离区6位于背平面阱2的凹槽上，且第二浅槽隔离区6位于第一浅槽隔离区5和第三浅槽隔离区7之间，且第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7的上表面均高于背平面阱2的上表面；
63.背栅8，位于背平面阱2上，且背栅8位于第一浅槽隔离区5和第二浅槽隔离区6之间，并分别与第一浅槽隔离区5和第二浅槽隔离区6相接触；
64.加固源区9，位于埋氧层3上，且加固源区9位于顶层硅4和第二浅槽隔离区6之间，并分别与顶层硅4和第二浅槽隔离区6相接触；
65.漏区10，位于埋氧层3上，且漏区10位于顶层硅4和第三浅槽隔离区7之间，并分别与顶层硅4和第三浅槽隔离区7相接触；
66.栅氧化层11，位于顶层硅4上；
67.高k栅介质层12，位于栅氧化层11上；
68.栅极13，位于高k栅介质层12上；
69.轻掺杂源区14和轻掺杂漏区15，轻掺杂源区14和轻掺杂漏区15分别位于顶层硅4的两端内；
70.两个侧墙16，分别位于高k栅介质层12上，且两个侧墙16分别位于栅极13的两侧。
71.优选地，衬底层1包括但不限于si、ge等常规半导体衬底，且可具有一定类型的掺杂，如衬底层1采用p型或n型掺杂的si衬底。
72.优选地，埋氧层3的材料为sio2。
73.优选地，埋氧层3的厚度范围为20-30nm。
74.在本实施例中，背平面阱2可以通过掺杂不同的离子形成同阱或者反阱，本实施例可以采用p 型均匀掺杂或者n 型均匀掺杂，可以根据背平面阱2的不同得到不同的器件属性。其中，p 型均匀掺杂多见于ⅲ族却不仅限于ⅲ族元素，n 型均匀掺杂多见于
ⅴ
族却不仅限于
ⅴ
族元素。
75.优选地，背平面阱2为p阱(p-well)时，其掺杂浓度的范围为1e
16-3e
17
cm-3
，背平面阱2为n阱(n-well)时，其掺杂浓度的范围为1e
16-3e
17
cm-3
。
76.本发明引入了背平面阱，在埋氧层3下方增加了一个接地的重掺杂区(即背平面阱)，由于器件特征尺寸的降低，漏极引出的电场线可以穿过box层和下面的衬底到达沟道或源极，导致薄埋氧层正下方的衬底区域被耗尽，增加了源极和漏极之间的静电耦合，使得薄埋氧层技术的效率降低。为了抑制这种耗尽，在薄box下方增加了一个接地的重掺杂区，来抑制这种耗尽。同时背平面阱可采用不同的掺杂类型，提高晶体管的灵活性，抑制了器件特征尺寸的降低所导致的薄埋氧层正下方的衬底区域被耗尽。
77.优选地，第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7的材料均为sio2。
78.进一步地，加固源区9包括注入离子的顶层硅4和位于顶层硅4上注入离子的si层。
79.进一步地，漏区10包括注入离子的顶层硅4和位于顶层硅4上注入离子的si层。
80.优选地，si层的厚度为5nm-15nm。
81.也就是说，本实施例在顶层硅4上又形成了si层，从而在顶层硅4上方制备出源区抬起区域和漏区抬起区域，再通过对顶层硅4及其上的si层jinxing离子注入，从而形成了加固源区9和漏区10。
82.因此，fdsoi硅膜厚度的减小会导致寄生源漏串联电阻增加，为了降低源漏串联电阻，本发明在常规soi场效应管的基础上引出了背栅，增加了源漏抬高区域，源漏采取抬起的方式，使得源漏区的顶层硅比沟道区的顶层硅厚，从而降低了源漏串联电阻，提高了器件的性能。
83.在一个具体实施例中，加固源区9包括第一导电类型重掺杂区91、第二导电类型重掺杂区92，其中，第二导电类型重掺杂区92分别位于第一导电类型重掺杂区91沿纵向的两端及其底部，且所有第二导电类型重掺杂区92依次相连。在本实施例中，纵向即为图1中从下至上的方向。
84.本发明中的fdsoi mos器件的源区采用加固源区，其结构由中上部分的第一导电类型重掺杂区、从纵向两端及底部包围第一导电类型重掺杂区的第二导电类型重掺杂区组成，这种加固源区在不增加器件的面积的情况下，加固源区结构的外围第二导电类型区可有效抑制fdsoi器件的总剂量效应导致的埋氧层漏电通路、源区与sti接触的上下边角漏电通路及源区与sti接触侧壁漏电通路的形成，从而达到抗总剂量加固的效果，可有效抑制fdsoi器件的总剂量效应导致的埋氧层漏电、上下边角漏电及侧壁漏电的现象。
85.其中，第一导电类型重掺杂区91的导电类型为n型，第二导电类型重掺杂区92的导电类型为p型；或者第一导电类型重掺杂区91的导电类型为p型，第二导电类型重掺杂区92的导电类型为n型。
86.优选地，栅氧化层11的材料为sio2。
87.优选地，高k栅介质层12的材料为hfo2。
88.优选地，高k栅介质层12的厚度范围为1-3nm。
89.优选地，轻掺杂源区14和轻掺杂漏区15的掺杂浓度的范围为7e
15-1e
17
cm-3
。
90.优选地，侧墙16的材料为掺杂离子的si3n4。
91.1、本发明由于在常规soi场效应管的基础上引出了背栅，增加了源漏抬高区域，降低源漏串联电阻，提高器件的性能。
92.2、本发明引入背平面阱，在薄埋氧层下方增加了一个接地的重掺杂区，抑制了器件特征尺寸的降低所导致的薄埋氧层正下方的衬底区域被耗尽。
93.3、本发明中的fdsoi mos器件的源区采用加固源区，其结构由中上部分的第一导电类型重掺杂区、从纵向两端及底部包围第一导电类型重掺杂区的第二导电类型重掺杂区组成，这种加固源区在不增加器件的面积的情况下可有效抑制fdsoi器件的总剂量效应导致的埋氧层漏电通路、源区与sti接触的上下边角漏电通路及源区与sti接触侧壁漏电通路的形成，从而达到抗总剂量加固的效果。本发明制造工艺简单、与常规cmos工艺相兼容。
94.实施例二
95.请参见图2至图6，图2为本发明实施例提供的一种抗辐照fdsoi场效应管的制备过程流程图，图3为本发明实施例提供的一种抗辐照fdsoi场效应管的俯视结构图，图4为本发明实施例提供的一种抗辐照fdsoi场效应管的a-a’向、b-b’向及c-c’向的剖面图，图5为本发明实施例提供的一种抗辐照fdsoi场效应管的制作方法中各步骤所呈现的剖面结构图，图6为本发明实施例提供的另一种抗辐照fdsoi场效应管的制作方法中各步骤所呈现的剖面结构图。本发明在实施例一的基础上还提供一种抗辐照fdsoi场效应管的制备方法，该抗辐照fdsoi场效应管的制备方法包括：
96.步骤1、获取一自下而上依次包括衬底层1、埋氧层3及顶层硅4的fdsoi衬底，在顶层硅4中制作浅沟槽隔离结构，以隔离出有源区y。
97.步骤1.1、利用干氧工艺在顶层硅4上生长第一缓冲层，在该缓冲层上生长第一保护层，并在其上旋涂光刻胶。
98.优选地，第一缓冲层的材料为sio2，第一保护层的材料为si3n4。
99.步骤1.2、通过曝光和刻蚀去除掉顶层硅4和埋氧层3左侧部分区域以形成有源区y沟槽，在该有源区y沟槽内外延生长si材料，再去除有源区y沟槽外的第一缓冲层、第一保护层和光刻胶，形成有源区y。
100.步骤2、在有源区y两端的台阶上以及fdsoi衬底的凹槽上分别制备第一浅槽隔离区5、第三浅槽隔离区7和第二浅槽隔离区6，其中，第二浅槽隔离区6位于第一浅槽隔离区5和第三浅槽隔离区7之间，且第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7的上表面均与顶层硅4的上表面齐平。
101.步骤2.1、利用干氧工艺在顶层硅4上生长第二缓冲层，在该第二缓冲层上生长第二保护层，在该第二保护层上旋涂光刻胶。
102.优选地，第二缓冲层的材料为sio2，第二保护层的材料为si3n4。
103.步骤2.2、通过曝光和刻蚀去除掉有源区y和顶层硅4两侧区域部分厚度的埋氧层3和顶层硅4，以形成三个浅槽隔离区槽(即位于陈底层1两端的台阶和位于两个台阶之间的
凹槽)，再在每个隔离区槽分别淀积sio2材料，以制备出第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7，并去除这三个浅槽隔离区域外的第二缓冲层、第二保护层和光刻胶。
104.步骤3、对所述埋氧层3下方的衬底层1进行部分n型或p型离子重掺杂，形成背平面阱2；
105.步骤4、在第一浅槽隔离区5和第二浅槽隔离区6之间的背平面阱2内上重掺杂制备背栅8。
106.优选地，背栅8的掺杂浓度的范围为1e
19-1e
20
cm-3
。
107.步骤5、在顶层硅4上制备栅氧化层11。
108.具体地，利用干氧工艺在顶层硅4上制备栅氧化层11。
109.步骤6、在所述栅氧化层11上制备高k栅介质层12。
110.具体地，通过射频溅射法在栅氧化层11上生长高k介质hfo2材料，制备出高k栅介质层12。
111.步骤7、在高k栅介质层12上制备栅极13。
112.步骤7.1、通过化学气相沉积方法在高k栅介质层12上依次淀积hfn、tan，形成覆盖层。
113.具体地，通过化学气相沉积的方法在高k栅介质层12上依次淀积hfn、tan，形成厚度为1000a
°‑
2000a
°
的覆盖层。
114.步骤7.2、再利用快速热退火方法对tan/hfn/高k栅介质层12进行高温退火处理。
115.优选地，高温退火的温度范围为900℃-1100℃。
116.步骤7.3、利用湿法刻蚀方法去除tan/hfn/高k栅介质层结构中的tan覆盖层和hfn覆盖层，在已去除掉tan/hfn覆盖层的高k栅介质层12上制备金属栅极13。
117.优选地，栅极13的材料为hfo2。
118.步骤8、通过离子注入在顶层硅4的两端内形成轻掺杂源区14和轻掺杂漏区15。
119.步骤8.1、利用干氧工艺在栅极13两侧、顶层硅4上方生长第三缓冲层，再在该第三缓冲层上旋涂光刻胶。
120.优选地，第三缓冲层的材料为sio2。
121.步骤8.2、通过曝光在栅极13两侧的光刻胶上刻蚀出轻掺杂源区和轻掺杂漏区的注入窗口，再在该轻掺杂源区和轻掺杂漏区的注入窗口进行离子注入，形成轻掺杂源区14和轻掺杂漏区15，并去除剩余的光刻胶。
122.步骤9、在栅极13的两侧制备两个侧墙16，且侧墙16位于高k栅介质层12上。
123.具体地，在第三缓冲层上生长第三保护层，并在该第三保护层上旋涂光刻胶，再在该光刻胶上刻蚀出注入窗口，并在该注入窗口对第三保护层进行反应离子刻蚀，形成左右侧墙15，再去除第三缓冲层和未形成侧墙的第三保护层以及光刻胶。
124.优选地，第三保护层的材料为si3n4。
125.步骤10、通过离子注入分别在顶层硅4和第二浅槽隔离区6之间制备加固源区9、在顶层硅4和第三浅槽隔离区7之间制备漏区10，且加固源区9和漏区10均位于埋氧层3上。
126.步骤10.1、利用气相外延生长方法在左右侧墙15两侧、顶层硅4上方生长si层，以制备出源区抬起区域和漏区抬起区域。
127.步骤10.2、再在源区抬起区域和漏区抬起区域上方生长第四缓冲层，并在该第四
缓冲层上旋涂光刻胶。
128.优选地，第四缓冲层的材料为sio2。
129.步骤10.3、在该光刻胶上刻蚀出源区注入窗口和漏区注入窗口，通过在这两个注入窗口对顶层硅4和si层进行离子注入，以分别在顶层硅4和第二浅槽隔离区6之间制备加固源区9、在顶层硅4和第三浅槽隔离区7之间制备漏区10，再去除第四缓冲层和光刻胶；其中，加固源区9的离子注入方法包括：
130.对加固源区9的纵向中间段下部进行第二导电类型重掺杂，形成第一部分的第二导电类型重掺杂区92’；对加固源区9位于第一部分的第二导电类型重掺杂区92’上方的区域进行第一导电类型重掺杂，形成第一导电类型重掺杂区91；对加固源区9的纵向两端进行第二导电类型重掺杂，分别形成第二部分的第二导电类型重掺杂区92”；其中，第二导电类型重掺杂区92分别位于第一导电类型重掺杂区91沿纵向的两端及其底部，且所有第二导电类型重掺杂区92依次相连。
131.步骤11、对加固源区9、漏区10的表面进行化学机械抛光，清洗光刻胶，并使用氢氟酸hf溶液去除第四缓冲层，完成器件的制备。
132.1、本发明由于在常规soi场效应管的基础上引出了背栅，增加了源漏抬高区域，降低源漏串联电阻，提高器件的性能。
133.2、本发明引入背平面阱，在薄埋氧层下方增加了一个接地的重掺杂区，抑制了器件特征尺寸的降低所导致的薄埋氧层正下方的衬底区域被耗尽。
134.3、本发明中的fdsoi mos器件的源区采用加固源区，其结构由中上部分的第一导电类型重掺杂区、从纵向两端及底部包围第一导电类型重掺杂区的第二导电类型重掺杂区组成，这种加固源区在不增加器件的面积的情况下可有效抑制fdsoi器件的总剂量效应导致的埋氧层漏电通路、源区与sti接触的上下边角漏电通路及源区与sti接触侧壁漏电通路的形成，从而达到抗总剂量加固的效果。本发明制造工艺简单、与常规cmos工艺相兼容。
135.实施例三
136.本发明在实施例二的基础上，还提供一种具体地抗总剂量效应的fdsoi nmos器件的制备方法，该制备方法包括如下步骤：
137.1)提供一自下而上依次包括衬底层1、埋氧层3及顶层硅4的fdsoi衬底，在顶层硅4中制作浅沟槽隔离结构，隔离出有源区y：
138.1a)利用干氧工艺在1000℃下在埋氧层上生长厚度为5nm的第一sio2缓冲层，再在该sio2缓冲层上淀积厚度为20nm的第一si3n4保护层，并在其上旋涂光刻胶；
139.1b)通过曝光在该光刻胶上制作出窗口，再通过刻蚀去除掉顶层硅4和埋氧层3左侧部分区域，形成有源区y的区槽，在该区槽内外延生长si材料，再进行化学机械抛光，清洗光刻胶，并在180℃的热磷酸中清洗去除第一sio2缓冲层和第一si3n4保护层。
140.2)制备三个浅槽隔离区：
141.2a)利用干氧工艺在1000℃下在顶层硅4上生长厚度为5nm的第二sio2缓冲层，再在该sio2缓冲层上淀积厚度为20nm的第二si3n4保护层，并在其上旋涂光刻胶；
142.2b)通过曝光在该光刻胶上制作出窗口，再通过刻蚀去除掉有源区y和顶层硅4两侧区域部分厚度的顶层硅4和埋氧层3，得到深度均为60nm的三个浅槽隔离区槽，再在每个隔离区槽分别淀积sio2材料，制备出第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离
区7，再进行化学机械抛光，清洗光刻胶，并在180℃的热磷酸中清洗去除第二sio2缓冲层和第二si3n4保护层。
143.3)对埋氧层3下方的衬底层1进行浓度为1.0
×
10
16
cm-3
的b离子掺杂，形成背平面阱2，背平面阱2为p阱；
144.4)在第一浅槽隔离区5和第二浅槽隔离区6之间的区域上，对其进行浓度为5
×
10
19
cm-3
的b离子掺杂，制备背栅8；
145.5)通过干氧工艺在1000℃下在顶层硅4上生长厚度为1nm的sio2栅氧化层11，再利用频率为5mhz的交流电源轰击hfo2靶材，淀积得到厚度为1nm的hfo2高k栅介质层12。
146.6)制备金属栅极13：
147.6a)通过化学气相沉积的方法在hfo2高k栅介质层12上依次淀积hfn、tan，形成厚度为1000a
°‑
2000a
°
的覆盖层，再利用快速热退火方法对tan/hfn/hfo2高k栅介质层结构进行高温退火10秒；
148.6b)将硅片放入150℃的热溶液煮5分钟，刻蚀掉tan/hfn/hfo2高k栅介质层结构中的tan覆盖层，再将硅片浸泡在hf∶h2o＝1∶100的稀释氢氟酸中5分钟，去除hfn/hfo2高k栅介质层结构中的hfn覆盖层，并在已去除掉tan/hfn覆盖层的高k栅介质层12上制备出金属栅极13；
149.7)制备轻掺杂源区14和轻掺杂漏区15：
150.7a)利用干氧工艺在1000℃的温度下，在埋氧层3上生长厚度为5nm的第三sio2缓冲层，并在其上旋涂光刻胶；
151.7b)通过曝光在该光刻胶上制作出窗口，再在该窗口进行浓度为1
×
10
16
cm-3
的as离子注入，在顶层硅4的两端内形成轻掺杂源区14和轻掺杂漏区15，再进行化学机械抛光，清洗光刻胶。
152.8)制备si3n4左侧墙15和右侧墙15：
153.8a)在第三sio2缓冲层上淀积厚度为20nm的第三si3n4保护层，并在该第三si3n4保护层上旋涂光刻胶；
154.8b)通过曝光在该光刻胶上制作出注入窗口，并在该窗口对第三si3n4保护层进行反应离子刻蚀，形成si3n4左侧墙和右侧墙；
155.8c)进行化学机械抛光，清洗光刻胶，并在180℃的热磷酸中清洗去除第三sio2缓冲层和其余的第三si3n4保护层。
156.9)制备加固源区9和漏区10：
157.9a)在si3n4左侧墙和右侧墙两侧、顶层硅4上方外延生长厚度为15nm的源区抬起区域和漏区抬起区域，再在该区域上方利用干氧工艺在1000℃下生长厚度为5nm的第四sio2缓冲层，并在该缓冲层上旋涂光刻胶；
158.9b)在该光刻胶上刻蚀出源区注入窗口和漏区注入窗口，并进行加固源区9和漏区10的制备，其中，在右侧注入窗口进行浓度为1e
20
cm-3
的as离子注入，形成漏区10；
159.采用一道在加固源区纵向中间段设有开口的掩膜版，经由该掩膜版垂直地进行重掺杂b离子注入，得到第一部分的第二导电类型重掺杂区92’。b离子的注入浓度范围是1e
16-1e
17
cm-3
，本实施例中b离子的注入浓度采用3e
16
cm-3
。通过离子注入的方法，接着对加固源区位于第一部分的第二导电类型重掺杂区92’上方的区域进行第一导电类型重掺杂，在该窗
口进行浓度为1e
20
cm-3
的as离子注入，形成第一导电类型重掺杂区91。对加固源区的纵向两端进行b离子注入，分别形成第二部分的第二导电类型重掺杂区92”；其中，一个第二部分的第二导电类型重掺杂区92”、第一部分的第二导电类型重掺杂区92’以及另一个第二部分的第二导电类型重掺杂区92”依次相连，所有第二导电类型重掺杂区92分别位于第一导电类型重掺杂区91沿纵向的两端及其底部，形成加固源区9；
160.对加固源区9和漏区10的表面进行化学机械抛光，清洗光刻胶，并使用氢氟酸hf溶液去除第四sio2缓冲层，完成器件的制备。
161.在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
162.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
163.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。