阵列基板及其制备方法与流程

1.本技术涉及显示技术领域，具体涉及一种阵列基板、一种阵列基板制备方法。


背景技术：

2.氧化物tft器件对水、氧、氢等很敏感，水、氧、氢等注入到氧化物tft器件有源层的沟道会导致器件阈值电压出现显著漂移。因而阻止水、氧、氢等向氧化物tft器件的有源层注入，进而防止氧化物tft器件阈值电压漂移，对于氧化物半导体的应用十分关键。
3.此外，在背板制作的过程中，栅极层、源漏极层的走线通常采用铜制备得到，导致其容易发生氧化，进而造成源漏极层与钝化层的接触不好，钝化层容易出现鼓包。并且源漏极层的铜氧化还会导致其电阻升高，造成压降增大。因而保护cu走线不被氧化，对于背板的制备也是十分必要。
4.因此，现有阵列基板存在栅极层、源漏极层、有源层容易受到水、氧入侵的技术问题。


技术实现要素：

5.本技术实施例提供一种阵列基板、一种阵列基板制备方法，可以缓解现有阵列基板存在源漏极层、有源层容易受到水、氧入侵的技术问题。
6.本技术实施例提供一种阵列基板，包括：
7.衬底；
8.有源层，所述有源层设置于所述衬底上方；
9.第一金属层，所述第一金属层设置于所述有源层远离所述衬底的一侧；
10.阻隔层，所述阻隔层设置于所述第一金属层远离所述衬底的一侧；
11.钝化层，所述钝化层设置于所述阻隔层远离所述衬底的一侧；
12.其中，在膜层厚度方向上，所述阻隔层至少覆盖所述有源层、所述第一金属层设置。
13.可选的，在本技术的一些实施例中，所述第一金属层为源漏极层，所述源漏极层包括源极，所述钝化层远离所述衬底的一侧还设置有第二金属层，所述第二金属层为像素电极层，所述像素电极层包括像素电极，所述阵列基板包括至少贯穿所述钝化层设置的过孔，所述阻隔层包括设置于所述过孔内的第一导通结构，所述源极与所述像素电极通过所述第一导通结构电连接，在膜层厚度方向上，所述阻隔层至少覆盖所述有源层、所述源漏极层设置。
14.可选的，在本技术的一些实施例中，所述阻隔层在所述过孔内呈镂空设置，所述第一导通结构包括镂空设置的镂空部，在膜层厚度方向上，所述镂空部贯穿所述阻隔层设置，所述镂空部内设置有所述像素电极，所述像素电极与所述源极在所述镂空部处搭接。
15.可选的，在本技术的一些实施例中，在膜层厚度方向上，所述过孔还贯穿所述阻隔层以形成所述镂空部，所述镂空部与所述过孔重合设置。
16.可选的，在本技术的一些实施例中，所述第一导通结构为导电部，所述阻隔层还包括与所述导电部同层设置的阻挡部，所述阻挡部的制备材料为绝缘材料，所述阻挡部分别与所述导电部的两端连接，所述导电部的膜层厚度与所述阻挡部的膜层厚度相同。
17.可选的，在本技术的一些实施例中，所述阻挡部包括第一部分和第二部分，所述第一部分覆盖所述有源层、所述源漏极层，所述第二部分未覆盖所述有源层、所述源漏极层，所述第一部分的厚度大于所述第二部分的厚度。
18.可选的，在本技术的一些实施例中，所述阵列基板包括显示区、围绕所述显示区设置的非显示区，所述过孔包括设置于所述显示区的第一过孔、设置于所述非显示区的第二过孔，所述源漏极层还包括设置于所述非显示区的第一图案，所述像素电极层还包括设置于所述非显示区的第二图案，所述像素电极通过所述第一过孔与所述源极电连接；所述第一图案通过所述第二过孔与所述第二图案电连接。
19.可选的，在本技术的一些实施例中，所述第一金属层为栅极层，所述钝化层远离所述衬底的一侧还设置有第三金属层，所述第二金属层为源漏极层，所述源漏极层包括源极、漏极，所述阵列基板包括至少贯穿所述钝化层设置的第三过孔、第四过孔，所述阻隔层包括设置于所述第三过孔、第四过孔内的第二导通结构，所述源极、所述漏极分别与所述有源层通过所述第二导通结构电连接，在膜层厚度方向上，所述阻隔层至少覆盖所述有源层、所述栅极层设置。
20.可选的，在本技术的一些实施例中，所述阻隔层的制备材料包括金属氧化物，所述第一金属层的制备材料包括铜。
21.本技术实施例提供一种阵列基板制备方法，包括：
22.提供一衬底；
23.在所述衬底上方制备得到有源层；
24.在所述有源层远离所述衬底的一侧制备得到第一金属层；
25.在所述金属材料远离所述衬底的一侧制备得到阻隔层，在膜层厚度方向上，所述阻隔层至少覆盖所述有源层、所述第一金属层；
26.在所述阻隔层远离所述衬底的一侧制备得到钝化层。
27.有益效果：阵列基板包括衬底、设置于衬底上方的有源层、设置于所述有源层远离所述衬底一侧的第一金属层，通过在第一金属层远离所述衬底的一侧设置一阻隔层，且在膜层厚度方向上，所述阻隔层至少覆盖所述有源层、所述第一金属层设置；不仅保护了所述第一金属层不被氧化，同时防止水、氧入侵有源层，还提升了tft器件的稳定性。
附图说明
28.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1是本技术提供的阵列基板的第一种截面示意图；
30.图2是本技术提供的阵列基板的第二种截面示意图；
31.图3是本技术提供的阵列基板的第三种截面示意图；
32.图4是本技术提供的阵列基板的第四种截面示意图；
33.图5是本技术提供的阵列基板制备方法的流程示意图。
34.附图标记说明：
35.具体实施方式
36.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。在本技术中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
37.在现有阵列基板中，栅极层、源漏极层同层采用铜等易被氧化的材料制备，而有源层同样容易受到水、氧入侵导致tft器件稳定性不佳的问题；而设置于所述源极处过孔内的保护层也是金属材料(通常为mo等)，因此，现有有源层正上方并未设置阻隔层，因此，栅极层、源漏极层、有源层容易受到来自上方的水、氧入侵；同时钝化层制备过程中的氧化氮也会对栅极层、源漏极层、有源层造成氧化。
38.因此，亟需提供一种阵列基板，需要在膜层厚度方向上，设置一阻隔层，既能覆盖所述栅极层、所述源漏极层、又能覆盖所述有源层，且该阻隔层需要设置于钝化层靠近所述衬底的一侧，能缓解现有阵列基板存在源漏极层、有源层容易受到水、氧入侵的技术问题。
39.请参阅图1、图2、图3、图4，本技术提供的阵列基板包括衬底10、有源层20、第一金属层、阻隔层40，所述有源层20设置于所述衬底10上方，所述第一金属层设置于所述有源层20远离衬底10的一侧，所述阻隔层40设置于所述第一金属层远离衬底10的一侧，其中，在膜层厚度方向上，阻隔层40至少覆盖有源层20、第一金属层设置。
40.其中，所述阻隔层40的制备材料为绝缘材料，例如，所述阻隔层40的制备材料可以为金属氧化物。
41.其中，所述阵列基板还包括钝化层70，所述钝化层70设置于所述阻隔层40远离所述衬底10的一侧；可以理解的的是，所述钝化层70的制备过程中，需要通入氧化氮气体，会导致钝化层70下方的第一金属层、有源层20被氧化，因此，所述阻隔层40需要设置于所述第一金属层及所述有源层20远离所述衬底10的一侧，同时所述阻隔层40需要设置于所述钝化层70靠近所述衬底10的一侧；还能起到避免制备钝化层70时对下方有源层20、第一金属层造成氧化的效果。
42.可以理解的是，第一金属层被氧化会导致其电阻升高，同时使其金属粒子更容易扩散，例如，当第一金属层的制备材料为铜时，铜被氧化后，铜更容易扩散，进而影响tft器件电性。
43.在本实施例中，在第一金属层远离所述衬底10的一侧设置一阻隔层40，且阻隔层40至少覆盖所述有源层20、所述第一金属层设置；不仅保护了所述第一金属层不被氧化，同时防止水、氧入侵有源层20，还提升了tft器件的稳定性。
44.现结合具体实施例对本技术的技术方案进行描述。
45.下述内容主要从背沟道蚀刻型阵列基板和顶栅结构阵列基板进行详细介绍；但不限于上述两种阵列基板，所有的存在有源层20沟道区易被氧化问题的阵列基板都包括在本技术中；例如：有源层20为氧化物半导体的阵列基板等。
46.在一种实施例中，所述阻隔层40的制备材料包括金属氧化物，所述第一金属层的制备材料包括铜。
47.请参阅图1、图2，对于背沟道蚀刻型阵列基板，所述第一金属层为源漏极层30所述源漏极层30包括源极301，所述钝化层70远离所述衬底10的一侧还设置有第二金属层，所述第二金属层为像素电极层80，所述像素电极层80包括像素电极801，所述阵列基板包括至少贯穿所述钝化层70设置的过孔，所述阻隔层40包括设置于所述过孔内的第一导通结构，所述源极301与所述像素电极801通过所述第一导通结构电连接，在膜层厚度方向上，所述阻隔层40至少覆盖所述有源层20、所述源漏极层30设置。
48.具体的，阵列基板还包括设置于所述衬底10上方的栅极、设置于栅极远离所述衬底10一侧的栅绝缘层60、设置于栅绝缘层60远离所述衬底10一侧的有源层20、设置于所述有源层20远离衬底10一侧的源漏极层30、设置于所述源漏极层30远离所述衬底10一侧的阻隔层40、设置于所述阻隔层40远离所述衬底10一侧的钝化层70、设置于所述钝化层70远离所述衬底10一侧的色阻层90、设置于所述色阻层90远离所述衬底10一侧的公共电极100、设置于所述公共电极100远离所述衬底10一侧的平坦层110。
49.其中，所述源漏极层30包括源极301、漏极302、数据线，通过阻隔层40覆盖所述源极301、所述漏极302、所述数据线设置，防止所述源极301、所述漏极302、所述数据线被氧化。
50.可以理解的是，所述阻隔层可以取代现有阵列基板中设置于源漏极层远离衬底一侧的保护层；该保护层的制备材料为金属材料，而本提案的阻隔层为金属氧化物材料，由于阻隔层绝缘性能好，即阻隔层可以覆盖有源层的沟道区设置。
51.在一种实施例中，所述阵列基板包括显示区、围绕所述显示区设置的非显示区，所
述过孔包括设置于所述显示区的第一过孔h1、设置于所述非显示区的第二过孔h2，所述源漏极层30还包括设置于所述非显示区的第一图案303，所述像素电极层80还包括设置于所述非显示区的第二图案802，所述像素电极801通过所述第一过孔h1与所述源极301电连接；所述第一图案303通过所述第二过孔h2与所述第二图案802电连接。
52.其中，在所述显示区，设置有第一过孔h1，所述像素电极801与所述源极301在所述第一过孔h1处通过第一导通结构电连接。
53.可以理解的是，所述第二过孔h2处也可以设置有所述第一导通结构，所述第一图案303与所述第二图案802通过所述第一导通结构电连接。
54.在本实施例中，通过在过孔内设置第一导通结构，使所述源漏极层30与所述像素电极层80之间能够实现电连接，而不会受到阻隔层40的影响；使得在源漏极层30上方整面设置阻隔层40的同时，阵列基板的信号传输不会受到影响，提升阵列基板的良率。
55.在一种实施例中，所述阻隔层40在所述过孔内呈镂空设置，所述第一导通结构包括镂空设置的镂空部403，在膜层厚度方向上，所述镂空部403贯穿所述阻隔层40设置，所述镂空部403内设置有所述像素电极801，所述像素电极801与所述源极301在所述镂空部403处搭接。
56.其中，所述过孔内的阻隔层40可以仅部分区域镂空设置。
57.其中，在所述第一过孔h1内，所述像素电极801可以通过所述镂空位置与所述源极301搭接。
58.其中，在所述第二过孔h2内，所述第一图案303可以通过所述镂空位置于所述第二图案802搭接。
59.在本实施例中，仅需要对所述过孔内的阻隔层40做镂空设计，且像素电极801可以与所述源极301直接接触，镂空部403的制备工艺简单，降低了成本。
60.在一种实施例中，在膜层厚度方向上，所述过孔还贯穿所述阻隔层40以形成所述镂空部403，所述镂空部403与所述过孔重合设置。
61.可以理解的是，所述过孔可以直接贯穿所述阻隔层40，所述像素电极801通过所述第一过孔h1直接与所述源极301搭接。
62.在本实施例中，无需单独对所述阻隔层40进行图案化刻蚀，在形成至少贯穿所述钝化层70的过孔时，利用所述过孔同时贯穿所述阻隔层40，也能使像素电极801与源极301在第一过孔h1处搭接，使第一图案303与第二图案802在第二过孔h2处搭接；节省了一道光罩，进一步降低了成本。
63.在一种实施例中，所述第一导通结构为导电部402，所述阻隔层40还包括与所述导电部402同层设置的阻挡部401，所述阻挡部401的制备材料为绝缘材料，所述阻挡部401分别与所述导电部402的两端连接，所述导电部402的膜层厚度与所述阻挡部401的膜层厚度相同。
64.其中，所述导电部402的制备材料可以为金属氧化物，所述导电部402的氧空位数量大于所述非导电部402的氧空位数量。
65.可以理解的是，所述阻隔层40包括绝缘的阻挡部401、以及导电的导电部402，所述导电部402和所述阻挡部401的制备材料相同，通过不同的工艺处理，使所述导电部402具备导电特性或使所述阻挡部401具备绝缘特性；例如，当所述阻隔层40的制备材料为金属氧化
物时，可以通过氧气或氦气等，在干刻机台中对阻隔层40需要导体化的部分轰击，形成足够多的氧空位，进而形成导电部402。
66.需要注意的是，在第一过孔h1处需要进行像素电极801与源极301直接的搭接，在第二过孔h2处需要进行第一图案303和第二图案802的搭接；通过使过孔内形成用于上述搭接的导电部402，使阻隔层40实现整面设置，进一步增大了阻隔层40与所述源漏极层30之间的重叠面积，能够更好的对下方源漏极层30、有源层20进行保护。
67.在本实施例中，所述导电部402可以与所述过孔利用同一道光罩制备得到，从而节省一道光罩，且过孔处设置有导电部402，导电部402不仅具有良好的导电性能，同时也具有良好的阻隔能力，能够防止过孔处的源漏极层30被氧化。
68.在一种实施例中，所述导电部402的导电能力至少大于所述阻挡部401的导电能力。
69.在一种实施例中，所述阻挡部401包括第一部分和第二部分，所述第一部分覆盖所述有源层20、所述源漏极层30，所述第二部分未覆盖所述有源层20、所述源漏极层30，所述第一部分的厚度大于所述第二部分的厚度。
70.可以理解的是，所述阻隔层40整面设置，在膜层厚度方向上，与所述有源层20、所述源漏极层30对位设置的第一部分厚度更大，能对所述有源层20、所述源漏极层30起到更好的阻隔、保护的效果。
71.在本实施例中，通过进一步限定阻隔层40中阻挡部401各区域的厚度，进一步提升了对源漏极层30、有源层20的保护，避免源漏极层30、有源层20被氧化。
72.在一种实施例中，所述阻隔层40的制备材料为金属氧化物。
73.本技术不限于所述阻隔层40的制备材料为金属氧化物，还可以为其他材料，所述阻隔层40的制备材料需要满足能够被导体化/绝缘化、图案化的条件；例如，在一些实施例中，所述阻隔层40的制备材料可以为导电材料，通过对部分区域绝缘化处理，从而形成所述阻挡部401。
74.在一种实施例中，所述阻隔层40为整面设置，所述阻挡部401为绝缘材料，且所述阻挡部401对水、氧的阻隔能力及抗腐蚀能力大于所述源漏极层30对水、氧的阻隔能力及抗腐蚀能力。
75.请参阅图3、图4，对于顶栅结构阵列基板，所述第一金属层为栅极层50，所述钝化层70远离所述衬底10的一侧还设置有第三金属层，所述第三金属层为源漏极层30，所述源漏极层30包括源极301、漏极302，所述阵列基板包括至少贯穿所述钝化层70设置的第三过孔h3、第四过孔h4，所述阻隔层40包括设置于所述第三过孔h3、第四过孔h4内的第二导通结构，所述源极301、所述漏极302分别与所述有源层20通过所述第二导通结构电连接，在膜层厚度方向上，所述阻隔层40至少覆盖所述有源层20、所述栅极层50设置。
76.具体的，所述阵列基板包括衬底10、设置于所述衬底10上方的遮光层120、设置于所述遮光层120远离所述衬底10一侧的缓冲层130、设置于所述缓冲层130远离所述衬底10一侧的有源层20、设置于所述有源层20远离所述衬底10一侧的栅绝缘层60、设置于所述栅绝缘层60远离所述衬底10一侧的栅极层50、设置于所述栅极层50远离所述衬底10一侧的阻隔层40、设置于所述阻隔层40远离所述衬底10一侧的钝化层70、设置于所述钝化层70远离所述衬底10一侧的源漏极层30。
77.可以理解的是，所述阻隔层可以取代现有阵列基板中三层栅极结构中最上层，即可以去除栅极结构的最上层，通过所述阻隔层对所述栅极、所述有源层进行保护。
78.在一种实施例中，所述阻隔层40在所述过孔内呈镂空设置，所述第二导通结构包括镂空设置的镂空部403，在膜层厚度方向上，所述镂空部403贯穿所述阻隔层40设置，所述镂空部403内设置有所述像素电极801，所述像素电极801与所述源极301在所述镂空部403处搭接。
79.在一种实施例中，在膜层厚度方向上，所述过孔还贯穿所述阻隔层40以形成所述镂空部403，所述镂空部403与所述过孔重合设置。
80.在一种实施例中，所述第一导通结构为导电部402，所述阻隔层40还包括与所述导电部402同层设置的阻挡部401，所述阻挡部401的制备材料为绝缘材料，所述阻挡部401分别与所述导电部402的两端连接，所述导电部402的膜层厚度与所述阻挡部401的膜层厚度相同。
81.在一种实施例中，所述阻挡部401包括第一部分和第二部分，所述第一部分覆盖所述有源层20、所述源漏极层30，所述第二部分未覆盖所述有源层20、所述源漏极层30，所述第一部分的厚度大于所述第二部分的厚度。
82.请参阅图5，本技术实施例提供一种阵列基板制备方法，包括：
83.s1：提供一衬底10；
84.s2：在所述衬底10上方制备得到有源层20；
85.s3：在所述有源层20远离所述衬底10的一侧制备得到第一金属层；
86.s4：在所述第一金属层远离所述衬底10的一侧制备得到阻隔层40，在膜层厚度方向上，所述阻隔层40至少覆盖所述有源层20、所述第一金属层；
87.s5：在所述阻隔层40远离所述衬底10的一侧制备得到钝化层70。
88.当所述阵列基板为背沟道蚀刻型时，所述阵列基板制备方法具体包括：
89.s10：提供一衬底10；
90.s20：在所述衬底10上方制备得到有源层20、源漏极层30；
91.s30：在所述源漏极层30远离所述衬底10的一侧形成一层阻隔材料；
92.s40：在所述阻隔材料远离所述衬底10的一侧制备得到钝化层70，并形成贯穿所述钝化层70的过孔；
93.s50：对所述过孔处的阻隔材料进行导体化处理，或者，通过刻蚀液刻蚀所述过孔处的阻隔材料，制备得到阻隔层40及位于所述过孔内的第二导通结构；
94.s60：在所述钝化层70远离所述衬底10的一侧制备得到像素电极801，所述像素电极801通过所述过孔、所述第一导通结构与所述源极301电连接。
95.其中，所述过孔包括位于显示区的第一过孔h1、位于非显示区的第二过孔h2。
96.其中，当所述第一导通结构为导电部402时，所述阻隔层40还包括与所述导电部402同层设置的阻挡部401，所述阻挡部401的制备材料为绝缘材料，所述阻挡部401分别与所述导电部402的两端连接。
97.在一种实施例中，对所述过孔处的阻隔材料进行导体化处理的步骤还包括：通过第一光罩在所述阻隔材料上制备得到pr图案，在膜层厚度方向上，所述pr图案与所述阻挡部401对位设置，通过氧气或氦气对未被pr图案遮挡的阻隔材料进行轰击，使该位置的阻隔
材料导体化，形成导电部402。
98.当所述阵列基板为顶栅结构时，所述阵列基板制备方法具体包括：
99.s11：提供一衬底10；
100.s21：在所述衬底10上方制备得到有源层20；
101.s31：在所述有源层20远离所述衬底10的一侧制备得到栅绝缘层60，在所述栅绝缘层60远离所述衬底10的一侧制备得到栅极层50；
102.s41：在所述栅极层50远离所述衬底10的一侧制备得到阻隔层40，并形成贯穿所述钝化层70的第三过孔h3、第四过孔h4；
103.s51：对所述过孔处的阻隔材料进行导体化处理，或者，通过刻蚀液刻蚀所述过孔处的阻隔材料，制备得到阻隔层40及位于所述第三过孔h3、所述第四过孔h4内的第二导通结构；
104.s61：在所述钝化层70远离所述衬底10的一侧制备得到源漏极层30，源漏极层30包括源极301、漏极302，所述源极301、所述漏极302分别通过所述第三过孔h3、所述第四过孔h4内的第二导通结构与所述源极301电连接。
105.本技术还提出了一种显示面板、一种显示模组、一种显示装置，所述显示面板、所述显示模组和所述显示装置均包括上述阵列基板，此处不再赘述。
106.本实施例提供的阵列基板包括衬底、有源层、第一金属层、阻隔层，所述有源层设置于所述衬底上方，所述第一金属层设置于所述有源层远离衬底的一侧，所述阻隔层设置于所述第一金属层远离衬底的一侧，其中，在膜层厚度方向上，阻隔层至少覆盖有源层、第一金属层设置；通过在第一金属层远离所述衬底的一侧设置一阻隔层，且阻隔层至少覆盖所述有源层、所述第一金属层设置；不仅保护了所述第一金属层不被氧化，同时防止水、氧入侵有源层，还提升了tft器件的稳定性。
107.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
108.以上对本技术实施例所提供的一种阵列基板、一种阵列基板制备方法进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。