将半导体层用作浮置栅极并将体半导体衬底用作沟道区的非易失性存储器结构的制作方法

1.本公开涉及存储器器件，更具体地说，涉及将绝缘体层之上的半导体层用作浮置栅极并将体半导体衬底用作沟道区的非易失性存储器结构。


背景技术：

2.非易失性存储器(nvm)结构是可以被擦除和重新编程的计算机存储器件。nvm结构通常用于移动设备、个人计算机、服务器、汽车、数码相机和其他电子设备。闪存基元形式的nvm结构类似于标准的浮置栅极金属氧化物半导体场效应晶体管(mosfet)，除了栅极包括两个部分之外。电流流入源极区和漏极区，并由浮置栅极(fg)和其上的控制栅极(cg)控制。fg由称为隧穿绝缘体的第一绝缘体和称为多晶硅层间(inter-poly)电介质(ipd)的第二隔离层包围。位于fg中的电子被捕获并被隔离。被捕获的电子增加基元的阈值电压，以使得必须向cg施加更高的电压来接通开关，从而使沟道导通。当向cg施加正常阈值电压和较高阈值电压之间的中间电压时，可以从晶体管读取值。如果沟道由于fg未充电而在中间电压下导通，则在fg中指示逻辑“1”。相反，如果沟道在中间电压下不导通，则在fg中指示逻辑“0”。因此，基于当向cg施加中间电压时电流是否在晶体管中流动来识别逻辑“1”或“0”。位于源极区之上的附加电极可以被施加电压以移除电子，从而充当擦除栅极(eg)。
3.绝缘体上半导体(soi)衬底已被用于形成nvm结构，其中使用半导体层作为控制栅极或浮置栅极。然而，制造这种结构所必需的工艺存在许多挑战。例如，该处理需要大量多晶硅沉积以在不同的横向和竖直位置形成各种栅极。因此，该处理需要在中间具有沟槽隔离的不同区域中分别形成栅极堆叠。在其他结构之上形成一些栅极(例如，选择栅极)也可能对其他处理产生高度差问题。该处理还需要用于控制栅极和浮置栅极之间的ipd的特定形成步骤。


技术实现要素：

4.本公开的一方面涉及一种非易失性存储器(nvm)结构，包括：第一存储器器件，其包括：第一多晶硅层间电介质，其由体半导体衬底之上的第一绝缘体层上第一半导体层(第一soi)堆叠之上的隔离层限定，由所述第一绝缘体层限定的第一隧穿绝缘体，由所述第一soi堆叠的所述半导体层限定的第一浮置栅极，以及在源极区和第一漏极区之间的所述体半导体衬底中限定的第一沟道区。
5.本公开的另一方面包括一种非易失性存储器(nvm)结构，包括：第一存储器器件，其包括：第一多晶硅层间电介质，其由体半导体衬底之上的第一绝缘体层上第一半导体层(第一soi)堆叠之上的隔离层限定，由所述第一soi堆叠的所述第一绝缘体层限定的第一隧穿绝缘体，位于所述第一soi堆叠之上的所述隔离层之上的第一控制栅极，由所述第一soi堆叠的所述第一半导体层限定的第一浮置栅极，位于所述体半导体衬底中的源极区之上的所述隔离层之上的擦除栅极，以及与所述体半导体衬底中的第一漏极区耦接的第一位线接
触，所述第一漏极区通过所述体半导体衬底中的第一沟道区与所述源极区隔开；以及第二存储器器件，其包括：第二多晶硅层间电介质，其由所述体半导体衬底之上的第二绝缘体层上第二半导体层(第二soi)堆叠之上的所述隔离层限定，所述第一soi堆叠和所述第二soi堆叠彼此电隔离，由所述第二soi堆叠的所述第二绝缘体层限定的第二隧穿绝缘体，位于所述第二soi堆叠之上的所述隔离层之上的第二控制栅极，由所述第二soi堆叠的所述第二半导体层限定的第二浮置栅极，以及与所述体半导体衬底中的第二漏极区耦接的第二位线接触，所述第二漏极区通过所述体半导体衬底中的第二沟道区与所述源极区隔开。
6.本公开的一方面涉及一种非易失性存储器(nvm)结构，包括：第一存储器器件，其包括：第一多晶硅层间电介质，其由体半导体衬底之上的第一绝缘体层上第一半导体层(第一soi)堆叠之上的隔离层限定，由所述第一绝缘体层限定的第一隧穿绝缘体，由所述第一soi堆叠的所述第一半导体层限定的第一浮置栅极，以及在源极区和第一漏极区之间的所述体半导体衬底中限定的第一沟道区；以及第二存储器器件，其包括：第二多晶硅层间电介质，其由所述体半导体衬底之上的第二绝缘体层上第二半导体层(第二soi)堆叠之上的所述隔离层限定，所述第一soi堆叠和所述第二soi堆叠彼此电隔离，由所述第二soi堆叠的所述第二绝缘体层限定的第二隧穿绝缘体，由所述第二soi堆叠的所述第二半导体层限定的第二浮置栅极，以及在所述源极区和第二漏极区之间的所述体半导体衬底中限定的第二沟道区。
7.通过下面对本公开的实施例的更具体的描述，本公开的上述以及其他特征将变得显而易见。
附图说明
8.将参考以下附图详细地描述本公开的实施例，其中相同的标号表示相同的元素，并且其中：
9.图1示出了根据本公开的实施例的非易失性存储器(nvm)结构的横截面图。
10.图2示出了根据本公开的可选实施例的nvm结构的横截面图。
11.图3示出了根据本公开的其他可选实施例的nvm结构的横截面图。
12.图4示出了根据本公开实施例的包括两个存储器器件的nvm结构的横截面图。
13.图5示出了根据本公开的可选实施例的包括具有合并的选择栅极和控制栅极的两个存储器器件的nvm结构的横截面图。
14.图6示出了根据本公开的附加可选实施例的包括两个存储器器件的nvm结构的横截面图。
15.应注意，本公开的附图不一定按比例绘制。附图仅旨在描绘本公开的典型方面，因此不应视为限制本公开的范围。在附图中，相似的标号表示附图之间相似的元素。
具体实施方式
16.在下面的描述中，参考了形成本发明一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
17.将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“之上”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素之上”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦接”到另一元素时，它可以被直接地连接或耦接到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦接”到另一元素时，不存在任何中间元素。
18.说明书中对本公开的“一个实施例”或“实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“a/b”、“a和/或b”以及“a和b中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(b)、或同时选择这两个选项(a和b)。作为其他示例，在“a、b和/或c”和“a、b和c中的至少一者”的情况下，这些短语旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(b)、或仅选择第三个列出的选项(c)、或仅选择第一个和第二个列出的选项(a和b)、或仅选择第一个和第三个列出的选项(a和c)、或仅选择第二个和第三个列出的选项(b和c)、或选择所有这三个选项(a和b和c)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。
19.本公开的实施例提供了一种非易失性存储器(nvm)结构。nvm结构包括位于体衬底之上的绝缘体层上半导体层(绝缘体上半导体(soi))堆叠。nvm结构的第一存储器器件包括：位于通过绝缘体层形成隧穿绝缘体的soi堆叠之上的隔离层；由soi堆叠的半导体层限定的浮置栅极，以及在源极区和漏极区之间的体半导体衬底中限定的沟道区。第一存储器器件还可以包括位于soi堆叠之上的控制栅极、位于体衬底中的源极区之上的擦除栅极，以及与体衬底中的漏极区耦接的位线接触。
20.nvm结构还可以包括与第一存储器器件类似并且共用源极区和擦除栅极区的第二存储器器件。这里，nvm结构还可以包括：位于通过另一绝缘层形成另一隧穿绝缘体的另一soi堆叠之上的隔离层；由另一soi堆叠的半导体层限定的另一浮置栅极，以及在源极区和另一漏极区之间的体半导体衬底中限定的另一沟道区。该结构的栅极可以全部被同时制造，因此它们共用至少一个材料层，例如多晶硅或多个金属栅极层中的任一个。栅极可以通过相同的沉积和图案化工艺形成，这允许在其间没有沟槽隔离的不同区域中单独地形成栅极堆叠。由soi层和形成隧穿绝缘体的至少一部分的绝缘体层限定的浮置栅极简化了形成浮置栅极并将其封闭在绝缘体中的工艺。
21.图1示出了根据本公开的实施例的nvm结构100的横截面图。nvm结构100可以包括具有绝缘体层上半导体层的堆叠108。在一个示例中，半导体层102可以是绝缘体上半导体层，并且绝缘体层104可以是掩埋绝缘体层，即，从而形成绝缘体上半导体(soi)层。绝缘体层104在体半导体衬底106之上。共同地，半导体层102和绝缘体层104被图案化以在体半导体衬底106之上形成堆叠108(下文中称为“soi堆叠108”)。半导体层102、绝缘体层104和体半导体衬底106可以形成为例如任何现在已知的或以后开发的soi衬底。半导体层102和体半导体衬底106可以包括但不限于：硅、锗、硅锗、碳化硅以及基本上由具有由化学式al
x1
ga
x2
in
x3
as
y1
p
y2ny3
sb
y4
限定的成分的一种或多种iii-v族化合物半导体构成的那些，其中
x1、x2、x3、y1、y2、y3和y4表示相对比例，其分别大于或等于零并且x1 x2 x3 y1 y2 y3 y4＝1(1为总相对摩尔量)。其他合适的衬底包括具有成分zn
a1
cd
a2
se
b1
te
b2
的ii-vi族化合物半导体，其中a1、a2、b1和b2是相对比例，其分别大于或等于零并且a1 a2 b1 b2＝1(1为总摩尔量)。此外，部分或整个半导体衬底可以是应变的。绝缘体层104可以包括任何合适的电介质，例如但不限于二氧化硅。绝缘体层104和半导体层102的精确厚度可随预期应用而广泛变化。
22.图1示出了根据本公开的一个实施例的仅包括单个第一存储器器件110的nvm结构100。如本文将描述的，在替代实施例中，nvm结构还可以包括第二存储器器件。存储器器件可以被实现为例如任何形式的闪存。存储器器件110包括在soi堆叠108之上的提供多晶硅层间电介质(ipd)的隔离层112，其中绝缘体层104提供隧穿绝缘体114。隔离层112可以围绕soi堆叠108的侧壁和上表面。隔离层112可以是用于栅极130、132、138以及其他栅极的栅极电介质层的一部分，或者它可以是单独的隔离层。隔离层112可以包括适于提供多晶硅层间电介质的任何现在已知的或以后开发的电介质层。例如，隔离层112可以包括：如sio2、氮化sio2、氮氧化硅(sion)之类的栅极氧化物和任何高介电常数(高k)材料、以及它们的组合。绝缘体层104提供隧穿绝缘体114。
23.存储器器件110还可以包括由soi堆叠108的半导体层102限定的浮置栅极116。也就是说，半导体层102为存储器器件110提供浮置栅极116。存储器器件110还包括在源极区122和漏极区124之间的体半导体衬底106中限定的沟道区120。漏极区124通过体半导体衬底106中的沟道区120与源极区122隔开。源极/漏极区122、124可以使用任何现在已知的或以后开发的技术形成，并且可以包括任何适当的掺杂剂。将认识到，源极区122和/或漏极区124可以延伸到页面中以及从页面延伸出以供存储器器件阵列中的多个存储器器件使用。
24.存储器器件110还可以包括位于soi堆叠108之上的隔离层112之上的控制栅极130、位于体半导体衬底106中的源极区122之上的隔离层112之上的擦除栅极132，以及与体半导体衬底106中的漏极区124耦接的位线接触134。位线接触134可以使用任何现在已知的或以后开发的处理来形成。在一个非限制性示例中，可以通过对存储器器件110之上的层间电介质(ild)136之上的掩模进行图案化、蚀刻到相应漏极区124的接触开口以及在开口中形成导体来形成接触134。导体可以包括难熔金属衬里和接触金属。难熔金属衬里(为清楚起见未标记)可以包括例如钌(ru)、钽(ta)、钛(ti)、钨(w)、铱(ir)、铑(rh)和铂(pt)等或它们的混合物。接触金属可以是任何现在已知的或以后开发的接触金属，例如但不限于铜(cu)或钨(w)。如本文所述，可以形成到各个栅极的类似的接触(未示出)。
25.擦除栅极132在其和源极区122之间具有隔离层115，并且与选择栅极138相对。在这种情况下，隔离层115可以与浮置栅极116之上的隔离层112相同，但并非在所有情况下都必须如此。
26.如本领域中所认识到的，nvm结构100也可以是类似地构造的存储器器件的阵列的一部分。在这种情况下，nvm结构100还可以包括与soi堆叠108相邻的选择栅极138，从而允许选择阵列中的哪些存储器器件110以已知方式共同操作。隔离层113位于选择栅极138和漏极区124之间，并且与擦除栅极132相对。在这种情况下，隔离层113可以与浮置栅极116之上的隔离层112相同，但并非在所有情况下都必须如此。
27.在某些实施例中，存储器器件110还可以包括与soi堆叠108相邻的，即位于隔离层
112下方的，间隔物140(以虚线示出)。间隔物140可以包括任何现在已知的或以后开发的间隔物材料，例如但不仅限于氮化硅。由于远离浮置栅极116的图案化限制(蚀刻边缘到竖直栅极图案的最小距离)，间隔物140可用于调整擦除栅极132的边缘的位置。出于器件功能的原因，可能需要这种限制。间隔物140可以用在靠近选择栅极138的浮置栅极116的另一侧(与另一侧相同或到另一侧)上，例如以减少选择栅极138与浮置栅极116之间的干扰相互作用。
28.如图1所示，栅极130、132、138可以形成在同一层中。也就是，控制栅极130、擦除栅极132和选择栅极138共用至少一个材料层。在多晶硅用于形成集成电路中的栅极的情况下，栅极130、132、138可以包括多晶硅。替代地，当在集成电路中使用的栅极包括金属栅极时，栅极可以包括任何或所有金属栅极层。金属栅极可以包括一个或多个导电部件以提供晶体管的栅极端子。例如，金属栅极可以包括高介电常数(高k)层、功函数金属层和栅极导体(为清楚起见未全部示出)。高k层可以包括任何现在已知的或以后开发的通常用于金属栅极的高k材料，例如但不限于：诸如氧化钽(ta2o5)、氧化钡钛(batio3)、氧化铪(hfo2)、氧化锆(zro2)、氧化铝(al2o3)之类的金属氧化物，或诸如氧化硅酸铪(hf
a1
si
a2oa3
)或氧氮化硅酸铪(hf
a1
si
a2oa3na4
)之类的金属硅酸盐，其中a1、a2、a3和a4表示相对比例，分别大于或等于零且a1 a2 a3 a4(1是总相对摩尔量)。取决于用于nfet器件还是pfet器件，功函数金属层可以包括各种金属，但可以包括例如：铝(al)、锌(zn)、铟(in)、铜(cu)、铟铜(incu)、锡(sn)、钽(ta)、氮化钽(tan)、碳化钽(tac)、钛(ti)、氮化钛(tin)、碳化钛(tic)、tialc、tial、钨(w)、氮化钨(wn)、碳化钨(wc)、多晶硅(多晶si)和/或它们的组合。栅极导体可以包括任何现在已知的或以后开发的栅极导体，例如铜(cu)。例如氮化物构成的栅帽(未示出)也可以形成在栅极区之上。由于所有栅极都形成在同一层中，因此大大简化了制造过程，并且消除了与具有不同高度的某些栅极有关的问题以及消除了对集成电路其他区域中的处理的影响。
29.图2-3示出了根据多个可选实施例的nvm结构100和存储器器件110的横截面图。图2示出了包括位于控制栅极130和soi堆叠108之间的氧化物-氮化物-氧化物(ono)层148的存储器器件110和nvm结构100的横截面图。ono层148可以包括例如位于氧化硅层154之上的氮化硅层152之上的氧化硅层150。层150、154可以包括与隔离层112相同的材料。ono层148例如可以用于控制存储器器件110的阈值电压。在另一实施例中，可以形成氮化硅层152、氧化硅层154和隔离层112，并且可以与隔离层113、115共用这些层。图3示出了nvm结构100和存储器器件110的横截面图，其中控制栅极的部分与选择栅极的部分合并，从而形成单个选择-控制栅极144。选择-控制栅极144可以用于控制存储器器件110的操作，其中单独的栅极对于控制和选择不是必须的。
30.图4-6示出了根据本公开的实施例的nvm结构200的横截面图。在图4-6中，两个存储器器件110、210一起使用，并且共用源极区122。nvm结构200类似于分离栅极(split-gate)闪存阵列，例如从硅存储技术(sst)可用的esf3。
31.如本文所述，nvm结构200包括第一存储器器件110。也就是，nvm结构200包括形成第一多晶硅层间电介质111的位于第一soi堆叠108之上的隔离层112，以及由绝缘体层104限定的第一隧穿绝缘体114。隔离层112可以是用于栅极130、132、138、230、232以及其他栅极的栅极电介质层的一部分，或者它可以是单独的隔离层。存储器器件110还可以包括由第
一soi堆叠108的半导体层102限定的第一浮置栅极116。存储器器件110还包括在源极区122和第一漏极区124之间的体半导体衬底106中限定的第一沟道区120。第一漏极区124通过体半导体衬底106中的第一沟道区120与源极区122隔开。存储器器件110还可以包括位于第一soi堆叠108之上的隔离层112之上的第一控制栅极130、位于体半导体衬底106中的源极区122之上的隔离层112之上的第一擦除栅极132，以及与体半导体衬底106中的漏极区124耦接的第一位线接触134。第一选择栅极138与第一soi堆叠108相邻，从而允许选择阵列中的哪些存储器器件110将共同操作。
32.nvm结构200还包括位于第二绝缘体层204之上的第二半导体层202。第二绝缘体层204位于体半导体衬底106之上。共同地，第二半导体层202和第二绝缘体层204被图案化以在体半导体衬底106之上形成第二soi堆叠208。半导体层202、绝缘体层204和体半导体衬底206可以形成为任何现在已知的或以后开发的soi衬底。第一和第二soi堆叠108、208例如通过隔离层112彼此电隔离。隔离层112也位于第二soi堆叠208以及第二soi堆叠208下方的体半导体衬底106之上，从而提供第二多晶硅层间电介质211以及由第二soi堆叠208的第二绝缘体层204限定的第二隧穿绝缘体214。
33.nvm结构200还包括第二存储器器件210，其包括：由第二soi堆叠208的半导体层202限定的第二浮置栅极216，以及在源极区122和第二漏极区224之间的体半导体衬底106中的限定的第二沟道区220。与第一存储器器件110一样，第二存储器器件210可以包括位于第二soi堆叠208之上的第二控制栅极230，以及与体半导体衬底106中的第二漏极区224耦接的第二位线接触234。第二存储器器件210与第一存储器器件110共用擦除栅极132。第二存储器器件210还可以包括与第二soi堆叠208相邻的第二选择栅极232。
34.第二存储器器件210中的所有结构可以与第一存储器器件110的相同结构类似地并且通常同时地制造。应注意，第一控制栅极130、第二控制栅极230、共用擦除栅极132、第一选择栅极138和第二选择栅极232共用至少一个材料层，如本文所述。也就是，所有栅极可以形成在同一层中，从而简化了制造。
35.图5-6示出了根据多个可选实施例的nvm结构200和存储器器件110、210的横截面图。图5示出了nvm结构200和存储器器件110、210的横截面图，其中每个器件包括位于相应的控制栅极130、230和相应的soi堆叠108、208之间的氧化物-氮化物-氧化物(ono)层148、248。位于第二soi堆叠208之上的ono层148例如可以包括位于氧化硅层254之上的氮化硅层252之上的氧化硅层250。层250、254可以包括与隔离层112相同的材料。图6示出了nvm结构200和存储器器件110、210的横截面图，其中第一和第二控制栅极130、230(图5)的部分分别与第一和第二选择栅极132、232(图5)的部分合并，从而形成单个第一选择-控制栅极144和第二选择-控制栅极244。第一和第二选择-控制栅极144、244可用于控制存储器器件110的操作，其中单独的栅极对于控制和选择不是必须的。
36.如图4所示，每个存储器器件110、210可以包括分别与第一soi堆叠108和第二soi堆叠208中的至少一个相邻的间隔物140、240。
37.在操作中，读取和编程电流流过选择栅极138、238下方和浮置栅极116、226下方的位线接触134、234以进入沟道区120、220、流过掩埋源极区122、然后由与掩埋源极区122耦接的源极线接触(未示出，其位于所示横截面的页内或页外)收集。选择线可以耦接到选择栅极138、238，用于分别激活和去激活你(deactivate)存储器器件110、210以实现nvm结构
100或200的操作。擦除栅极132在读取和编程操作期间不工作，并且通常保持在源极线电压。将所有端子保持在零电压并向擦除栅极施加高的正偏压是存储器基元的擦除操作的一种选择。
38.本公开的实施例提供了一种nvm结构，其中所有栅极可以同时制造，因此它们共用至少一个材料层，例如多晶硅或多个金属栅极层中的任一个。栅极可以在其间没有沟槽隔离的不同区域中形成。由半导体层和限定隧穿绝缘体的至少一部分的隧穿绝缘体层限定的浮置栅极简化了形成浮置栅极并将其封闭在绝缘体中的工艺。所得nvm结构具有相对较小的尺寸，并且只需很少的附加步骤即可构建。
39.上述nvm结构可以形成为单独的存储器芯片或用作集成电路芯片的一部分。在任一情况下，芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式被安装。在任何情况下，芯片然后可以与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括存储器芯片和/或集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
40.本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们构成的组的存在或者添加。“可选的”或“可选地”表示随后描述的事件或情况可能发生或可能不发生，并且该描述包括事件发生的情况和事件不发生的情况。
41.在整个说明书和权利要求书中使用的近似语言可以被用于修饰任何定量表示，该定量表示可以允许在不导致其相关的基本功能变化的情况下改变。因此，由诸如“约”、“近似”和“基本上”之类的一个或多个术语修饰的值不限于指定的精确值。在至少一些情况下，近似语言可以对应于用于测量值的仪器的精度。在本文以及整个说明书和权利要求书中，范围限制可以被组合和/或互换，这样的范围被识别并且包括含在其中的所有子范围，除非上下文或语言另有说明。应用于范围的特定值的“近似”适用于两个值，并且除非另外取决于测量值的仪器的精度，否则可指示所述值的 /-10％。
42.以下权利要求中的所有装置或步骤加功能元件的对应结构、材料、动作和等同物旨在包括结合具体要求保护的其它要求保护的要素执行功能的任何结构、材料或动作。已经出于说明和描述的目的给出了对本公开的描述，但是该描述并不旨在是穷举的或将本公开限制于所公开的形式。在不脱离本公开的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择和描述实施例是为了最好地解释本公开的原理和实际应用，并且使本领域的其他技术人员能够理解本公开的具有适合于预期的特定用途的各种修改的各种实施例。