半导体器件以及形成半导体器件的方法与流程

1.本公开总体上涉及半导体器件以及形成半导体器件的方法。


背景技术：

2.非易失性存储器结构通常用于诸如智能电话和平板电脑之类的消费电子产品中。存储器结构通常作为半导体器件的一部分而被包括在消费电子产品内，其中半导体器件通常也包括逻辑结构。
3.在半导体器件的制造期间，可以首先形成存储器结构，然后可以在存储器结构之上沉积绝缘材料。由于存储器结构的存在，这些结构之上的绝缘材料的表面形貌(topology)通常大于绝缘材料中的其他部分。为了减小这种表面形貌，通常使用反向掩模对绝缘材料执行回蚀工艺。然而，这种回蚀工艺往往会损坏绝缘材料的表面。例如，在回蚀工艺之后，来自反向掩模的一定量的聚合物残留物可能留在绝缘材料的表面上，因为通常很难完全去除聚合物(即使使用稀释的氢氟酸(dhf)清洁表面)。因此，绝缘材料可能与随后沉积在其上的材料分层。这可能进而导致这些材料之间的界面的时间相关的电介质击穿(tddb)，并由此导致芯片封装交互(cpi)问题。
4.因此，希望提供一种改善的半导体器件，其中该半导体器件的多个层中的表面形貌减小并且可靠性增加。


技术实现要素：

5.根据各种非限制性实施例，可以提供一种半导体器件，包括：第一绝缘层；第二绝缘层，其布置在所述第一绝缘层之上；存储器结构，其布置在存储器区域内，并且包括位于所述第一绝缘层内的电阻变化存储器元件；以及逻辑结构，其布置在逻辑区域内；其中在所述存储器区域中，所述第一绝缘层可以接触所述第二绝缘层，并且在所述逻辑区域中，所述半导体器件还可以包括布置在所述第一绝缘层和所述第二绝缘层之间的停止层。
6.根据各种非限制性实施例，可以提供一种用于制造半导体器件的方法。所述方法可以包括：在存储器区域内形成存储器结构；在所述存储器结构之上形成第一绝缘层，其中所述存储器结构可以包括位于所述第一绝缘层内的电阻变化存储器元件；部分地在所述第一绝缘层之上形成停止层；在所述第一绝缘层之上形成第二绝缘层；以及在逻辑区域内形成逻辑结构；其中在所述存储器区域中，所述第一绝缘层可以接触所述第二绝缘层，并且在所述逻辑区域中，所述停止层可以布置在所述第一绝缘层和所述第二绝缘层之间。
7.根据各种非限制性实施例，可以提供一种半导体器件，其包括：第一绝缘层；第二绝缘层，其布置在所述第一绝缘层之上；存储器结构，其布置在存储器区域内，并且包括位于所述第一绝缘层内的电阻变化存储器元件；存储器接触，其布置在所述存储器区域内并且至少延伸穿过所述第二绝缘层；以及逻辑结构，其布置在逻辑区域内；其中所述第一绝缘层和所述第二绝缘层可以由不同的材料形成。
附图说明
8.在附图中，贯穿不同视图，相同的附图标记通常指代相同的部分。此外，附图不一定按比例绘制，而是通常将重点放在说明本发明的原理上。现在将仅参考以下附图来说明本发明的非限制性实施例，在附图中：
9.图1示出了根据各种非限制性实施例的半导体器件的简化截面图；
10.图2a至2e示出了根据各种非限制性实施例的形成图1的半导体器件的方法的简化截面图；
11.图3示出了根据替代的非限制性实施例的半导体器件的简化截面图；
12.图4示出了根据替代的非限制性实施例的半导体器件的简化截面图；以及
13.图5a至5e示出了根据各种非限制性实施例的形成图4的半导体器件的方法的简化截面图。
具体实施方式
14.本实施例总体上涉及半导体器件。更具体地，一些实施例涉及具有存储器区域和逻辑区域的半导体器件，其中存储器区域具有嵌入的存储器结构以及逻辑区域具有逻辑结构。半导体器件可用于若干应用中，诸如但不限于多媒体及通信应用。
15.下面参考附图中所示例的非限制性实施例更充分地解释了本发明的各方面以及其特征、优点和细节。省略了公知的材料、制造工具、处理技术等的描述，以免不必要地模糊本发明的细节。然而，应当理解，在指示本发明的方面的同时，详细说明和具体例子仅仅是为了示例而不是为了限制而给出的。通过本公开，在以下发明概念的精神和/或范围内的各种替换、修改、添加和/或布置对于本领域技术人员来说将是显而易见的。
16.如本文中贯穿说明书和权利要求书所使用的，近似的语言可被应用来修改任何定量表示，其可以得到许可地改变而不会导致与其相关的基本功能的改变。因此，由诸如“近似”、“约”的术语或多个术语修饰的值不限于所指定的精确值。在一些情况下，近似的语言可以对应于用于测量值或的仪器的精度。此外，方向由一个或多个术语修饰，诸如“基本上”意味着该方向将在半导体工业的正常容差内被应用。例如，“基本上平行”意味着在半导体工业的正常公差内在相同方向上很大程度地延伸，以及“基本上垂直”意味着处于90度加上或减去半导体工业的正常容差的角度上。
17.本文中使用的术语只是为了描述特定的示例，并非旨在作为限制本发明。如此处所使用的，单数形式“一”、“一个”和“所述”旨在同样包括复数形式，除非上下文明确地另有所指。将进一步理解，术语“包括”(以及包括的任何形式，例如“包括”和“包括”)，“具有”(以及具有的任何形式，例如“具有”和“具有”)、“包含”(以及包含的任何形式，例如“包含”和“包含”)和“含有”(以及含有的任何形式，例如“含有”和“含有”)都是开放式连接动词。结果，“包括”、“具有”、“包括”或“含有”一个或多个步骤或元件的方法或器件拥有这些一个或多个步骤或元件，但不限于仅拥有这些一个或多个步骤或元件。同样地，“包括”、“具有”、“包括”或“含有”一个或多个特征的方法的步骤或器件的元件拥有这些一个或多个特征，但不限于仅拥有这些一个或多个特征。此外，以某种方式配置的器件或结构至少以这种方式配置，但也可以以未列出的方式进行配置。
18.如本文中所使用，在用于指两个物理元件时，术语“连接”意味着两个物理元件之
间的直接连接。然而，术语“耦接”可以意味着直接连接或通过一个或多个中间元件的连接。
19.如本文所使用的，术语“可以”和“可以是”指示在一组环境内发生的可能性；拥有指定的属性、特性或功能；和/或通过表达与限定的动词相关联的能力、才能或可能性中的一个或多个来限定另一动词。因此，在考虑到在某些情况下修饰的术语有时可能不是适当的、足够胜任的或适合的同时，关于“可以”和“可以是”的使用指示的是修饰的术语显然是适当的、足够胜任的、或适合于所指示的能力、功能或使用。例如，在一些情况下，可以预期事件或能力，而在其他情况下，事件或能力不能发生—该区别由术语“可以”和“可以是”捕获。
20.图1示出了根据各种非限制性实施例的半导体器件100的简化截面图。
21.参考图1，半导体器件100可以包括基底层102。基底层102可以包括绝缘材料，例如但不限于碳掺杂的氧化硅(sicoh)。例如，基底层102可以是层间电介质(ild)层。
22.存储器件100还可以包括第一绝缘层104、第二绝缘层106和另外的绝缘层108。如图1所示，基底层102可以布置在另外的绝缘层108下方。另外的绝缘层108可以布置在第一绝缘层104下方，以及第二绝缘层106可以布置在第一绝缘层104之上。绝缘层104、106、108中的每一者可以是层间电介质(ild)层。此外，绝缘层104、106、108中的每一者可以包括绝缘材料，例如但不限于碳掺杂的氧化硅(sicoh)、原硅酸四乙酯(teos)或其组合。用于绝缘层104、106、108中的每一者的绝缘材料可以具有低介电常数。例如，用于绝缘层104、106、108中的每一者的绝缘材料的介电常数可以在大约1.8至大约4的范围内。基底层102和绝缘层104、106、108可以由相同的材料形成。替代地，基底层102和绝缘层104、106、108中的两者或更多者可以由不同的材料形成。例如，第一绝缘层104和第二绝缘层106可以由不同的材料形成。例如，另外的绝缘层108可以由与其他层102、104、106不同的材料形成。在非限制性实施例中，另外的绝缘层108可以包括与基底层102、第一绝缘层104和第二绝缘层106的材料相比孔隙率较低的材料。在替代的非限制性实施例中，另外的绝缘层108可以包括具有比基底层102、第一绝缘层104和第二绝缘层106的材料的介电常数低的介电常数的材料。例如，基底层102以及第一和第二绝缘层104、106可以包括sicoh，而另外的绝缘层108可以包括teos。
23.参考图1，半导体器件100还可以包括布置在基底层102和另外的绝缘层108之间的阻挡层110。阻挡层110可以包括阻挡材料，例如但不限于氮掺杂的碳化硅(nblok)。此外，半导体器件100可以包括位于第一绝缘层104和另外的绝缘层108之间的保护层112。保护层112可以包括保护材料，例如但不限于氮化硅。
24.半导体器件100可以包括存储器区域100a和逻辑区域100b。参考图1，基底层102、第一绝缘层104、第二绝缘层106、另外的绝缘层108、阻挡层110和保护层112中的每一者可以包括位于存储器区域100a中的第一部分102a、104a、106a、108a、110a、112a和位于逻辑区域100b中的第二部分102b、104b、106b、108b、110b、112b。基底层102、第一绝缘层104、第二绝缘层106、阻挡层110和保护层112的第一部分102a、104a、106a、110a、112a的厚度大约等于相应层102、104、106、110、112的第二部分102b、104b、106b、110b、112b。例如，第一绝缘层104的第一和第二部分104a、104b两者的厚度t104可以大致相同，并且可以在大约150nm至大约180nm的范围内。在一个非限制性实施例中，该厚度t104可以是大约165nm。然而，另外的绝缘层108的第一部分108a的厚度t108a可大于另外的绝缘层108的第二部分108b的厚度
t108b。另外的绝缘层108的第一部分108a和第二部分108b的厚度t108a、t108b之差td108可以在大约22nm至大约42nm的范围内，并且在一个非限制性实施例中，可以是大约32nm。另外的绝缘层108和阻挡层110的第一部分108a、110a的组合厚度t108a t110a可以在大约80nm至大约90nm的范围内，并且在一个非限制性实施例中，可以是大约85nm；而另外的绝缘层108和阻挡层110的第二部分108b、110b的组合厚度t108b t110b可以在大约28nm至大约58nm的范围内，并且在一个非限制性实施例中，可以是大约53nm。应注意，虽然存储器区域100a和逻辑区域100b在图1中示出为其间具有间隔，但是应当理解，这些区域100a、100b可以彼此接触。换言之，每个层102、104、106、108、110、112可以是连续层。
25.参考图1，在存储器区域100a中，第一绝缘层104可以接触第二绝缘层106；而在逻辑区域100b中，半导体器件100还可以包括布置在第一绝缘层104和第二绝缘层106之间的停止层114。换言之，停止层114可以部分地布置在第一绝缘层104和第二绝缘层106之间。停止层114可以是抛光停止层并且可以包括与第一和第二绝缘层104、106的材料不同的材料。例如，停止层114可以包括抛光停止材料，例如但不限于氮掺杂的碳化硅(nblok)。此外，停止层114的厚度t114可以在大约10nm至大约20nm的范围内，并且在一个非限制性实施例中，可以是大约15nm。
26.如图1所示，半导体器件100可以包括布置在存储器区域100a内的第一存储器结构116和第二存储器结构118。位于另外的绝缘层108上方的每个存储器结构116、118的高度h116、h118可以在大约127nm至大约137nm的范围内，并且在非限制性实施例中，可以是大约132nm。保护层112(具体地，保护层112的第一部分112a)可以布置在第一和第二存储器结构116、118之上。
27.第一存储器结构116可以包括位于第一绝缘层104(具体地，第一绝缘层104的第一部分104a)内的电阻变化存储器元件1161。电阻变化存储器元件1161可以包括本领域技术人员已知的任何种类的电阻变化存储器元件。例如，电阻变化存储器元件1161可以包括具有位于两个铁磁层之间的绝缘膜(例如，氧化膜)的磁隧道结(mtj)元件，其中mtj元件的电阻可以基于铁磁层的磁化方向而变化。替代地，电阻变化存储器元件1161可以包括具有位于两个金属电极之间的绝缘层的电阻随机存取存储器(rram)元件，其中rram元件的电阻可以基于两个金属电极之间的电压差而变化。第一存储器结构116还可以包括布置在电阻变化存储器元件1161下方的第一存储器连接器1162和布置在电阻变化存储器元件1161之上的第二存储器连接器1163。第一和第二存储器连接器1162、1163可以是导电过孔，并且可以包括导电材料，例如但不限于铝、铜、钨、其合金或其组合。
28.第二存储器结构118还可以包括位于第一绝缘层104内的电阻变化存储器元件1181、布置在电阻变化存储器元件1181下方的第一存储器连接器1182和布置在电阻变化存储器元件1181之上的第二存储器连接器1183。第二存储器结构118的电阻变化存储器元件1181和存储器连接器1182、1183可以类似于第一存储器结构116的那些。在一些非限制性实施例中，第一和第二存储器结构116、118的电阻变化存储器元件1161、1181可以具有相同的类型，例如，都可以是mtj元件。然而，第一和第二存储器结构116、118的电阻变化存储器元件1161、1181可以替代地具有不同的类型。
29.如图1所示，半导体器件100还可以包括位于存储器区域100a内的第一存储器接触120、第二存储器接触122、第三存储器接触124和第四存储器接触126。存储器接触120、122、
124、126可以包括导电材料，例如但不限于铝、铜、钨、其合金或其组合。第一和第三存储器接触120、124可以至少部分地布置在基底层102内。阻挡层110可以用作扩散势垒以减少从第一和第三存储器接触120、124到另外的绝缘层108的金属扩散。第二和第四存储器接触122、126可以至少延伸穿过第二绝缘层106。例如，如图1所示，第二和第四存储器接触122、126可以延伸穿过第一和第二绝缘层104、106。然而，在一些非限制性实施例中，第二和第四存储器接触122、126可以仅延伸穿过第二绝缘层106。
30.第一存储器结构116可以电接触第一存储器接触120和第二存储器接触122；而第二存储器结构118可以电接触第三存储器接触124和第四存储器接触126。具体地，第一和第二存储器结构116、118的第一存储器连接器1162、1182可以延伸穿过另外的绝缘层108和阻挡层110(这些层108、110的第一部分108a、110a)，以分别电接触第一和第三存储器接触120、124。第二存储器接触122和第四存储器接触126可以分别布置在第一和第二存储器结构116、118的第二存储器连接器1163、1183之上。具体地，这些存储器接触122、126可以布置在保护层112之上并且可以接触保护层112。保护层112可以是导电的，并因此，第二存储器接触122可以电接触第一存储器结构116的第二存储器连接器1163；而第四存储器接触126可以电接触第二存储器结构118的第二存储器连接器1183。
31.如图1所示，半导体器件100还可以包括布置在逻辑区域100b内的逻辑结构128。半导体器件100还可以包括第一逻辑接触130、第二逻辑接触132和第三逻辑接触134。逻辑结构128以及第一、第二和第三逻辑接触130、132、134可以分别包括导电材料，例如但不限于铝、铜、钨、其合金或其组合。第一逻辑接触130可以布置在逻辑结构128下方，以及第二逻辑接触132可以布置在逻辑结构128之上。换言之，逻辑结构128可以是被布置成电连接第一和第二逻辑接触130、132的导电过孔。第一和第三逻辑接触130、134可以至少部分地布置在基底层102内(具体地，布置在基底层102的第二部分102b内)。类似地，阻挡层110可以用作扩散势垒以减少从第一和第三逻辑接触130、134到另外的绝缘层108的金属扩散。第二逻辑接触132可以至少延伸穿过第二绝缘层106。例如，如图1所示，第二逻辑接触132可以延伸穿过第二绝缘层106、停止层114和第一绝缘层104以接触逻辑结构128。然而，取决于逻辑结构128的高度，第二逻辑接触132可以替代地仅延伸穿过第二绝缘层106或仅延伸穿过第二绝缘层106和停止层114。
32.应注意，虽然图1仅示出两个存储器结构116、118和四个存储器接触120、122、124、126，但是应当理解，在半导体器件100中可以存在更少(仅一个)的存储器结构或多于两个的存储器结构，并且可以存在更少或更多的存储器接触。类似地，虽然图1中仅描绘了一个逻辑结构128和三个逻辑接触130、132、134，但是逻辑结构和逻辑接触的数量也可以不同。
33.图2a至图2e示出了根据各种非限制性实施例的用于制造半导体器件100的方法的简化截面图。为清楚起见，图2a至图2e已经省略了一些参考标号。
34.参考图2a，该方法可以包括形成基底层102。该方法还可以包括至少部分地在基底层102内形成第一和第三存储器接触120、124以及第一和第三逻辑接触130、134。可以在基底层102之上形成阻挡层110，并且可以在阻挡层110之上形成另外的绝缘层108。然后可以使用本领域技术人员公知的任何方法在存储器区域100a内形成第一存储器结构116和第二存储器结构118。如图2a所示，第一存储器结构116和第二存储器结构118可以形成为分别接触第一存储器接触120和第三存储器接触124。在存储器结构116、118的制造期间，与存储器
区域100a相比，可以从逻辑区域100b中的另外的绝缘层108去除更大量的材料，因此，另外的绝缘层108的第一部分108a可以比另外的绝缘层108的第二部分108b厚。如图2a所示，然后可以在存储器结构116、118和另外的绝缘层108之上形成保护层112。
35.参考图2b和图2c，该方法还可以包括在存储器结构116、118之上(换言之，在另外的绝缘层108之上)形成第一绝缘层104并且部分地在第一绝缘层104之上形成停止层114。
36.具体地，如图2b所示，该方法可以包括在存储器结构116、118和保护层112之上形成中间绝缘层202，其中中间绝缘层202可以具有位于存储器区域100a中的第一部分202a和位于逻辑区域100b中的第二部分202b。此外，可以在中间绝缘层202之上形成中间停止层204。中间停止层204可以类似地具有位于存储器区域100a中的第一部分204a和位于逻辑区域100b中的第二部分204b。然后可以在中间停止层204之上形成另外的中间绝缘层206，其中另外的中间绝缘层206也可以具有位于存储器区域100a中的第一部分206a和位于逻辑区域100b中的第二部分206b。另外的中间绝缘层206可以包括与中间绝缘层202的材料类似的绝缘材料。
37.由于存储器区域100a中存在存储器结构116、118，因此与中间绝缘层202的第二部分202b相比，中间绝缘层202的第一部分202a可以具有更大的表面形貌。因此，中间停止层204和另外的中间绝缘层206的第一部分204a、206a可以分别具有比相应的第二部分204b、206b更大的表面形貌。在本文中，“层/部分的表面形貌”是指层/部分表面的最高点与层/部分表面的最低点之间的距离，并且该距离越大，层/部分的表面形貌就越大。如图2b所示，中间停止层204的第一部分204a的顶表面的最高点204at与中间停止层204的第二部分204b的顶表面204bt之间的台阶高度d204在大约159nm至大约169nm的范围内，并且在非限制性实施例中，可以是大约164nm。
38.如图2c所示，该方法还可以包括去除中间绝缘层202的第一部分202a的一部分和中间停止层204的第一部分204a。也可以去除另外的中间绝缘层206的第一和第二部分206a、206b两者。在一些非限制性实施例中，可以使用诸如但不限于化学机械抛光(cmp)技术之类的抛光技术来执行上述操作。由于中间绝缘层202、206和中间停止层204的第一部分202a、204a、206a的表面形貌较大，因此与相应的第二部分202b、204b、206b相比，这些第一部分202a、204a、206a更容易通过抛光技术来去除。因此，抛光可以一直继续到中间停止层204的第二部分204b的顶部为止。由于另外的绝缘层108的第一和第二部分108a、108b的厚度存在差异td108，因此，与中间停止层204的第二部分204b相比，中间停止层204的第一部分204a处于更高的层级(换言之，距离基底层102更远)。因此，当抛光在中间停止层204的第二部分204b的顶部停止时，可以去除中间停止层204的第一部分204a连同中间绝缘层202的第一部分202a的表面形貌的至少一部分。另一方面，中间绝缘层202的第二部分202b可以在中间停止层204的第二部分204b下方保持相对完整。中间绝缘层202的剩余的第一和第二部分202a、202b因此可以分别形成第一绝缘层104的第一和第二部分104a、104b。此外，中间停止层204的第二部分204b可以形成停止层114。
39.参考图2d和图2e，该方法还可以包括在第一绝缘层104和停止层114之上形成第二绝缘层106、在逻辑区域100b内形成逻辑结构128、以及形成第二和第四存储器接触122、126以及第二逻辑接触132。
40.如图2d所示，该方法可以包括在第一绝缘层104和停止层114之上形成另一中间绝
缘层208。此外，可以在该中间绝缘层208之上形成掩模层210。中间绝缘层208和掩模层210中的每一者可以包括位于存储器区域100a中的第一部分208a、210a和位于逻辑区域100b中的第二部分208b、210b。掩模层210可以是硬掩模层，并且可以包括诸如但不限于原硅酸四乙酯(teos)的掩模/绝缘材料。
41.如图2e所示，该方法还可以包括去除第一绝缘层104的一部分和中间绝缘层208的一部分以形成开口/沟槽。可以使用本领域技术人员公知的任何方法执行此操作。例如，可以在掩模层210之上形成光致抗蚀剂掩模，并且可以使用光致抗蚀剂掩模来蚀刻掩模层210。然后可以使用蚀刻的掩模层210来蚀刻第一绝缘层104和中间绝缘层208以形成开口/沟槽。接着可以用导电材料填充开口/沟槽以形成逻辑结构128、存储器接触122、126和逻辑接触132。剩余的中间绝缘层208可以形成第二绝缘层106，并且可以去除掩模层210。
42.上述方法的顺序仅是示例性的，除非另有特别说明，否则该方法不限于上述具体描述的顺序。
43.如上所述，通过在制造半导体器件100时使用中间停止层204，可以使用抛光技术来减小存储器区域100a中的中间绝缘层202的表面形貌。与使用回蚀工艺减小表面形貌相比，使用抛光技术可能对中间绝缘层202的损坏更少(因此，对最终的第一绝缘层104的损坏也更少)。因此，可以降低存储器区域100a处第一绝缘层104与第二绝缘层106之间分层的可能性。此外，与使用回蚀工艺相比，使用抛光技术更容易达到第一绝缘层104的特定厚度。此外，位于逻辑区域100b中的第一绝缘层104与第二绝缘层106之间的停止层114可以帮助改善用于形成逻辑结构128和第二逻辑接触132的沟槽深度的均匀性。因此，半导体器件100可以具有增加的可靠性。
44.图3示出了根据替代的非限制性实施例的半导体器件300。半导体器件300可以包括与半导体器件100的存储器区域100a和逻辑区域100b类似的存储器区域300a和逻辑区域300b，因此，共同特征以相同的参考标号标示而无须对其进行讨论。
45.如图3所示，半导体器件300中的存储器结构116、118的第一存储器连接器1162、1182可以具有与半导体器件100中的那些不同的形状。具体地，在半导体器件100中，第一存储器连接器1162、1182中的每一者可以包括较宽的基部和较窄的顶部，其中较窄的顶部的宽度大致等于相应的第二存储器连接器1163、1183的宽度。另一方面，在半导体器件300中，每个第一存储器连接器1162、1182可以在其整个长度上具有大致恒定的宽度，其中该宽度小于相应的第二存储器连接器1163、1183的宽度。可以使用与上面参考图2a至图2e描述的用于制造半导体器件100的方法类似的方法来制造半导体器件300。
46.图4示出了根据替代的非限制性实施例的半导体器件400。半导体器件400可以包括与半导体器件100的存储器区域100a和逻辑区域100b类似的存储器区域400a和逻辑区域400b，因此，共同特征以相同的参考标号标示而无须对其进行讨论。
47.如图4所示，与半导体器件100不同，半导体器件400中可以不存在停止层114。因此，第一绝缘层104可以同时在存储器区域100a和逻辑区域100b中接触第二绝缘层106。换言之，第一绝缘层104的第一部分104a可以接触第二绝缘层106的第一部分106a；而第一绝缘层104的第二部分104b可以接触第二绝缘层106的第二部分106b。此外，第一绝缘层104和第二绝缘层106可以由不同的材料形成。具体地，第一绝缘层104可以由第一材料形成，而第二绝缘层106可以由第二材料形成，并且第一材料的表面形貌可以低于第二材料的表面形
貌。例如，第一绝缘层104可以是旋涂玻璃(sog)层；而第二绝缘层106可以是sicoh层。然而，第一和第二绝缘层104、106可以包括本领域技术人员已知的任何其他材料。
48.图5a至图5e示出了根据各种非限制性实施例的用于制造半导体器件400的方法的简化截面图。为清楚起见，图5a至图5e已经省略了一些参考标号。
49.参考图5a，该方法可以包括以与上面参考图2a描述的类似的方式形成基底层102、阻挡层110、另外的绝缘层108、存储器结构116、118、保护层112和接触120、124、130、134。
50.参考图5b，该方法还可以包括在存储器结构116、118之上(换言之，在另外的绝缘层108之上)形成第一绝缘层104。这可以通过在保护层112之上沉积绝缘材料来完成。如图5b所示，可以执行该沉积以使得所得的第一绝缘层104的第一和第二部分104a、104b的顶表面104at、104bt基本上水平对准。如上所述，第一绝缘层104(包括第一和第二部分104a、104b)可以由旋涂玻璃(sog)材料形成。这种材料的使用可以允许第一和第二部分104a、104b的顶表面104at、104bt在上述沉积之后基本上水平对准。第一绝缘层104也可以由允许第一和第二部分104a、104b的顶表面104at、104bt在上述沉积之后基本上水平对准的其他类似材料形成。此外，该方法可以包括在第一绝缘层104之上形成中间绝缘层502。中间绝缘层502可以包括位于存储器区域400a中的第一部分502a和位于逻辑区域400b中的第二部分502b。如图5b所示，中间绝缘层502的第一和第二部分502a、502b的顶表面502at、502bt也可以基本上水平对准。层104、502的第一部分104a、502a的表面形貌可以略大于这些层104、502的相应第二部分104b、502b的表面形貌(特别地，在存储器结构116、118之上的区域处)。然而，由于用于图5b中的第一绝缘层104的材料的表面形貌较低，因此，图5b中的第一绝缘层104的第一和第二部分104a、104b的表面形貌差异小于图2b中的中间绝缘层202的第一和第二部分202a、202b的表面形貌的差异。
51.参考图5c，该方法可以包括在中间绝缘层502之上形成掩模层504。掩模层504也可以包括位于存储器区域400a中的第一部分504a和位于逻辑区域400b中的第二部分504b。如上所述，在中间绝缘层502中，第一部分502a的表面形貌可以略大于第二部分502b的表面形貌。因此，掩模层504的第一部分504a的表面形貌也可以略大于掩模层504的第二部分504b的表面形貌，因为掩模层504可以形成在中间绝缘层502之上。换言之，中间绝缘层502的第一部分502a的表面形貌可以被转移到掩模层504的第一部分504a。掩模层504可以是硬掩模层，并且可以包括掩模/绝缘材料，例如但不限于原硅酸四乙酯(teos)。
52.参考图5d，该方法可以包括去除掩模层504的顶部，以使得掩模层504的第一部分504a的顶表面504at可以与掩模层504的第二部分504b的顶表面504bt基本上水平对准。这可以使用抛光技术来执行，例如但不限于化学机械抛光(cmp)技术。在图5d中，示出了仅去除了掩模层504的第一部分504a的顶部。然而，在一些非限制性实施例中，中间绝缘层502的顶部也可以被去除，并且这可以帮助减小所得的第二绝缘层106的表面形貌。
53.参考图5e，该方法可以包括以与上面参考图2e描述的类似方式形成逻辑结构128、存储器接触122、126和逻辑接触132。剩余的中间绝缘层502可以形成第二绝缘层106，并且可以去除掩模层504。
54.通过使用具有用于第一绝缘层104的较低的表面形貌的材料，可能制造足够可靠的半导体器件400，而无需使用附加工艺来减小位于存储器结构116、118之上的材料的表面形貌。换言之，可以省略通常为了减小第一绝缘层104的表面形貌而执行的回蚀工艺。由于
这种回蚀工艺往往会对半导体器件造成损坏，因此省略它可以帮助获得更可靠的半导体器件400。
55.本发明可以在不脱离本发明的精神或本质特征的情况下以其它特定形式来体现。因此，前述实施例在所有方面都被认为是说明性的，而不是限制本文中所描述的本发明。因此，本发明的范围由所附权利要求书而非前述描述指示，并且落入权利要求书的等同物的含义和范围内的所有改变旨在被包括在其中。