一种差分电压控制电路的制作方法

1.本发明属于电子电路技术领域，具体涉及一种差分电压控制电路。


背景技术：

2.lvds（low-voltage differential signaling，低电压差分信号）线驱动器在通信网络中广泛用于笔记本电脑、成像、测量、医疗和汽车等领域。它使用小摆幅差分信号进行快速数据传输，因此功率显著降低，并且具有出色的抗噪性。过去数年，低电压差分信号线驱动器随着不同应用的需求不断发展，衍生出满足各类特定要求的不同分支，例如lvds 和m-lvds等。
3.传统lvds驱动器输出差分信号的原理如图1所示。该传输系统由驱动器、特性阻抗为z0的差分电缆、终端电阻rt和接收器组成。驱动器的输出电流源iout（通常为3.5ma）驱动差分电缆，由于接收器的直流输入阻抗很高，驱动器输出电流iout大部分直接流过终端电阻rt（通常为100ω），从而在接收器输入端产生的信号幅度大约为350mv。通过驱动器输出端的开关，改变流过终端电阻rt的电流方向，从而产生“1”或“0”的逻辑状态。差分线缆特性阻抗z0要与lvds接收器的差分输入端终端电阻rt相匹配，所以z0通常也是100ω。
4.传统lvds驱动器存在的问题是：由于驱动器的输出电流源iout等于3.5ma，为产生一定的差分输出电压（例如350mv），接收器的差分输入端必须接固定阻值为100ω的终端电阻rt。芯片在使用时终端电阻rt不能根据pcb走线阻抗等外部条件做出相应的改变，否则输出差分电压将不满足lvds指标；尤其在高速的情况下，为了达到阻抗匹配要求、减小抖动、提高信号质量，这种阻抗匹配要求显得尤为重要。


技术实现要素：

5.本发明的目的是提供一种差分电压控制电路，用于解决现有技术的芯片在使用时终端电阻rt不能根据pcb走线阻抗等外部条件做出相应的改变，导致输出差分电压将不满足lvds指标的技术问题。
6.为了实现上述目的，本发明采用以下技术方案：本发明提供一种差分电压控制电路，包括差分信号高电平检测电路、差分信号低电平检测电路、差分电压电流转换电路以及差分输出电压调整电路；所述差分信号高电平检测电路的两个输入端分别接入差分信号d 和d-，用于检测差分信号d 和d-的高电平电压，并将检测到的高电平电压值以信号vdeth形式传输至所述差分电压电流转换电路；所述差分信号低电平检测电路的两个输入端分别接入所述差分信号d 和d-，用于检测差分信号d 和d-的低电平电压，并将检测到的低电平电压值以所述信号vdetl形式传输至所述差分电压电流转换电路；所述差分电压电流转换电路的两个输入端分别与所述差分信号高电平检测电路的输出端和所述差分信号低电平检测电路的输出端连接，用于检测所述信号vdeth和所述
信号vdetl之间的电压差值，并将电压差值转化为电流信号idet传输至所述差分输出电压调整电路；所述差分输出电压调整电路的两个输入端分别与所述差分电压电流转换电路的输出端以及基准电压vref连接，用于对所述电流信号idet进行分析处理，并对输出电流ioui和输出差分电压进行调整。
7.在一种可能的设计中，所述差分信号高电平检测电路包括第一电阻r1、第二电阻r2、第三电阻r3、第一电容c1、第二电容c2、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4和第一偏置电流源i1；所述第一nmos管mn1、所述第二nmos管mn2以及所述第三nmos管mn3的漏极均接电源线vdd，所述第一nmos管mn1的栅极接差分信号d ，所述第一nmos管mn1的源极与和衬底连接后分别与所述第二nmos管mn2的源极和衬底、所述第一电阻r1的一端和所述第二电阻r2的一端连接，所述第二nmos管mn2的栅极接差分信号d-，所述第三nmos管mn3的栅极与所述信号vdeth连接，所述第三nmos管mn3的源极与衬底连接后分别与所述第三pmos管mp3的栅极以及所述第三电阻r3的一端连接，所述第一电阻r1的另一端、所述第一电容c1的一端以及所述第三电阻r3的另一端均接地，所述第二电阻r2的另一端分别与所述第一电容c1的另一端和所述第四pmos管mp4的栅极连接；所述第一pmos管mp1的源极和衬底连接后接电源线vdd，所述第一pmos管mp1的栅极分别与漏极和第四nmos管mn4的漏极连接，所述第一pmos管mp1的漏极与所述第二pmos管mp2的栅极连接，所述第二pmos管mp2的源极和衬底接电源线vdd，所述第二pmos管mp2的漏极分别与信号vdeth、第二电容c2的一端以及所述第七nmos管mn7的漏极连接，所述第七nmos管mn7的栅极分别与所述第六nmos管mn6的栅极和漏极连接，所述第六nmos管mn6的漏极与所述第四pmos管mp4的漏极连接，所述第四pmos管mp4的源极和衬底连接后与所述第一偏置电流源i1的第一端以及所述第三pmos管mp3的源极和衬底连接，所述第三pmos管mp3的漏极与所述第五nmos管mn5的漏极和栅极连接，所述第五nmos管mn5的栅极与所述第四nmos管mn4的栅极连接，所述第四nmos管mn4的源极和衬底、所述第五nmos管mn5的源极和衬底、所述第六nmos管mn6的源极和衬底、所述第七nmos管mn7的源极和衬底以及所述第二电容的另一端均接地端gnd。
8.在一种可能的设计中，所述差分信号低电平检测电路包括第四电阻r4、第五电阻r5、第六电阻r6、第三电容c3、第四电容c4、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第十一nmos管mn11、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第九pmos管mp9、第十pmos管mp10、第十一pmos管mp11和第二偏置电流源i2；所述第五pmos管mp5的漏极接地线，栅极接差分信号d ，源极和衬底连接后分别与所述第六pmos管mp6的源极和衬底、所述第四电阻r4的一端以及所述第五电阻r5的一端连接，所述第六pmos管mp6的漏极接地线，栅极接差分信号d-，所述第四电阻r4的另一端接电源线vdd，所述第五电阻r5的另一端分别与所述第三电容c3的一端和所述第九nmos管mn9的栅极连接，所述第三电容c3的另一端接地线，所述第七pmos管mp7的漏极接地线，栅极接所述信号vdetl，源极和衬底接一起后分别与所述第六电阻r6的一端和所述第八nmos管mn8的栅极连接，所述第六电阻r6的另一端接电源线vdd，所述第八nmos管mn8的漏极分别与所述
第八pmos管mp8的栅极以及所述第九pmos管mp9的栅极和漏极连接，所述第八nmos管的源极和衬底连接后分别与所述第九nmos管mn9的源极和衬底以及所述第二偏置电流源i2的一端连接，所述第二偏置电流源i2的另一端接地线，所述第九pmos管mp9的源极和衬底接电源线vdd，所述第八pmos管mp8的源极和衬底接电源线vdd，漏极分别与第十nmos管mn10的漏极和栅极以及第十一nmos管mn11的栅极连接，所述第十nmos管mn10的源极和衬底接地线，所述第十一nmos管mn11的漏极接所述信号vdetl，源极和衬底接地线，所述第九nmos管mn9漏极分别与第十pmos管mp10的漏极和栅极以及所述第十一pmos管mp11的栅极连接，所述第十pmos管mp10源极和衬底接电源线vdd，所述第十一pmos管mp11的源极和衬底接电源线vdd，漏极接所述信号vdetl，所述第四电容c4的一端接所述信号vdetl，其另一端接地线。
9.在一种可能的设计中，所述差分电压电流转换电路包括第一放大器op1、第二放大器op2、第五电容c5、第六电容c6、第七电阻r7、第八电阻r8、第九电阻r9、第十二nmos管mn12、第十二pmos管mp12和第十三pmos管mp13；所述第一放大器op1的反向输入端接所述信号vdeth，正向输入端分别与所述第七电阻r7的一端、所述第八电阻r8的一端以及所述第十二pmos管mp12的漏极连接，输出端分别与所述第五电容c5的一端、所述第十二pmos管mp12的栅极以及所述第十三pmos管mp13的栅极连接，所述第五电容c5的另一端与所述第七电阻r7的另一端连接，所述第十二pmos管mp12的源极和衬底接电源线vdd，所述第十三pmos管mp13的漏极接所述电流信号idet，源极和衬底接电源线vdd；所述第八电阻r8的另一端分别接第二放大器op2的正向输入端、所述第九电阻r9的一端以及所述第十二nmos管mn12的漏极，所述第二放大器op2的反向输入端接所述信号vdetl，输出端分别接所述第六电容c6的一端和所述第十二nmos管mn12的栅极，所述第六电容c6的另一端接所述第九电阻r9的另一端，所述第十二nmos管mn12的源极和衬底接地线。
10.在一种可能的设计中，所述差分输出电压调整电路包括第十电阻r10、第十一电阻r11、第十二电阻r12、第十三电阻r13、第七电容c7、第十三nmos管mn13、第十四nmos管mn14、第十五nmos管mn15、第十六nmos管mn16、第十四pmos管mp14、第十五pmos管mp15、第十六pmos管mp16、第十七pmos管mp17、第十八pmos管mp18、第三偏置电流源i3和第四偏置电流源i4；所述第十电阻r10的一端接所述电流信号idet，另一端分别接第十一电阻r11的一端和第十七pmos管mp17的栅极，所述第十一电阻r11的另一端接地线，所述第十七pmos管mp17的源极和衬底接第十三电阻r13的一端，漏极分别接所述第十五nmos管mn15的漏极和栅极以及所述第十六nmos管mn16的栅极，所述第十五nmos管mn15的源极和衬底接地线，所述第十六nmos管mn16的漏极分别接所述第七电容c7的一端、所述第十五pmos管mp15的漏极以及所述第十八pmos管mp18的栅极，第十六nmos管mn16的源极和衬底接地线，所述第七电容c7的另一端接所述基准电压vref，所述第十三电阻r13的另一端分别接所述第十二电阻r12的一端和所述第三偏置电流源i3的一端，所述第三偏置电流源i3的另一端接电源线vdd，所述第十二电阻的另一端接所述第十六pmos管mp16的源极和衬底，所述第十六pmos管的栅极接所述基准电压vref，漏极分别接所述第十三nmos管mn13的栅极以及第十四nmos管mn14的漏极和栅极，所述第十四nmos管mn14的源极和衬底接地线，所述第十三nmos管mn13的漏极分别接所述第十四pmos管mp14的漏极和栅极以及所述第十五pmos管mp15的栅极，所
述第十三nmos管mn13的源极和衬底接地线，所述第十四pmos管mp14的源极和衬底以及所述第十五pmos管mp15的源极和衬底均接电源线vdd，所述第十八pmos管mp18的漏极接输出信号iout，源极和衬底接电源线vdd，所述第四偏置电流源的一端接输出信号iout，其另一端接电源线vdd。
11.在一种可能的设计中，所述差分信号d 和d-为驱动器的差分电压信号。
12.在一种可能的设计中，所述驱动器包括lvds驱动器。
13.在一种可能的设计中，所述差分信号高电平检测电路和所述差分信号低电平检测电路采用逐周期采样方法采集所述差分信号d 和d-。
14.有益效果：本发明通过差分信号高电平检测电路和差分信号低电平检测电路实施检测lvds驱动器的差分电压信号d 和d-，并将高电平电压值和低电平电压值的电压差值通过电压电流转化电路转化为电流信号，然后将电压经过处理后与预先设定的电压对比并把差值放大，产生随输出差分电压变化的可变输出偏置电流iout，从而把输出差分电压调整至设定值不变。与传统驱动器的3.5ma输出偏置电流相比，本实施例使得驱动器输出差分电压不随终端电阻rt的变化而变化，从而提高了lvds驱动器在不同系统应用中的灵活性，进而使得在高速数据传输的情况下，更容易达到阻抗匹配要求，减小抖动，提高信号质量。
附图说明
15.图1为现有技术中的lvds驱动器输出差分信号的电路原理图；图2为本实施例中的差分电压控制电路的电路框图；图3为本实施例中的差分信号高电平检测电路的电路原理图；图4为本实施例中的差分信号低电平检测电路的电路原理图；图5为本实施例中的差分电压电流转换电路的电路原理图；图6为本实施例中的差分输出电压调整电路的电路原理图。
16.其中，1-差分信号高电平检测电路；2-差分信号低电平检测电路；3-差分电压电流转换电路；4-差分输出电压调整电路。
具体实施方式
17.为使本说明书实施例的目的、技术方案和优点更加清楚，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
18.实施例为了解决现有技术中芯片在使用时终端电阻rt不能根据pcb走线阻抗等外部条件做出相应的改变，导致输出差分电压将不满足lvds指标的技术问题，本技术实施例提供了一种差分电压控制电路，该电路与传统驱动器的3.5ma输出偏置电流相比，本实施例使得驱动器输出差分电压不随终端电阻rt的变化而变化，从而提高了lvds驱动器在不同系统应用中的灵活性，进而使得在高速数据传输的情况下，更容易达到阻抗匹配要求，减小抖动，提
高信号质量。
19.如图2-图6所示，本实施例提供一种差分电压控制电路，包括差分信号高电平检测电路1、差分信号低电平检测电路2、差分电压电流转换电路3以及差分输出电压调整电路4；所述差分信号高电平检测电路1的两个输入端分别接入差分信号d 和d-，用于检测差分信号d 和d-的高电平电压，并将检测到的高电平电压值以信号vdeth形式传输至所述差分电压电流转换电路3；其中，需要说明的是，所述差分信号d 和d-为驱动器的差分电压信号，优选的，所述驱动器包括lvds驱动器，更优选的，所述差分信号高电平检测电路1和所述差分信号低电平检测电路2采用逐周期采样方法采集所述差分信号d 和d-。
20.所述差分信号低电平检测电路2的两个输入端分别接入所述差分信号d 和d-，用于检测差分信号d 和d-的低电平电压，并将检测到的低电平电压值以所述信号vdetl形式传输至所述差分电压电流转换电路3；所述差分电压电流转换电路3的两个输入端分别与所述差分信号高电平检测电路1的输出端和所述差分信号低电平检测电路2的输出端连接，用于检测所述信号vdeth和所述信号vdetl之间的电压差值，并将电压差值转化为电流信号idet传输至所述差分输出电压调整电路4；所述差分输出电压调整电路4的两个输入端分别与所述差分电压电流转换电路3的输出端以及基准电压vref连接，用于对所述电流信号idet进行分析处理，并对输出电流ioui和输出差分电压进行调整。
21.基于上述公开的内容，本实施例通过差分信号高电平检测电路1和差分信号低电平检测电路2实施检测lvds驱动器的差分电压信号d 和d-，并将高电平电压值和低电平电压值的电压差值通过电压电流转化电路转化为电流信号，然后将电压经过处理后与预先设定的电压对比并把差值放大，产生随输出差分电压变化的可变输出偏置电流iout，从而把输出差分电压调整至设定值不变。与传统驱动器的3.5ma输出偏置电流相比，本实施例使得驱动器输出差分电压不随终端电阻rt的变化而变化，从而提高了lvds驱动器在不同系统应用中的灵活性，进而使得在高速数据传输的情况下，更容易达到阻抗匹配要求，减小抖动，提高信号质量。
22.如图3所示，在一种具体的实施方式中，所述差分信号高电平检测电路1包括第一电阻r1、第二电阻r2、第三电阻r3、第一电容c1、第二电容c2、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4和第一偏置电流源i1；所述第一nmos管mn1、所述第二nmos管mn2以及所述第三nmos管mn3的漏极均接电源线vdd，所述第一nmos管mn1的栅极接差分信号d ，所述第一nmos管mn1的源极与和衬底连接后分别与所述第二nmos管mn2的源极和衬底、所述第一电阻r1的一端和所述第二电阻r2的一端连接，所述第二nmos管mn2的栅极接差分信号d-，所述第三nmos管mn3的栅极与所述信号vdeth连接，所述第三nmos管mn3的源极与衬底连接后分别与所述第三pmos管mp3的栅极以及所述第三电阻r3的一端连接，所述第一电阻r1的另一端、所述第一电容c1的一端以及所述第三电阻r3的另一端均接地，所述第二电阻r2的另一端分别与所述第一电容c1的另一端和所述第四pmos管mp4的栅极连接；
所述第一pmos管mp1的源极和衬底连接后接电源线vdd，所述第一pmos管mp1的栅极分别与漏极和第四nmos管mn4的漏极连接，所述第一pmos管mp1的漏极与所述第二pmos管mp2的栅极连接，所述第二pmos管mp2的源极和衬底接电源线vdd，所述第二pmos管mp2的漏极分别与信号vdeth、第二电容c2的一端以及所述第七nmos管mn7的漏极连接，所述第七nmos管mn7的栅极分别与所述第六nmos管mn6的栅极和漏极连接，所述第六nmos管mn6的漏极与所述第四pmos管mp4的漏极连接，所述第四pmos管mp4的源极和衬底连接后与所述第一偏置电流源i1的第一端以及所述第三pmos管mp3的源极和衬底连接，所述第三pmos管mp3的漏极与所述第五nmos管mn5的漏极和栅极连接，所述第五nmos管mn5的栅极与所述第四nmos管mn4的栅极连接，所述第四nmos管mn4的源极和衬底、所述第五nmos管mn5的源极和衬底、所述第六nmos管mn6的源极和衬底、所述第七nmos管mn7的源极和衬底以及所述第二电容的另一端均接地端gnd。
23.如图4所示，在一种具体的实施方式中，所述差分信号低电平检测电路2包括第四电阻r4、第五电阻r5、第六电阻r6、第三电容c3、第四电容c4、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第十一nmos管mn11、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第九pmos管mp9、第十pmos管mp10、第十一pmos管mp11和第二偏置电流源i2；所述第五pmos管mp5的漏极接地线，栅极接差分信号d ，源极和衬底连接后分别与所述第六pmos管mp6的源极和衬底、所述第四电阻r4的一端以及所述第五电阻r5的一端连接，所述第六pmos管mp6的漏极接地线，栅极接差分信号d-，所述第四电阻r4的另一端接电源线vdd，所述第五电阻r5的另一端分别与所述第三电容c3的一端和所述第九nmos管mn9的栅极连接，所述第三电容c3的另一端接地线，所述第七pmos管mp7的漏极接地线，栅极接所述信号vdetl，源极和衬底接一起后分别与所述第六电阻r6的一端和所述第八nmos管mn8的栅极连接，所述第六电阻r6的另一端接电源线vdd，所述第八nmos管mn8的漏极分别与所述第八pmos管mp8的栅极以及所述第九pmos管mp9的栅极和漏极连接，所述第八nmos管的源极和衬底连接后分别与所述第九nmos管mn9的源极和衬底以及所述第二偏置电流源i2的一端连接，所述第二偏置电流源i2的另一端接地线，所述第九pmos管mp9的源极和衬底接电源线vdd，所述第八pmos管mp8的源极和衬底接电源线vdd，漏极分别与第十nmos管mn10的漏极和栅极以及第十一nmos管mn11的栅极连接，所述第十nmos管mn10的源极和衬底接地线，所述第十一nmos管mn11的漏极接所述信号vdetl，源极和衬底接地线，所述第九nmos管mn9的漏极分别与第十pmos管mp10的漏极和栅极以及所述第十一pmos管mp11的栅极连接，所述第十pmos管mp10的源极和衬底接电源线vdd，所述第十一pmos管mp11的源极和衬底接电源线vdd，漏极接所述信号vdetl，所述第四电容c4的一端接所述信号vdetl，其另一端接地线。
24.如图5所示，在一种具体的实施方式中，所述差分电压电流转换电路3包括第一放大器op1、第二放大器op2、第五电容c5、第六电容c6、第七电阻r7、第八电阻r8、第九电阻r9、第十二nmos管mn12、第十二pmos管mp12和第十三pmos管mp13；所述第一放大器op1的反向输入端接所述信号vdeth，正向输入端分别与所述第七电阻r7的一端、所述第八电阻r8的一端以及所述第十二pmos管mp12的漏极连接，输出端分别与所述第五电容c5的一端、所述第十二pmos管mp12的栅极以及所述第十三pmos管mp13的栅极连接，所述第五电容c5的另一端与所述第七电阻r7的另一端连接，所述第十二pmos管
mp12的源极和衬底接电源线vdd，所述第十三pmos管mp13的漏极接所述电流信号idet，源极和衬底接电源线vdd；所述第八电阻r8的另一端分别接第二放大器op2的正向输入端、所述第九电阻r9的一端以及所述第十二nmos管mn12的漏极，所述第二放大器op2的反向输入端接所述信号vdetl，输出端分别接所述第六电容c6的一端和所述第十二nmos管mn12的栅极，所述第六电容c6的另一端接所述第九电阻r9的另一端，所述第十二nmos管mn12的源极和衬底接地线。
25.如图6所示，在一种具体的实施方式中，所述差分输出电压调整电路4包括第十电阻r10、第十一电阻r11、第十二电阻r12、第十三电阻r13、第七电容c7、第十三nmos管mn13、第十四nmos管mn14、第十五nmos管mn15、第十六nmos管mn16、第十四pmos管mp14、第十五pmos管mp15、第十六pmos管mp16、第十七pmos管mp17、第十八pmos管mp18、第三偏置电流源i3和第四偏置电流源i4；所述第十电阻r10的一端接所述电流信号idet，另一端分别接第十一电阻r11的一端和第十七pmos管mp17的栅极，所述第十一电阻r11的另一端接地线，所述第十七pmos管mp17的源极和衬底接第十三电阻r13的一端，漏极分别接所述第十五nmos管mn15的漏极和栅极以及所述第十六nmos管mn16的栅极，所述第十五nmos管mn15的源极和衬底接地线，所述第十六nmos管mn16的漏极分别接所述第七电容c7的一端、所述第十五pmos管mp15的漏极以及所述第十八pmos管mp18的栅极，第十六nmos管mn16的源极和衬底接地线，所述第七电容c7的另一端接所述基准电压vref，所述第十三电阻r13的另一端分别接所述第十二电阻r12的一端和所述第三偏置电流源i3的一端，所述第三偏置电流源i3的另一端接电源线vdd，所述第十二电阻的另一端接所述第十六pmos管mp16的源极和衬底，所述第十六pmos管的栅极接所述基准电压vref，漏极分别接所述第十三nmos管mn13的栅极以及第十四nmos管mn14的漏极和栅极，所述第十四nmos管mn14的源极和衬底接地线，所述第十三nmos管mn13的漏极分别接所述第十四pmos管mp14的漏极和栅极以及所述第十五pmos管mp15的栅极，所述第十三nmos管mn13的源极和衬底接地线，所述第十四pmos管mp14的源极和衬底以及所述第十五pmos管mp15的源极和衬底均接电源线vdd，所述第十八pmos管mp18的漏极接输出信号iout，源极和衬底接电源线vdd，所述第四偏置电流源的一端接输出信号iout，其另一端接电源线vdd。
26.其中，需要说明的是，本实施例中的差分电压控制电路具体的工作原理如下：在差分信号高电平检测电路1中，所述第一nmos管mn1、第二nmos管mn2、第一电阻r1、第二电阻r2和第一电容c1用于对lvds驱动器输出差分信号d 和d-的高电平电压进行逐周期采样，并通过滤波器件保持此高电平电压，在经过ldo（low dropout regulator，低压差线性稳压器）接法的放大器后，此时信号vdeth等于差分信号d 和d-的高电平电压；同理，在差分信号低电平检测电路2中，第五pmos管mp5、第六pmos管mp6、由第四电阻r4r4、第五电阻r5和第三电容c3用于对lvds驱动器输出差分信号d 和d-的低电平电压进行逐周期采样，并通过滤波器件保持此高电平电压，在经过ldo（low dropout regulator，低压差线性稳压器）接法的放大器后，所述信号vdetl等于差分信号d 和d-的低电平电压。
27.在差分电压电流转换电路3中，第一放大器op1使第八电阻r8的正向端电压等于vdeth，第二放大器op2使第八电阻r8的负向端电压等于vdetl，因此电阻r8两端的压降等于vdeth-vdetl，也即等于驱动器输出差分电压值，此时输出电流idet与输出差分电压值成线
性关系。
28.在差分输出电压调整电路4中，idet电流流过第十一电阻r11并在第十一电阻r11上产生压降，该压降与基准电压vref比较并把其差值放大，用于调整第十八pmos管mp18中输出电流的大小，从而改变输出电流iout的大小，达到调整输出差分电压的目的。
29.具体的，当输出差分电压高于设定值，此时d 较高，d-较低，经过输出差分信号高电平检测电路1和输出差分信号低电平检测电路2后，vdeth电压较高，vdetl电压较低，因此加在第八电阻r8两端的电压变大，第八电阻r8中的电流变大，电流idet变大，第十一电阻r11上的压降变大，输出差分电压调整电路使流过第十八pmos管mp18中的电流减小，所以iout变小，输出差分电压向较低的方向调整；反之，当输出差分电压低于设定值，此时d 较低，d-较高，经过输出差分信号高电平检测电路1和输出差分信号低电平检测电路2后，vdeth电压较低，vdetl电压较高，因此加在第八电阻r8两端的电压变小，第八电阻r8中的电流变小，电流idet变小，第十一电阻r11上的压降变小，输出差分电压调整电路使流过第十八pmos管mp18中的电流增大，所以输出电流iout变大，输出差分电压向较高的方向调整，最终使输出差分电压稳定在设定电压值。驱动器输出差分电压的大小可以通过改变第十一电阻r11或基准电压vref来设置，与终端电阻rt大小无关。
30.最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。