一种功率放大器芯片和射频前端模组的制作方法

1.本发明属于放大器领域，尤其涉及一种功率放大器芯片和射频前端模组。


背景技术：

2.在无线通信系统中，功率放大器的作用越来越重要，其被普遍地应用在无线远程通信、定位导航、卫星通信等系统中。在射频前端电路中，功率放大器作为发射机的重要模块，其工作带宽、输出功率、附加效率以及其线性度等性能严重地影响了无线通信系统的质量。当功率放大器应用在射频前端电路中时，由于芯片的面积有限，在一些特定的应用中，需以牺牲功率放大器的某些性能(例如：损耗)为代价达以到芯片小型化设计的目的。因此，如何兼顾功率放大器的面积和性能成为当前设计和布局功率放大器亟待解决的问题。


技术实现要素：

3.本发明所要解决的技术问题是：针对现有技术中无法同时兼顾功率放大器芯片的面积和性能等问题，提供一种功率放大器芯片和射频前端模组。
4.为解决上述技术问题，一方面，本发明实施例提供一种功率放大器芯片，包括放大器阵列，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列和设置在第一区域的第一通孔和第一焊盘，所述晶体管阵列设置在所述第一区域的一侧，所述第一通孔用于连接至接地端，所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点。
5.可选地，所述功率放大器芯片还包括设置在第二区域的第二焊盘，所述第二区域设置在所述第一区域的另一侧，所述第二焊盘用于连接至所述基板上的第一节点。
6.可选地，所述功率放大器芯片还包括设置在第二区域的第二焊盘，所述第二区域设置在所述第一区域的另一侧，所述第二焊盘用于连接至所述基板上的第二节点，所述第二节点也为所述功率放大器芯片输出路径上的一个节点。
7.可选地，所述功率放大器芯片还包括第二区域，所述第二区域设置在所述第一区域的另一侧，所述第二区域上设有第一元器件，所述第一元器件的第一端与所述第一焊盘连接，所述第一元器件的第二端连接至所述第一通孔，并通过所述第一通孔接地。
8.可选地，所述功率放大器芯片还包括设置在第二区域的第一元器件，所述第二区域设置在所述第一区域的另一侧，所述第一元器件的第一端与所述第一焊盘连接，所述第一元器件的第二端连接至所述第一通孔，并通过所述第一通孔接地。
9.可选地，所述放大器阵列中的所有所述第一通孔的中心点和所有所述第一焊盘的中心点排布在同一直线上。
10.可选地，所述放大器阵列中的所有所述第一通孔和所有所述第一焊盘呈交错排布。
11.可选地，所述放大器阵列中的所有所述第一元器件和所有所述第二焊盘呈交错排
布。
12.可选地，所述第二区域中的所述第一元器件连接每一所述第一通孔的传输线长度相同。
13.可选地，所述第一通孔、所述第一焊盘、所述第一元器件和所述第二焊盘的数量相同
14.可选地，所述第一元器件为电容。
15.可选地，所述电容包括设置在第一金属层的第一金属线，以及设置在第二金属层的第二金属线，其中，所述第一金属层和所述第二金属层相邻设置。
16.可选地，所述第二焊盘设置在所述第一金属层中，所述第二焊盘与所述第一金属线相连；所述第一通孔设置在所述第二金属层中，所述第二金属线与所述第一通孔连接。
17.可选地，所述晶体管阵列中的至少部分所述晶体管的发射极的一端连接至所述第一通孔，并通过所述第一通孔接地。
18.本发明还提供一种功率放大器芯片，包括放大器阵列，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列、间隔设置在第一区域的第一通孔和第一焊盘，以及设置在第二区域的第二焊盘；所述第一区域和所述第二区域设置在所述晶体管阵列的同一侧，所述第一区域邻近所述晶体管阵列设置；
19.所述第一通孔用于连接至接地端，所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点；所述第二焊盘用于连接至所述基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点。
20.本发明还提供一种功率放大器芯片，包括放大器阵列，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列、间隔设置在第一区域的第一通孔和第一焊盘，以及设置在第二区域的第一元器件；所述第一区域和所述第二区域设置在所述晶体管阵列的同一侧，所述第一区域邻近所述晶体管阵列设置；
21.所述第一通孔用于连接至接地端，所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点，所述第一元器件的第一端与所述第一焊盘连接，所述第一元器件的第二端连接至所述第一通孔，并通过所述第一通孔接地。
22.本发明还提供一种功率放大器芯片，包括放大器阵列，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列、间隔设置在第一区域的第一通孔和第一焊盘，以及间隔设置在第二区域的第一元器件和第二焊盘；所述第一区域和所述第二区域设置在所述晶体管阵列的同一侧，所述第一区域邻近所述晶体管阵列设置；
23.所述第一通孔用于连接至接地端，所述第一焊盘用于连接至所述基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点；
24.所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点；所述第二焊盘与所述第一元器件的第一端连接，所述第二焊盘还用于连接至所述基板上的第二节点，所述第二节点也为所述功率放大器芯片输出路径上的一个节点；所述第一元器件的第二端连接至所述第一通孔，并通过所述第一通孔接地。
25.本发明还提供一种射频前端模组，包括基板，以及设置在所述基板上的所述功率放大器芯片。
26.本发明的功率放大器芯片包括放大器阵列，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列和设置在第一区域的第一通孔和第一焊盘，所述晶体管阵列设置在所述第一区域的一侧，所述第一通孔用于连接至接地端，所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点；通过优化第一焊盘和第一通孔在功率放大器芯片上的布局，利用第一通孔所在的第一区域上的剩余空间，将第一焊盘和所述第一通孔集成设置在功率放大器芯片的同一区域(第一区域)上，相比于将第一焊盘和第一通孔分别独立设置在功率放大器芯片的两个不同区域上，可以实现在不影响功率放大器芯片的性能的情况下，进一步减小功率放大器芯片的面积，从而有利于功率放大器芯片的集成化和小型化设计；且将所述第一区域设置在所述晶体管阵列的一侧，即所述晶体管阵列和所述第一区域临近设置，从而减小了晶体管阵列中的晶体管与所述第一焊盘连接时所需的传输线的长度，避免了因传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
附图说明
27.图1是本发明一实施例提供的功率放大器芯片的一结构示意图；
28.图2是本发明一实施例提供的功率放大器芯片的另一结构示意图；
29.图3是本发明一实施例提供的功率放大器芯片的另一结构示意图；
30.图4是本发明一实施例提供的功率放大器芯片的另一结构示意图；
31.图5是本发明一实施例提供的功率放大器芯片的另一结构示意图；
32.图6是本发明一实施例提供的功率放大器芯片的另一结构示意图；
33.图7是本发明一实施例提供的功率放大器芯片的另一结构示意图；
34.图8是本发明一实施例提供的功率放大器芯片的另一结构示意图；
35.图9是本发明一实施例提供的功率放大器芯片的另一结构示意图；
36.图10是本发明一实施例提供的功率放大器芯片的另一结构示意图；
37.图11是本发明一实施例提供的射频前端模组的结构示意图。
38.说明书中的附图标记如下：
39.200、基板；100、功率放大器芯片；101、放大器单元；10、晶体管阵列；m1、晶体管；20、第一区域；21、第一通孔；s1、第一焊盘；30、第二区域；31、第一元器件；s2、第二焊盘；40、第一节点；41、第二节点；c1、电容。
具体实施方式
40.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
41.应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的
实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
42.应当明白，当元件或层被称为“在
…
上”、“与
…
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”、“与
…
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
43.空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
44.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
45.为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
46.如图1所示，本发明一实施例提供了一种功率放大器芯片100，本发明的功率放大器芯片100可应用在如图11所示的射频前端模组中，包括放大器阵列，所述放大器阵列包括至少一个放大器单元101。作为优选地，所述放大器阵列中的所有所述放大器单元101均匀排布在一条直线上。
47.每一所述放大器单元101包括晶体管阵列10和设置在第一区域20的第一通孔21和第一焊盘s1，所述晶体管阵列10设置在所述第一区域20的一侧。晶体管阵列10中包含一个或者多个晶体管m1。可理解地，每一晶体管m1均包括基极b、集电极c和发射极e。可选地，任意两个相邻的所述晶体管m1之间的距离均相等。也即，在晶体管阵列10中，相邻的所述晶体管m1之间的距离均相等，如此，可以使得晶体管阵列10中的各晶体管m1的散热均匀，避免局部过热的状况出现。
48.作为优选地，所述第一区域20设置在临近所述晶体管阵列10中的晶体管m1的输出节点的一侧。在本具体实施中，晶体管m1为hbt管，因此临近晶体管m1的的输出节点的一侧即为临近晶体管m1的集电极的一侧。
49.所述第一区域20上设有间隔设置的第一通孔21和第一焊盘s1，所述第一通孔21用于连接至接地端gnd。所述晶体管阵列10中的至少部分所述晶体管m1的集电极连接至所述第一焊盘s1。具体地，所述晶体管阵列10中的至少部分所述晶体管m1的集电极连接至所述所述第一焊盘s1。所述第一焊盘s1还用于连接至基板上200的第一节点40。可以理解地，第一通孔21和第一焊盘s1之间的最小距离大于零，使得第一区域20上的第一通孔21和第一焊盘s1不会重叠，以避免连接至第一焊盘s1的晶体管m1的集电极短接到地。其中，第一焊盘s1用于将功率放大器芯片100与基板200连接。进一步地，第一焊盘s1将功率放大器芯片100与基板200的第一节点40连接。其中，所述第一节点40为所述功率放大器芯片输出路径上的一个节点。例如：第一节点40可以为输出路径上的某一元器件的输入/输出节点，或者为输出路径上的传输线上的节点。具体地，第一焊盘s1可通过引线键合至基板200上的第一节点40，在此对具体连接方式不做任何限定。需要说明的是，所述第一通孔21所连接的接地端与晶体管m1的发射极所连接的接地端可以是相同的接地端，也可以是不同的接地端。
50.在一具体实施例中，晶体管阵列10中的每一晶体管m1的集电极与功率放大器的输出节点相连接，用于输出放大后的射频信号，晶体管阵列10中的每一晶体管m1的基极与功率放大器的输入节点相连接，用于接收射频信号，每一晶体管m1的发射极与接地端相连接。作为优选地，晶体管阵列10中的所有晶体管m1的大小尺寸(包括长宽等尺寸)均一致。
51.在本实施例中，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列和设置在第一区域的第一通孔和第一焊盘，所述晶体管阵列设置在所述第一区域的一侧，所述第一通孔用于连接至接地端，所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点；通过优化第一焊盘和第一通孔在功率放大器芯片上的布局，利用第一通孔所在的第一区域上的剩余空间，将第一焊盘和所述第一通孔集成设置在功率放大器芯片的同一区域(第一区域)上，相比于将第一焊盘和第一通孔分别独立设置在功率放大器芯片的两个不同区域上，可以实现在不影响功率放大器芯片的性能的情况下，进一步减小功率放大器芯片的面积，从而有利于功率放大器芯片的集成化和小型化设计；且将所述第一区域设置在所述晶体管阵列的一侧，即所述晶体管阵列和所述第一区域临近设置，从而减小了晶体管阵列中的晶体管与所述第一焊盘连接时所需的传输线的长度，避免了因传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
52.参照下图2所示，所述功率放大器芯片100还包括设置在第二区域30的第二焊盘s2，所述第二区域30设置在所述第一区域20的另一侧；所述第二焊盘s2用于连接至所述基板200上的第一节点40。作为优选地，所述第二区域30、所述第一区域20和所述晶体管阵列10自上而下设置在功率放大器芯片100上。所述第一区域20和第二区域30可以为长条形，但亦可以根据需求设置为其他形状。
53.其中，所述第二焊盘s2用于将基板200上的第一节点40与功率放大器芯片100实现电连接。具体地，基板200上的第一节点40可通过引线键合至功率放大器芯片100上的第二焊盘s2，以实现基板200上的第一节点40与功率放大器芯片100的电连接。
54.参照下图3所示，所述功率放大器芯片100还包括设置在第二区域30的第二焊盘s2，所述第二区域30设置在所述第一区域20的另一侧，所述第二焊盘用于连接至所述基板
上的第二节点41，其中，所述第二节点也为所述功率放大器芯片输出路径上的一个节点。例如，第二节点41可以为功率放大器芯片输出路径上某一元器件的输入/输出节点，或者为功率放大器芯片输出路径的传输线上的节点。所述第一节点40和所述第二节点41可以为相同的节点，也可以为不同的节点。若所述第一节点40和所述第二节点41为不同的节点，则所述第二节点41与所述第一节点40相连接。
55.示例性地，所述第一节点40为功率放大器芯片输出路径上的第一电感(图中未示出)的第一端，第一电感(图中未示出)的第一端耦合至第一区域20上的第一焊盘s1，第二节点41为功率放大器芯片输出路径上的第一电感(图中未示出)的第二端，第一电感(图中未示出)的第二端耦合至第二区域30上的第二焊盘s2；从而实现将位于功率放大器芯片100上的第一焊盘s1和位于功率放大器芯片100上的第二焊盘s2通过基板200上第一电感(图中未示出)实现电连接。
56.在一具体实施中，参照下图4所示，所述第二区域30上还设有第一元器件31，所述第一元器件31的第一端与所述第二焊盘s2连接，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。示例性地，当第一元器件31的第一端与基板上的某一元器件或某一节点连接，则将所述第一元器件31的第一端与所述第二焊盘s2连接，通过第二焊盘s2连接至基板200上，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。
57.在另一具体实施中，参照下图5所示，所述功率放大器芯片还包括设置在第二区域30的第一元器件31，所述第二区域30设置在所述第一区域20的另一侧，所述第一元器件31的第一端与所述第一焊盘s1连接，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。示例性地，当第一元器件31的第一端与晶体管m1的集电极连接，则将所述第一元器件31的第一端与所述第一焊盘s1连接，通过第一焊盘s1连接至晶体管m1的集电极，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。
58.其中，第一元器件31为设置在功率放大器芯片输出路径上、且与接地端相连的元器件。在一具体实施例中，功率放大器芯片输出路径上通常设有匹配电路以实现输出端的阻抗匹配。匹配电路主要由电容和/或电感组成。优选地，由于第一元器件31为设置在功率放大器芯片100上的元器件，因此，第一元器件31的占用面积不能过大。在本技术中，第一元器件31优选为电容，且通过将电容设置在功率放大器芯片100上，还能提高功率放大器芯片100的品质因子(q)，进而优化功率放大器芯片的整体性能。
59.参照下图6所示，在一具体实施例中，所述放大器阵列中的所有所述第一通孔21的中心点和所有所述第一焊盘s1的中心点排布在同一直线上。具体地，由于所述放大器阵列包括至少一个放大器单元，每一所述放大器单元均包括间隔设置在第一区域20的第一通孔21和第一焊盘s1。因此，在实施例中，通过将放大器阵列中的所有所述第一通孔21的中心点和所有所述第一焊盘s1的中心点排布在同一直线上，从而可更紧凑地将第一焊盘和第一通孔设置在第一区域上，以减小第一区域的占用面积，进而进一步减小功率放大器芯片的总面积。
60.进一步地，由于每一晶体管阵列100中的至少部分所述晶体管m1的集电极连接至对应的所述第一焊盘s1，即第一焊盘s1在功率放大器芯片100上位置与对应的晶体管阵列
中的晶体管m1的位置相关联，因此，为了减小每一晶体管阵列100中的晶体管m1的集电极与第一焊盘s连接的传输线的长度，本实施例还将所有所述晶体管阵列100排布在同一直线上。
61.参照下图6所示，在一具体实施例中，所述放大器阵列中的所有所述第一通孔21和所有所述第一焊盘s1呈交错排布，即功率放大器芯片100中的第一焊盘s1设置在相邻的两个第一通孔21之间。本实施例通过利用第一区域20中相邻两个第一通孔21之间的剩余空间，将第一焊盘s1设置在相邻两个第一通孔21之间，且第一通孔21和第一焊盘s1间隔设置，相比于将第一焊盘和第一通孔分别独立设置在功率放大器芯片的两个不同区域上，可以实现在不影响功率放大器芯片的性能的情况下，减小功率放大器芯片中的面积，有利于功率放大器芯片的集成化和小型化，且由于所述晶体管阵列和所述第一区域临近设置，从而减小了晶体管阵列中的晶体管与所述第一焊盘连接时所需的传输线的长度，避免了因传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
62.进一步地，所述放大器阵列中的所述第一通孔21到两个相邻的所述第一焊盘s1之间的距离均相等。也即，在放大器阵列中，相邻的第一通孔21和所述第一焊盘s1之间的距离均相等，如此，可以实现在第一区域20的面积不变的前提下，在第一区域20中设置更多的第一通孔21和第一焊盘s1。
63.在一具体实施例中，参照下图7所示，所述放大器阵列中的所有所述第一元器件31和所有所述第二焊盘s2呈交错排布。即功率放大器芯片100中的第二焊盘s2设置在相邻的两个第一元器件31之间。本实施例通过利用第二区域30中相邻两个第一元器件31之间的剩余空间，将第二焊盘s2设置在相邻的两个第一元器件31之间，且第一元器件31和第二焊盘s2间隔设置，相比于将第一元器件31和第二焊盘s2分别独立设置在功率放大器芯片的两个不同区域上，可以、实现在不影响功率放大器芯片的性能的情况下，进一步减小功率放大器芯片的面积，有利于功率放大器芯片的集成化和小型化设计，且由于所述第二区域30和所述第一区域20临近设置，从而减小了第一元器件31通过所述第一通孔21与接地端连接时所需的传输线的长度，避免了因传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
64.进一步地，所述放大器阵列中的所述第一元器件31到两个相邻的所述第二焊盘s2之间的距离均相等。也即，在放大器阵列中，相邻的第一元器件31和所述第二焊盘s2之间的距离均相等，如此，可以实现在第二区域30的面积不变的前提下，在第二区域30中设置更多的第一元器件31和第二焊盘s2。
65.参照下图8所示，在一具体实施例中，所述第二区域30中的所述第一元器件31连接每一所述第一通孔21的传输线长度相同。示例性地，当所述第二区域30中的所述第一元器件31的数量和所述第二焊盘s2的数量小于所述第一区域20中的第一通孔21的数量和第一焊盘s1的数量时，需保证所述第二区域30中的所述第一元器件31连接每一所述第一通孔21的传输线长度相同，从而有利于实现功率放大器芯片的对称性布局，且便于功率放大器芯片上各器件的有序布置。进一步地，所述第二区域30中的第二焊盘s2连接每一第一焊盘s1的传输线长度也尽可能相同，从而进一步实现功率放大器芯片的对称性布局，进而优化了功率放大器芯片的整体性能。
66.进一步地，为了保证第一元器件31与第一通孔21连接时所需的传输线的长度尽可
能短，第一元器件31在与第一通孔21连接时，选择直线距离最短的第一通孔21进行连接。同样地，为了保证所述第一焊盘s1和第二焊盘s2连接时所需的传输线的长度尽可能短，第一焊盘s1在与第二焊盘s2连接时，选择直线距离最短的第二焊盘s2进行连接。
67.参照下图7所示，在一具体实施例中，所述第一通孔21、所述第一焊盘s1、所述第一元器件31和所述第二焊盘s1的数量相同，即所述第一通孔21、所述第一焊盘s1、所述第一元器件31和所述第二焊盘s1四个的数量相同。具体地，为了实现每一所述第一焊盘s1和第二焊盘s2连接时所需的传输线的长度最短，每一所述第一通孔21与第一元器件31连接时所需的传输线的长度最短，通过设置相同数量的将所述第一通孔21、所述第一焊盘s1、所述第一元器件31和所述第二焊盘s1，从而实现一个第一焊盘s1与一个第二焊盘s1对应连接，一个第二焊盘s1和一个第一元器件31对应连接，一个第一元器件31和一个第一通孔21对应连接，避免了因传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
68.参照下图9所示，所述第一元器件21为电容c1。本实施例通过将功率放大器输出路径中与接地端相连接的电容c1设置在功率放大器芯片100上，以提高功率放大器芯片100的品质因子(q)，进而优化功率放大器芯片的整体性能。另外地，在一具体实施例中，电容c1、电容c1和第二焊盘s2之间的传输线所等效的电感、第二焊盘s2和第一节点40之间的传输线所等效的电感、第一节点40和第一焊盘s1之间的传输线所等效的电感组成lc电路，共同参与功率放大器的阻抗匹配，通过利用电容c1、第二焊盘s2、第一节点40和第二焊盘s2连接时所需的传输线等效为电感，与电容c1共同参与功率放大器的阻抗匹配，从而在实现阻抗匹配的同时还能避免传输线所带过大损耗，进而减小功率放大器的整体损耗。
69.在一具体实施例中，所述电容包括设置在第一金属层的第一金属线，以及设置在第二金属层的第二金属线，其中，所述第一金属层和所述第二金属层相邻设置。具体地，设置在第一金属层的第一金属线和设置在第二金属层的第二金属线在纵向上的投影至少部分交叠，设置在第二金属层的第二金属线与接地端相连。本示例中，第一金属线和第二金属线设置在功率放大器芯片100相邻的两层金属层上，相邻两层金属层平行相对设置，且所述第一金属线和第二金属线在纵向上的投影至少部分交叠，使得所述第一金属线和第二金属线配合可形成平行板电容器，平行板电容器可等效为电容。
70.作为一示例性地，在第一金属线和第二金属线之间加上电压时，会使平行板电容器之间存储电荷，该平行板电容器之间能够存储的电荷量为电容的电容值。在一具体实施例中，平行板电容器的电容值，与第一金属线和第二金属线在纵向上的投影重叠面积成正比，即第一金属线和第二金属线在纵向上的投影重叠面积越大，则平行板电容器的电容值越大；反之，若第一金属线和第二金属线在纵向上的投影重叠面积越小，则平行板电容器的电容值越小。
71.另外地，平行板电容器的电容值，与第一金属线所在的第一金属层和第二金属线所在的第二金属层之间的相对距离成反比，即第一金属线所在的第一金属层和第二金属线所在的第二金属层之间的相对距离越大，则平行板电容器的电容值越小；反之，若第一金属线所在的第一金属层和第二金属线所在的第二金属层之间的相对距离越小，则平行板电容器的电容值越大。
72.在一具体实施例中，所述第二焊盘设置在所述第一金属层中，所述第二焊盘与所述第一金属线相连；所述第一通孔设置在所述第二金属层中，所述第二金属线与所述第一
通孔连接。具体地，在第一金属层中，所述第二焊盘与所述第一金属线相连，在第二金属层中，所述第二金属线与所述第一通孔相连，位于第一金属层中的第一金属线和位于第二金属层中的第二金属线等效为电容，从而实现所述第二焊盘、电容和第一通孔之间的电连接。本示例中，第一金属层和第二金属层之间的间隙可填充空气介质，也可填充绝缘介质，可根据实际需求设置。
73.在一具体实施例中，所述晶体管阵列10中的至少部分所述晶体管的发射极的一端均连接至所述第一通孔21，并通过所述第一通孔21接地。可理解地，所述第一通孔21的形状可以根据需求设置。例如：所述第一通孔21的形状亦可以根据需求设置为方形、三角形或其他形状均可。优选地，所述第一通孔21的为圆形。
74.在本实施例中，所述晶体管阵列10中的至少部分所述晶体管的发射极接地时，将所述晶体管阵列10中的至少部分所述晶体管的发射极连接至所述第一通孔21，并通过所述第一通孔21接地，而不需要额外设置接地端，从而减小了功率放大器芯片的占用面积，有利于功率放大器芯片的集成化设计。
75.参照下图2所示，本发明实施例还提供一种功率放大器芯片100，包括包括放大器阵列，所述放大器阵列包括至少一个放大器单元101，每一所述放大器单元101包括晶体管阵列10、间隔设置在第一区域区域20的第一通孔21和第一焊盘s1，以及设置在第二区域30的第二焊盘s2；所述第一区域20和所述第二区域30设置在所述晶体管阵列10的同一侧，所述第一区域20邻近所述晶体管阵列10设置。作为优选地，所述第二区域30、所述第一区域20和所述晶体管阵列10自上而下设置在功率放大器芯片100上。所述第一区域20和第二区域30可以为长条形，但亦可以根据需求设置为其他形状。
76.所述第一区域20上设有间隔设置的第一通孔21和第一焊盘s1，所述第一通孔21用于连接至接地端，所述第二区域30上设有第二焊盘s1。所述晶体管阵列10中的至少部分所述晶体管的集电极连接至所述第一焊盘s1，所述第一焊盘s1还用于连接至基板200上的第一节点；所述第二焊盘s2用于连接至所述基板200上的第一节点40。可以理解地，第一通孔21和第一焊盘s1之间的最小距离大于零，使得第一区域20上的第一通孔21和第一焊盘s1不会重叠，以避免连接至第一焊盘s1的晶体管m1的集电极短接到地。
77.其中，第一焊盘s1用于将功率放大器芯片100与基板200连接。进一步地，第一焊盘s1将功率放大器芯片100与基板200的第一节点40连接。其中，所述第一节点40为所述功率放大器芯片输出路径上的一个节点。例如：第一节点40可以为所述功率放大器芯片输出路径上某一元器件的输入/输出节点，或者为所述功率放大器芯片输出路径的传输线上的节点。具体地，第一焊盘s1可通过引线键合至基板200上的第一节点40，在此对具体连接方式不做任何限定。需要说明的是，所述第一通孔21所连接的接地端与晶体管m1的发射极所连接的接地端可以是相同的接地端，也可以是不同的接地端。
78.其中，所述第二焊盘s2用于将基板200上的第一节点40与功率放大器芯片100实现连接。具体地，基板200上的第一节点40可通过引线键合至功率放大器芯片100上的第二焊盘s2，以实现基板200上的第一节点40与功率放大器芯片100的电连接。
79.在本实施例中，所述放大器阵列包括至少一个放大器单元，每一所述放大器单元包括晶体管阵列、间隔设置在第一区域的第一通孔和第一焊盘，以及设置在第二区域的第二焊盘；所述第一区域和所述第二区域设置在所述晶体管阵列的同一侧，所述第一区域邻
近所述晶体管阵列设置；所述第一通孔用于连接至接地端，所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点；所述第二焊盘用于连接至所述基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点；通过优化第一焊盘和第一通孔在功率放大器芯片上的布局，利用第一通孔所在的第一区域上的剩余空间，将第一焊盘和所述第一通孔集成设置在功率放大器芯片的同一区域(第一区域)上，相比于将第一焊盘和第一通孔分别独立设置在功率放大器芯片的两个不同区域上，可以实现在不影响功率放大器芯片的性能的情况下，进一步减小功率放大器芯片的面积，从而有利于功率放大器芯片的集成化和小型化设计；且将所述第一区域设置在所述晶体管阵列的一侧，即所述晶体管阵列和所述第一区域临近设置，从而减小了晶体管阵列中的晶体管与所述第一焊盘连接时所需的传输线的长度，避免了因传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
80.参照下图5所示，本实施例还提供一种功率放大器芯片，包括放大器阵列，所述放大器阵列包括至少一个放大器单元101，每一所述放大器单元101，包括晶体管阵列10、间隔设置在第一区域20的第一通孔21和第一焊盘s1，以及设置在第二区域30的第一元器件，所述第一区域20和所述第二区域30设置在所述晶体管阵列10的同一侧，所述第一区域20邻近所述晶体管阵列10设置。作为优选地，所述第二区域30、所述第一区域20和所述晶体管阵列10自上而下设置在功率放大器芯片100上。所述第一区域20和第二区域30可以为长条形，但亦可以根据需求设置为其他形状。
81.所述第一区域20上设有间隔设置的第一通孔21和第一焊盘s1，所述第一通孔21用于连接至接地端gnd，所述第二区域20上设有第一元器件31；所述晶体管阵列10中的至少部分所述晶体管m1的集电极连接至所述第一焊盘s1，所述第一焊盘s1还用于连接至基板上的第一节点40，所述第一元器件31的第一端与所述第一焊盘s1连接，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔接地。可以理解地，第一通孔21和第一焊盘s1之间的最小距离大于零，使得第一区域20上的第一通孔21和第一焊盘s1不会重叠，以避免连接至第一焊盘s1的晶体管m1的集电极短接到地。
82.示例性地，若第一元器件31的第一端与晶体管m1的集电极连接，则将所述第一元器件31的第一端与所述第一焊盘s1连接，通过第一焊盘s1连接至晶体管m1的集电极，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。其中，第一元器件31为设置在功率放大器的输出路径、且与接地端相连的元器件。在一具体实施例中，功率放大器的输出路径上通常设有匹配电路以实现输出端的阻抗匹配。匹配电路主要由电容和/或电感组成。优选地，由于第一元器件31为设置在功率放大器芯片100上的元器件，因此，第一元器件31的占用面积不能过大。在本技术中，第一元器件31优选为电容，且通过将电容设置在功率放大器芯片100上，还能提高功率放大器芯片100的品质因子(q)，进而优化功率放大器芯片的整体性能。
83.参照下图4所示，本实施例还提供一种功率放大器芯片100，包括放大器阵列，所述放大器阵列包括至少一个放大器单元101，间隔设置在第一区域20的第一通孔21和第一焊盘s1，以及间隔设置在第二区域30的第一元器件31和第二焊盘s2；所述第一区域20和所述第二区域30设置在所述晶体管阵列10的同一侧，所述第一区域20邻近所述晶体管10阵列设置。所述第一通孔21用于连接至接地端，所述第一焊盘s1用于连接至所述基板上的第一节
点40，所述第一节点40为所述功率放大器芯片输出路径上的一个节点；所述晶体管阵列10中的至少部分所述晶体管的集电极连接至所述第一焊盘s1，所述第一焊盘s1还用于连接至基板上的第一节点40；所述第二焊盘s2与所述第一元器件41的第一端连接，所述第二焊盘s2还用于连接至所述基板上的第二节点41，所述第二节点41也为所述功率放大器芯片输出路径上的一个节点；所述第一元器件31的第二端连接至所述第一通孔s1，并通过所述第一通孔s1接地。其中，第一节点40和第二节点41可以为功率放大器芯片输出路径上相同的节点，也可以为功率放大器芯片输出路径上不同的节点。
84.作为优选地，所述第二区域30、所述第一区域20和所述晶体管阵列10自上而下设置在功率放大器芯片100上。所述第一区域20和第二区域30可以为长条形，但亦可以根据需求设置为其他形状。
85.所述第一区域20上设有间隔设置的第一通孔21和第一焊盘s1，所述第一通孔21用于连接至接地端gnd，所述第二区域30上设有第一元器件31和第二焊盘s2。可以理解地，第一通孔21和第一焊盘s1之间的最小距离大于零，使得第一区域20上的第一通孔21和第一焊盘s1不会重叠，以避免连接至第一焊盘s1的晶体管m1的集电极短接到地。
86.所述晶体管阵列10中的至少部分所述晶体管m1的集电极连接至所述第一焊盘s1，所述第一焊盘s1还用于连接至基板200上的第一节点40，所述第一节点为所述功率放大器芯片输出路径上的一个节点。所述第二焊盘s1与所述第一元器件31的第一端连接，所述第二焊盘s2还用于连接至所述基板200上的第一节点40，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。
87.其中，第一焊盘s1用于将功率放大器芯片100与基板200连接。进一步地，第一焊盘s1将功率放大器芯片100与基板200的第一节点40连接。其中，第一节点40可以为所述功率放大器芯片输出路径上某一元器件的输入/输出节点，或者为所述功率放大器芯片输出路径的传输线上的节点。具体地，第一焊盘s1可通过引线键合至基板200上的第一节点40，在此对具体连接方式不做任何限定。需要说明的是，所述第一通孔21所连接的接地端与晶体管m1的发射极所连接的接地端可以是相同的接地端，也可以是不同的接地端。
88.其中，所述第二焊盘s2用于将基板200上的第一节点40与功率放大器芯片100实现连接。具体地，基板200上的第一节点40可通过引线键合至功率放大器芯片100上的第二焊盘s2，或者通过采用绑定线连接至功率放大器芯片100上的第二焊盘s2，以实现基板200上的第一节点40与功率放大器芯片100连接。具体地，若第一元器件31的第一端与基板上的某一元器件或某一节点连接，则将所述第一元器件31的第一端与所述第二焊盘s2连接，通过第二焊盘s2连接至基板200上，所述第一元器件31的第二端连接至所述第一通孔21，并通过所述第一通孔21接地。
89.其中，第一元器件31为设置在功率放大器芯片输出路径上且与接地端相连的元器件。在一具体实施例中，功率放大器的输出路径上通常设有匹配电路以实现输出端的阻抗匹配。匹配电路主要由电容和/或电感组成。优选地，由于第一元器件31为设置在功率放大器芯片100上的元器件，因此，第一元器件31的占用面积不能过大。在本技术中，第一元器件31优选为电容，且通过将电容设置在功率放大器芯片100上，还能提高功率放大器芯片100的品质因子(q)，进而优化功率放大器芯片的整体性能。
90.在本实施例中，功率放大器芯片，包括放大器阵列，所述放大器阵列包括至少一个
放大器单元，每一所述放大器单元包括晶体管阵列、间隔设置在第一区域的第一通孔和第一焊盘，以及间隔设置在第二区域的第一元器件和第二焊盘；所述第一区域和所述第二区域设置在所述晶体管阵列的同一侧，所述第一区域邻近所述晶体管阵列设置；所述第一通孔用于连接至接地端，所述第一焊盘用于连接至所述基板上的第一节点，所述第一节点为所述功率放大器芯片输出路径上的一个节点；所述晶体管阵列中的至少部分所述晶体管的集电极连接至所述第一焊盘，所述第一焊盘还用于连接至基板上的第一节点；所述第二焊盘与所述第一元器件的第一端连接，所述第二焊盘还用于连接至所述基板上的第二节点，所述第二节点也为所述功率放大器芯片输出路径上的一个节点；所述第一元器件的第二端连接至所述第一通孔，并通过所述第一通孔接地；通过优化第一焊盘、第一通孔、第一元器件、第二焊盘在功率放大器芯片上的布局，利用第一通孔所在的第一区域上的剩余空间，将第一焊盘和所述第一通孔集成设置在功率放大器芯片的同一区域(第一区域)上，以及利用第一元器件所在的第而区域上的剩余空间，将第二焊盘和所述用第一元器件集成设置在功率放大器芯片的同一区域(第二区域)上，相比于将第一焊盘、第一通孔、第一元器件、第二焊盘分别独立设置在功率放大器芯片的不同区域上，可以实现在不影响功率放大器芯片的性能的情况下，进一步减小功率放大器芯片的面积，从而有利于功率放大器芯片的集成化和小型化设计；且将所述第一区域和所述第二区域设置在所述晶体管阵列的同一侧，所述第一区域邻近所述晶体管阵列设置，从而减小了晶体管阵列中的晶体管与所述第一焊盘连接时所需的传输线的长度，以及减小了第一元器件与所述第一通孔连接时所需的传输线的长度，避免了因功率放大器芯片中的传输线过长而带来过大的损耗，进而减小了功率放大器芯片的整体损耗。
91.参照下图11所示，本技术还提供一种射频前端模组，包括基板200，以及设置在所述基板200上的如上述实施例所述的功率放大器芯片100。
92.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。