一种n位s字忆阻器阵列读取电路结构及读取、擦除方法

1.本发明涉及忆阻器阵列电路技术领域，主要涉及一种n位s字忆阻器阵列读取电路结构及读取、擦除方法。


背景技术：

2.传统的场效应管和晶体管仅有高低两种阻态，因此，在使用和构成存储器阵列时，数据信息仅以1和0的形式存在于存储阵列之中，且部分的存储器在断电之后就不能够不能保持数据，易发生数据丢失，此外，在进行大量的数据存储时，所占用的运算资源和逻辑资源耗费都很大，往往有着更高的成本。
3.相较而言，忆阻器是含有丰富阻态的理想器件，在消耗资源极少的情况下，采用忆阻器实现多态、稳定的存储器，这对存储器的发展具有非常好的前景。如何在传输过程中，信号在运行的过程中保持稳定，在消耗较少的资源的情况下，实现存储和读取多态信号的功能，这对集成电路的进一步拓展应用具有非常重要的研究价值。因此需要研究一种可以通过有效的控制方式，在除了节省了大量资源的前提下，更能够协调稳定地输出忆阻器阵列的存储信息，同时保证无时间误差。


技术实现要素：

4.发明目的：针对上述背景技术中存在的问题，本发明提供了一种n位s字忆阻器阵列读取电路结构及读取、擦除方法，不仅避免了构建忆阻存储阵列时，对应的输出端需要耗费大量电路资源、造成端口浪费，输出不方便控制的问题，而且在消耗等量的资源状况下，能够存储更多的数据信息，从而使多态忆阻器在存储电路中的应用具有更好的适用性。
5.技术方案：为实现上述目的，本发明采用的技术方案为：
6.一种n位s字忆阻器阵列读取电路结构，包括编码cod、忆阻器m、电阻r、二极管vd1和vd2，mos管t2、电压跟随器和n位地址选择器；阵列读取电路中每个编码cod依次与忆阻器m、电阻r串联接地；二极管vd1正极连接于忆阻器m和电阻r之间，负极连接电压跟随器的正极输入端；所述mos管t2一端连接于忆阻器m和电阻r之间，另一端连接至信号输入端vd，栅极与寄存器reg相连；二极管vd2正极与信号输入端vd相连，负极连接于忆阻器m和电阻r之间；每一列忆阻器m共用一个由n位地址选择器输出的位信号，n位地址选择器的位线连接于每个编码cod和忆阻器m之间；每个编码cod接收来自地址寄存器的编码信号，对忆阻器m进行编码；每一行二极管vd1的输出端均连接至同一电压跟随器正极输入端，各电压跟随器共用一个外部输入信号en，构成包括s个电压跟随器的数据输出缓冲区，最终输出一组包括s个含有忆阻阵列存储信息的模拟信号d1、d2、d3、d4、...、ds。
7.进一步地，由n位地址选择器输出的位信号首先输入至二极管vd3的正极，vd3负极连接于编码cod和忆阻器m之间。
8.进一步地，由n位地址选择器输出的位信号首先输入至mos管t1的以端，t1另一端连接于编码cod和忆阻器m之间，所有mos管t1的栅极均连接至寄存器reg-1。
9.一种采用上述n位s字忆阻器阵列读取电路结构的读取方法，其特征在于，包括以下步骤：
10.步骤s1、编码cod接收编码信号，对忆阻器阵列{m}进行编码；此时读取电路中寄存reg输入有效电平，mos管组{t2}打开，寄存器reg-1输入无效电平，mos管组{t1}关闭；
11.步骤s2、编码结束后，编码cod停止工作，寄存器reg输入无效电平，mos管组{t2}关闭，此时寄存器reg-1输入有效电平，mos管组{t1}打开；
12.步骤s3、n位地址选择器通过输入地址选择信号a1、a2、...、ak，选择指定的位线l，被选中的位线l输入高电平位信号v
in
，通过位线经由输入到电路中mos管t1输入至对应忆阻器中；其中k满足2k＝n，l满足1≤l≤n；
13.步骤s4、忆阻器阵列{m}接收高电平位信号v
in
，输出信号经二极管组{vd1}之后，发送到输出缓冲区中对应的电压跟随器正极输入端；
14.步骤s5、输出缓冲区的外部输入信号en输入有效电平，各电压跟随器分别输出含有忆阻器阵列{m}存储信息的模拟信号d1、d2、d3、d4、...、ds；
15.步骤s6、重复步骤s3-s5，依次通过输入地址选择信号a1、a2、...、ak，选择其它位线，依次记录各电压跟随器的输出，最终获得输出信号矩阵{d}。
16.一种采用上述n位s字忆阻器阵列读取电路结构的擦除方法，包括以下步骤：
17.步骤l1、编码cod设置完成后，，寄存器reg输入无效电平，mos管组{t2}关闭；
18.步骤l2、n位地址选择器停止工作，寄存器reg-1输入无效电平，mos管组{t1}关闭；
19.步骤l3、输出缓冲区的外部输入信号en输入无效电平，各电压跟随器停止工作；
20.步骤l4、信号输入端vd输入格式化信号，对忆阻器阵列{m}进行格式化处理，擦除存储信息，经过格式化周期t
max
后，实现n位s字忆阻器阵列读取电路的信息擦除处理。
21.有益效果：
22.本发明提供的n位s字忆阻器阵列读取电路结构及读取、擦除方法，实现了基于寄存器控制的n位s字的忆阻阵列存储电路，不仅能够通过前期编码来存储丰富的数据，在读取数据信息时，可以节省了资源，更能够协调稳定地输出忆阻器阵列的存储信息，尽可能保证时间误差小，从而使多态忆阻器在存储电路中的应用具有更好的适用性。
附图说明
23.图1a是本发明提供的采用二极管连接位线时单个读取电路结构示意图；
24.图1b是本发明提供的采用mos管连接位线时单个读取电路结构示意图；
25.图2a是本发明提供的采用二极管连接位线时读取电路整体结构示意图；
26.图2b是本发明提供的采用mos管连接位线时读取电路整体结构示意图。
具体实施方式
27.下面结合附图对本发明作更进一步的说明。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
28.本发明首先提供了一种n位s字忆阻器阵列读取电路结构，通过控制寄存器和位信号、使能端信号的有序输入，来实现对其中忆阻阵列存储信息的读取。并且通过控制寄存
器、编码信号的有序输入，实现了忆阻存储阵列的存储信息的擦除。
29.电路主体结构包括编码cod、忆阻器m、电阻r、二极管vd1和vd2，mos管t2、电压跟随器和n位地址选择器。阵列读取电路中每个编码cod依次与忆阻器m、电阻r串联接地；二极管vd1正极连接于忆阻器m和电阻r之间，负极连接电压跟随器的正极输入端；所述mos管t2一端连接于忆阻器m和电阻r之间，另一端连接至信号输入端vd，栅极与寄存器reg相连；二极管vd2正极与信号输入端vd相连，负极连接于忆阻器m和电阻r之间；每一列忆阻器m共用一个由n位地址选择器输出的位信号，n位地址选择器的位线连接于每个编码cod和忆阻器m之间；每个编码cod接收来自地址寄存器的编码信号，对忆阻器m进行编码；每一行二极管vd1的输出端均连接至同一电压跟随器正极输入端，各电压跟随器共用一个外部输入信号en，构成包括s个电压跟随器的数据输出缓冲区，最终输出一组包括s个含有忆阻阵列存储信息的模拟信号d1、d2、d3、d4、...、ds。
30.此处需要说明的是，本发明中mos管t2的接入方式与编码cod中相关mos管接入方式相关，本发明不做具体限定。mos管t2须以能够工作的方式接入到忆阻器m和电阻r之间即可。
31.本发明中n位地址选择器输出位信号至忆阻器阵列时，采用两种连接方式，下面给出两种具体实施例。
32.实施例1，如图1a所示。由n位地址选择器输出的位信号首先输入至二极管vd3的正极，vd3负极连接于编码cod和忆阻器m之间。
33.实施例1中采用二极管vd3，在编码过程中，编码cod输出信号无法反向击穿二极管vd3，确保输出信号不会影响位信号；同时在读取时位信号沿二极管可以正常输入至忆阻器阵列，不影响读取电路部分的正常工作。
34.实施例2，如图1b所示。由n位地址选择器输出的位信号首先输入至mos管t1的一端，t1另一端连接于编码cod和忆阻器m之间，所有mos管t1的栅极均连接至寄存器reg-1。此处mos管t1的接入方式同样不做限定，以能够工作的方式接入，保证信号可以流通即可。
35.实施例2中采用mos管代替二极管，所起的作用相同。不同的是，mos管在忆阻器阵列存储信息和读取时，可以通过寄存器reg-1输入有效或者无效电平，控制位线通断，进而更加精确地将存储部分和读取部分分离。
36.基于上述n位s字忆阻器阵列读取电路结构，本发明还提供了具体的电路读取方法，以mos管方式为例，具体请参照图2b。
37.步骤s1、编码cod接收编码信号，对忆阻器阵列{m}进行编码；此时读取电路中寄存reg输入有效电平，mos管组{t2}打开，寄存器reg-1输入无效电平，mos管组{t1}关闭；
38.步骤s2、编码结束后，编码cod停止工作，寄存器reg输入无效电平，mos管组{t2}关闭，此时寄存器reg-1输入有效电平，mos管组{t1}打开；
39.步骤s3、n位地址选择器通过输入地址选择信号a1、a2、...、ak，选择指定的位线l，被选中的位线l输入高电平位信号v
in
，通过位线经由输入到电路中mos管t1输入至对应忆阻器中；其中k满足2k＝n，l满足1≤l≤n；
40.步骤s4、忆阻器阵列{m}接收高电平位信号v
in
，输出信号经二极管组{vd1}之后，发送到输出缓冲区中对应的电压跟随器正极输入端；
41.步骤s5、输出缓冲区的外部输入信号en输入有效电平，各电压跟随器分别输出含
有忆阻器阵列{m}存储信息的模拟信号d1、d2、d3、d4、...、ds；
42.步骤s6、重复步骤s3-s5，依次通过输入地址选择信号a1、a2、...、ak，选择其它位线，依次记录各电压跟随器的输出，最终获得输出信号矩阵{d}。
43.当以二极管组{d3}接入电路时，具体结构如图2a所示，读取方法相似，无需操作寄存器reg-1，此处不再赘述。
44.当忆阻器阵列电路读取完毕后，还需要通过信号输入端vd输入格式化信号，对忆阻器阵列进行格式化(信息擦除)。具体步骤如下：
45.步骤l1、当编码cod完成相关设置后，寄存器reg输入无效电平，mos管组{t2}关闭；
46.步骤l2、n位地址选择器停止工作。
47.当选择二极管组{d3}接入电路时，停止n位地址选择器经由二极管vd3输入任何信息。
48.当选择mos管组{t2}接入电路时，寄存器reg-1输入无效电平，mos管组{t1}关闭；停止n位地址选择器经由mos管t1输入任何信息。
49.步骤l3、输出缓冲区的外部输入信号en输入无效电平，各电压跟随器停止工作；
50.步骤l4、信号输入端vd输入格式化信号，对忆阻器阵列{m}进行格式化处理，擦除存储信息，经过格式化周期t
max
后，实现n位s字忆阻器阵列读取电路的信息擦除处理。
51.以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。