驱动薄膜晶体管及其制备方法、电路、显示屏、电子设备与流程

1.本技术涉及显示技术领域，具体涉及一种驱动薄膜晶体管及其制备方法、驱动电路、显示屏、电子设备。


背景技术：

2.在oled面板中目前大部分采用内部补偿结构，电路总体分为goa电路和pixel电路。pixel电路中，为了达到很好的补偿效果，会采用多个薄膜晶体管(thin film transistor，tft)和电容的组合，例如7t1c，6t1c，4t2等，其中，驱动薄膜晶体管(driving thin film transistor，driving tft)负责控制电路输出电流，开关薄膜晶体(switching thin film transistor，switching tft)负责时序输入和电路开关。相关技术中，电路设计一般需要driving tft的输出电流远远小于switching tft，而在tft中，输出电流会受到tft沟道的长度(l)和宽度(w)的影响，长度(l)越大输出电流就越小，因此，在ltps面板中，driving tft的沟道长度(l)一般需要比switching tft大很多。然而，氧化物tft由于材料和制程原因而存在短沟道效应(short channel effect)，即driving tft的沟道长度(l)增加，阈值电压(vth)正偏，进而导致显示屏残影变严重。


技术实现要素：

3.本技术提供一种驱动薄膜晶体管及其制备方法、驱动电路、显示屏、电子设备，所述驱动薄膜晶体管应用于显示屏时，可以克服或削弱显示屏残影现象。
4.本技术提供一种驱动薄膜晶体管，所述驱动薄膜晶体管包括源极、漏极、沟道层及栅极层，所述栅极层包括至少两个栅极，所述至少两个栅极间隔设置，且设置于所述源极及所述漏极之间，所述至少两个栅极在所述沟道层上的正投影落入所述沟道层所在的区域内，所述源极、所述漏极分别与所述至少两个栅极绝缘设置，且分别电连接所述沟道层。
5.本技术还提供一种驱动电路，所述驱动电路包括开关薄膜晶体管、及上述驱动薄膜晶体管，所述开关薄膜晶体管与所述驱动薄膜晶体管电连接，且所述开关薄膜晶体管的沟道层的长度小于所述驱动薄膜晶体管的沟道层的长度。
6.本技术还提供一种显示屏，所述显示屏包括上述驱动电路。
7.本技术还提供一种电子设备，所述电子设备包括上述显示屏。
8.本技术还提供一种驱动薄膜晶体管的制备方法，所述制备方法包括：
9.形成沟道层；
10.在所述沟道层的一侧形成栅极层，所述栅极层包括间隔设置的至少两个栅极，所述至少两个栅极在所述沟道层上的正投影落入所述沟道层所在的区域内；
11.在所述沟道层的一侧形成源极、漏极，所述源极和所述漏极位于所述至少两个栅极的相背两端，且所述源极、所述漏极分别与所述至少两个栅极间隔绝缘设置。
12.本技术提供的驱动薄膜晶体管，通过将相互间隔设置的至少两个栅极设置于源极和漏极之间，且所述至少两个栅极在沟道层上的正投影落入所述沟道层所在的区域内，从
而可以将一个驱动薄膜晶体管等效为多个串联的薄膜晶体管单元，每个薄膜晶体管单元的子沟道层的长度则可以设计为相当于或者更小于上述开关薄膜晶体管的沟道层长度，当应用于显示屏时，则可以克服或削弱显示屏残影现象。
附图说明
13.为了更清楚地说明本技术实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
14.图1为本技术实施例提供的一种电子设备的示意图。
15.图2为本技术实施例提供的一种显示屏的示意图。
16.图3为本技术实施例提供的一种驱动电路的示意图。
17.图4为本技术实施例提供的一种驱动薄膜晶体管的示意图。
18.图5为图4所示的驱动薄膜晶体管隐藏部分膜层后的俯视图。
19.图6为本技术一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
20.图7为本技术实施例提供的一种驱动薄膜晶体管的示意图。
21.图8为图6所示的制备方法流程中对应的结构图。
22.图9为图6所示的制备方法流程中对应的结构图。
23.图10为图6所示的制备方法流程中对应的结构图。
24.图11为图6所示的制备方法流程中对应的结构图。
25.图12为图6所示的制备方法流程中对应的结构图。
26.图13为本技术另一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
27.图14为图13所示的制备方法流程中对应的结构图。
28.图15为图13所示的制备方法流程中对应的结构图。
29.图16为图13所示的制备方法流程中对应的结构图。
30.图17为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
31.图18为图17所示的制备方法流程中对应的结构图。
32.图19为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
33.图20为图19所示的制备方法流程中对应的结构图。
34.图21为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
35.图22为图21所示的制备方法流程中对应的结构图。
36.图23为图21所示的制备方法流程中对应的结构图。
37.图24为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
38.图25为图24所示的制备方法流程中对应的结构图。
39.图26为图24所示的制备方法流程中对应的结构图。
40.图27为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。
41.图28为图27所示的制备方法流程中对应的结构图。
42.图29为图27所示的制备方法流程中对应的结构图。
43.图30为图27所示的制备方法流程中对应的结构图。
44.图31为图27所示的制备方法流程中对应的结构图。
具体实施方式
45.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
46.本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
47.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，在至少两个实施例结合在一起不存在矛盾的情况下，本文所描述的实施例可以与其它实施例相结合。
48.请参照图1，图1为本技术实施例提供的一种电子设备的示意图。本技术实施例提供一种电子设备1，所述电子设备1包括以下任意实施方式中所描述的显示屏10，所述显示屏10将在后面的实施例中进行描述。
49.电子设备1还可以包括设备本体20，显示屏10承载于设备本体20上。
50.其中，所述电子设备1可以是手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，umpc)、增强现实(augmented reality，ar)\虚拟现实(virtual reality，vr)设备、电视机、手表、手环等设备。
51.其中，所述设备本体20是指电子设备1的至少部分，或者说包含电子设备1至少部分的电子器件或机械构件，比如，设备本体20可以包括指纹模组、天线模组、壳体等。
52.请参照图2，图2为本技术实施例提供的一种显示屏的示意图。本技术实施例还提供一种显示屏10，所述显示屏10包括驱动电路30，所述驱动电路30将在后面的实施例中进行描述。
53.所述显示屏10可以为柔性屏或非柔性屏，所谓的柔性屏是指柔韧性佳、可弯曲的显示屏10。
54.所述显示屏10可以为液晶显示屏(liquid crystal display，lcd)，液晶显示屏包括层叠设置的彩膜基板、液晶层、阵列基板，所述阵列基板上设置有阵列分布的薄膜晶体管。所述显示屏10也可以为有机发光显示屏(organic light-emitting diode display，oled)，有机发光显示屏包括驱动电路30和发光单元，所述驱动电路30包括薄膜晶体管，所述驱动电路30用于控制发光单元发光。
55.进一步的，请参照图3，图3为本技术实施例提供的一种驱动电路的示意图。本技术实施例还提供一种驱动电路30，所述驱动电路30可以但不仅限于为pixel电路。所述驱动电路30包括开关薄膜晶体管320(switching thin film transistor，switching tft)，以及包括以下任意实施方式中所描述的驱动薄膜晶体管310(driving thin film transistor，driving tft)。所述开关薄膜晶体管320与所述驱动薄膜晶体管310电连接，且所述开关薄
膜晶体管320的沟道层313的长度小于所述驱动薄膜晶体管310的沟道层313的长度。其中，开关薄膜晶体用于负责时序输入和电路开关。驱动薄膜晶体管310负责控制电路输出电流。
56.在图3中，驱动薄膜晶体管310的沟道层313的长度大于开关薄膜晶体管320的沟道层313的长度，从而可以确保驱动薄膜晶体管310的输出电流小于开关薄膜晶体管320。进一步的，驱动薄膜晶体管310可以等效为由多个(大于或等于两个)薄膜晶体管单元300串联组成，且多个薄膜晶体管单元300共用一个沟道层313，或者说驱动薄膜晶体管310的沟道层313包括多个(大于或等于两个)相串联的子沟道层3131，不同的薄膜晶体管单元300的对应使用不同的子沟道层3131，且驱动薄膜晶体管310的每个子沟道层3131的长度与开关薄膜晶体管320的沟道层313长度相当或者更小，从而可以使得驱动薄膜晶体管310的阈值电压不会正偏。简而言之，设计成上述结构形式(图3所示)，可以使得驱动薄膜晶体管310的总沟道层313的长度增加，且阈值电压不会正偏，从而可以克服或削弱显示屏10残影现象。
57.下面结合附图详细描述上述的驱动薄膜晶体管310。
58.进一步的，请一并参照参照图3至图5，图3为本技术实施例提供的一种驱动电路的示意图。图4为本技术实施例提供的一种驱动薄膜晶体管的示意图。图5为图4所示的驱动薄膜晶体管隐藏部分膜层后的俯视图。本技术实施例提供一种驱动薄膜晶体管310，所述驱动薄膜晶体管310包括源极311、漏极312、沟道层313及栅极层314。所述栅极层314包括至少两个栅极3141。所述至少两个栅极3141间隔设置，且设置于所述源极311及所述漏极312之间。所述至少两个栅极3141在所述沟道层313上的正投影落入所述沟道层313所在的区域内。所述源极311、所述漏极312分别与所述至少两个栅极3141绝缘设置，且分别电连接所述沟道层313。
59.其中，所述至少两个栅极3141面对沟道层313设置，且所述至少两个栅极3141在所述沟道层313上的正投影至少部分落入所述沟道层313所在的区域内，也就是说，该正投影可以部分落入沟道层313的所在范围内(如图5所示)，也可以全部落入沟道层313的所在范围内，可以理解的是，各个栅极3141在所述沟道层313上的正投影也是间隔的。
60.需说明的是，在本技术各相关的实施例附图中是以栅极3141数量为3个来进行示例性说明的，在其他实施方式中，栅极3141的数量也可以为2个、4个、6个、7个等，栅极3141数量可根据实际需求而定，本技术对此不做限定。
61.可选的，所述沟道层313为铟镓锌氧化物(indium gallium zinc oxide，igzo)。
62.在图3至图5所示的驱动薄膜晶体管310结构中，沟道层313可以等效为由多个依次连接的子沟道层3131组成，且子沟道层3131的数量与栅极3141的数量相等，且不同的栅极3141对应不同的子沟道层3131。换而言之，图3至图5所示的驱动薄膜晶体管310可以等效为多个串联的薄膜晶体管单元300，每个薄膜晶体管单元300的子沟道层3131的长度可以设计为相当于或者更小于上述开关薄膜晶体管320的沟道层313长度，从而克服或削弱显示屏10残影现象。
63.综上，本实施例提供的驱动薄膜晶体管310，通过将相互间隔设置的至少两个栅极3141设置于源极311和漏极312之间，且所述至少两个栅极3141在沟道层313上的正投影落入所述沟道层313所在的区域内，从而可以将一个驱动薄膜晶体管310等效为多个串联的薄膜晶体管单元300，每个薄膜晶体管单元300的子沟道层3131的长度则可以设计为相当于或者更小于上述开关薄膜晶体管320的沟道层313长度，当应用于显示屏10时，则可以克服或
削弱显示屏10残影现象。
64.进一步的，请参照图5，所述栅极层314还包括栅连接部3142。所述栅连接部3142在所述沟道层313所在平面的正投影落入所述沟道层313的所在范围之外，也就是说，栅连接部3142与沟道层313两者在沟道层313所在平面的正投影不重叠，从而避免栅连接部3142对沟道层313的影响。所述栅连接部3142连接于所述至少两个栅极3141，即同一个驱动薄膜晶体管310上的所有栅极3141都连接于栅连接部3142。
65.可选的，栅连接部3142与栅极3141的材料相同。
66.可选的，栅连接部3142与栅极3141在同一制程中形成。
67.可以理解的是，栅连接部3142与栅极3141无论是材料相同，还是在同一制程中形成都可以提高形成效率。
68.进一步的，请参照图4，所述驱动薄膜晶体管310还包括与所述至少两个栅极3141相同数量的至少两个第一绝缘层315，第一绝缘层315也可称之为栅绝缘层。所述至少两个第一绝缘层315间隔设置，且设置于源极311和漏极312之间。每个所述第一绝缘层315的相对两侧分别连接于所述沟道层313和不同的所述栅极3141，换而言之，所述至少两个第一绝缘层315设置于栅极3141和沟道层313之间，且不同的第一绝缘层315连接于不同的栅极3141，以将栅极3141和沟道层313绝缘隔离。
69.进一步的，请参照图4，所述驱动薄膜晶体管310还包括第二绝缘层316，所述第二绝缘层316覆盖所述沟道层313、所述第一绝缘层315、以及所述至少两个栅极3141。所述第二绝缘层316具有通孔k1，所述源极311和所述漏极312穿过所述通孔k1以连接于所述沟道层313，且所述源极311和所述漏极312显露于所述第二绝缘层316外。
70.可选的，如图4所示，栅极3141和第一绝缘层315的截面形状均为梯形，且在栅极3141朝向第一绝缘层315的方向(图4中y轴的负方向)上，栅极3141和第一绝缘层315的横向尺寸(图4中的x轴方向)逐渐增大，从而在相邻的栅极3141和相邻的第一绝缘层315之间形成梯形空间k2，在栅极3141朝向第一绝缘层315的方向上，该梯形空间k2的横向尺寸逐渐减小，即梯形空间k2呈倒梯形(倒梯形空间)。可以理解的是，在栅极3141朝向第一绝缘层315的方向上，由于栅极3141和第一绝缘层315的横向尺寸逐渐增大，从而可以带来以下有益效果：第一方面，可以确保栅极3141和沟道层313的充分绝缘隔离；第二方面，倒梯形空间相对于正梯形空间更容易形成与栅极3141和第一绝缘层315相连接的第二绝缘层316，其中，所谓的正梯形空间是指上小下大的梯形空间；第三方面，使得第二绝缘层316分别与栅极3141和第一绝缘层315的相接触面为倾斜面，从而增大了三者的接触面积，进而可以让三者的连接效果更好。
71.进一步的，请参照图4至图5，所述驱动薄膜晶体管310还可以包括遮光层318(ls)，遮光层318的材料可以但不仅限于为al、cu、ti、mo、ag、au、ni等金属，以及它们的叠层。具体来讲，遮光层318用于遮挡光线，以避免光线照射到沟道层313上，从而确保沟道层313能够良好发挥出自身的功能，因此，将遮光层318设置于沟道层313背离栅极3141的一侧，且沟道层313在遮光层318上的正投影至少部分落入遮光层318的所在范围内，以使得遮光层318为沟道层313遮挡至少部分的光线。可选的，沟道层313在遮光层318上的正投影全部落入所述遮光层318的所在范围内，从而可以使得遮光层318对沟道层313起到更好的保护效果。
72.进一步的，请参照图4，所述驱动薄膜晶体管310还可以包括第三绝缘层319，所述
第三绝缘层319设置于沟道层313背离栅极3141的一侧，且所述第三绝缘层319覆盖在遮光层318上，以将沟道层313和遮光层318隔离开。
73.进一步的，请参照图4，所述驱动薄膜晶体管310还可以包括缓冲层317(buffer)。所述源极311、所述漏极312、所述沟道层313、及所述至少两个栅极3141均设置于所述缓冲层317的同一侧。
74.在一种实施方式中，所述沟道层313相较于所述至少两个栅极3141更邻近于所述缓冲层317，换而言之，所述驱动薄膜晶体管310为顶栅结构，如图4所示。
75.在另一种实施方式中，所述沟道层313相较于所述至少两个栅极3141更远离于所述缓冲层317，换而言之，所述驱动薄膜晶体管310为底栅结构。
76.需说明的是，本技术以上各实施例均是以驱动薄膜晶体管310为顶栅结构为基础进行示例性说明的，不应视作为是对本技术的限制。
77.请参照图6和图7。图6为本技术一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。图7为本技术实施例提供的一种驱动薄膜晶体管的示意图。本技术实施例还提供一种驱动薄膜晶体管310的制备方法，其中，关于驱动薄膜晶体管310的详细介绍请参照前面任意实施例中的附图及描述。所述制备方法可以但不仅限于包括步骤s101、s102、s103，关于步骤s101、s102、s103的介绍如下。
78.s101：形成沟道层313，请参照图8。
79.s102：在所述沟道层313的一侧形成栅极层314，请参照图9和图10。
80.s103：在所述沟道层313的一侧形成源极311、漏极312，请参照图11和图12。
81.其中，所述栅极层314包括间隔设置的至少两个栅极3141。所述至少两个栅极3141在所述沟道层313上的正投影落入所述沟道层313所在的区域内。需说明的是，在本技术各相关的实施例附图中是以栅极3141数量为3个来进行示例性说明的，在其他实施方式中，栅极3141的数量也可以为2个、4个、6个、7个等，栅极3141数量可根据实际需求而定，本技术对此不做限定。
82.其中，所述源极311和所述漏极312位于所述至少两个栅极3141的相背两端，且所述源极311、所述漏极312分别与所述至少两个栅极3141间隔绝缘设置。
83.进一步的，请参照图12。在上述实施例中，所述栅极层314还可以包括栅连接部3142。所述栅连接部3142在所述沟道层313所在平面的正投影落入所述沟道层313的所在范围之外，也就是说，栅连接部3142与沟道层313两者在沟道层313所在平面的正投影不重叠，从而避免栅连接部3142对沟道层313的影响。所述栅连接部3142连接于所述至少两个栅极3141，即同一个驱动薄膜晶体管310上的所有栅极3141都连接于栅连接部3142。其中，栅连接部3142与栅极3141的材料可以相同。栅连接部3142与栅极3141可以在同一制程中形成。
84.请参照图13，图13为本技术另一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。在以上的任意实施例中，所述步骤“s102：在所述沟道层313的一侧形成栅极层314”，可以但不仅限于包括步骤s201、s202，关于步骤s201、s202的介绍如下。
85.s201：在所述沟道层313的一侧形成导电材料c1，请参照图14。
86.s202：图案化所述导电材料c1，以形成包括间隔设置的至少两个栅极3141的栅极层314，请参照图15和图16。
87.上述步骤中，在导电材料c1形成之后，可以再通过曝光、显影、刻蚀等工艺形成所
述栅极层314。具体的，导电材料c1形成之后，然后从导电材料c1背离沟道层313的一侧形成具有预设图案的光刻胶，从而使得部分导电材料c1被预设图案遮挡，部分导电材料c1显露出来。而显露出来的导电材料c1可通过蚀刻液腐蚀掉，被预设图案遮挡的导电材料c1未被腐蚀从而被保留下来，最终则得到具有预设图案的导电材料c1，即对应步骤“图案化所述导电材料c1，以形成包括间隔设置的至少两个栅极3141的栅极层314”。最后，再通过物理手段或者化学手段去除剩余的光刻胶。
88.其中，具有图案的光刻胶可以通过曝光显影来获得，示例性说明，在光刻胶背离沟道层313的一侧设置一掩膜版，掩膜版包括透光区(可以透过光线)和遮光区(不能透过光线)，然后使用光源从掩膜版背离光刻胶的一侧照射掩膜版，最后再利用显影液去除掉部分光刻胶，从而得到具有预设图案的光刻胶。
89.其中，光刻胶也称光阻，光阻可分为正光阻或负光阻。其中，正光阻是指被光源照射的部份可以被显影液去除，而未曝光的光阻则不会被显影液去除。负光阻则相反，被光源照射的部份不会被显影液去除，而其余不被光源照射的区域将会被显影液所移除。需说明的是，本技术对光刻胶的类型不做限定。
90.进一步的，请参照图17，图17为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。在上述实施例中，在步骤“s201：在所述沟道层313的一侧形成导电材料c1”之前，还可以包括步骤s203，关于s203的描述如下：
91.s203：在所述沟道层313的一侧形成绝缘材料c2，请参照图18。
92.进一步的，请参照图19，图19为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。在上述步骤s203之后，还可以包括步骤s204，关于步骤s204的描述如下。
93.s204：图案化所述绝缘材料c2，以形成至少两个第一绝缘层315，请参照图20。其中，绝缘材料c2的图案化可以采用曝光、显影、刻蚀等工艺来实现，具体可对应参照步骤s201和s202中的描述。
94.需说明的是，在一种实施方式中，形成第一绝缘层315和栅极3141的步骤顺序可以依次为：s203、s204、s201、s202。在另一种实施方式中，形成第一绝缘层315和栅极3141的步骤顺序可以依次为：s203、s201、s202、s204，且步骤s202和s204同时进行，即在同一工艺中图案化绝缘材料c2和导电材料c1，从而形成第一绝缘层315和栅极3141，当然，在其他实施方式中，步骤s202和s204也可以独立进行，即在一个工艺中形成栅极3141，在另一个工艺中形成第一绝缘层315。
95.请参照图21，图21为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。在以上的任意实施例中，在步骤“s102：在所述沟道层313的一侧形成栅极层314，所述栅极层314包括间隔设置的至少两个栅极3141”之后，可以但不仅限于包括步骤s301、s302，关于步骤s301、s302的介绍如下。
96.s301：形成覆盖所述沟道层313、所述至少两个第一绝缘层315、以及所述至少两个栅极3141的绝缘材料c2，请参照图22。
97.s302：图案化所述绝缘材料c2，以形成具有通孔k1的第二绝缘层316，请参照图23。
98.上述步骤中，在绝缘材料c2形成之后，可以再通过曝光、显影、刻蚀等工艺形成所述具有通孔k1的第二绝缘层316。具体的，绝缘材料c2形成之后，然后从绝缘材料c2背离沟
道层313的一侧形成具有预设图案的光刻胶，从而使得部分绝缘材料c2被预设图案遮挡，部分绝缘材料c2显露出来。而显露出来的绝缘材料c2可通过蚀刻液腐蚀掉，被预设图案遮挡的绝缘材料c2未被腐蚀从而被保留下来，最终则得到具有预设图案的绝缘材料c2，即对应步骤“图案化所述绝缘材料c2，以形成具有通孔k1的第二绝缘层316”。最后，再通过物理手段或者化学手段去除剩余的光刻胶。其中，关于光刻胶的详细介绍请参照步骤s201、s202中的描述。
99.请参照图24，图24为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。在以上的任意实施例中，所述步骤“s103：在所述沟道层313的一侧形成源极311、漏极312”可以但不仅限于包括步骤s401、s402，关于步骤s401、s402的介绍如下。
100.s401：形成覆盖所述第二绝缘层316和所述通孔k1的导电材料c1，请参照图25。
101.s402：图案化导电材料c1，以及保留所述通孔k1内的导电材料c1，以形成源极311和漏极312，请参照图26。
102.其中，导电材料c1可以利用物理气相沉积(physical vapour deposition，pvd)技术形成。在导电材料c1形成之后，可以再通过曝光、显影、刻蚀等工艺形成源极311和漏极312。具体的，导电材料c1形成之后，然后从导电材料c1背离沟道层313的一侧形成具有预设图案的光刻胶，从而使得部分导电材料c1被预设图案遮挡，部分导电材料c1显露出来。而显露出来的导电材料c1可通过蚀刻液腐蚀掉，被预设图案遮挡的导电材料c1未被腐蚀从而被保留下来，最终则得到具有预设图案的导电材料c1，即对应步骤“图案化导电材料c1，以及保留所述通孔k1内的导电材料c1，以形成源极311和漏极312”。最后，再通过物理手段或者化学手段去除剩余的光刻胶。其中，关于光刻胶的详细介绍请参照步骤s201、s202中的描述。
103.请参照图27，图27为本技术又一实施例提供的一种驱动薄膜晶体管的制备方法的流程示意图。可选的，在以上的任意实施例中，所述步骤“s101：形成沟道层313”之前，可以但不仅限于包括步骤s501、s502、s503、s504，关于步骤s501、s502、s503、s504的介绍如下。
104.s501：形成缓冲层317(buffer)，请参照图28。
105.s502：在缓冲层317的一侧形成遮光材料c3，请参照图29。
106.s503：图案化所述遮光材料c3，以形成遮光层318(ls)，请参照图30。
107.s504：形成覆盖遮光层318的第三绝缘层319(barrier)，请参照图31。
108.尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在本技术的范围内可以对上述实施例进行变化、修改、替换和变型，这些改进和润饰也视为本技术的保护范围。